JPS60154553A - 相補型ｍｏｓ集積回路の駆動方法 - Google Patents

相補型ｍｏｓ集積回路の駆動方法

Info

Publication number
JPS60154553A
JPS60154553A JP59010462A JP1046284A JPS60154553A JP S60154553 A JPS60154553 A JP S60154553A JP 59010462 A JP59010462 A JP 59010462A JP 1046284 A JP1046284 A JP 1046284A JP S60154553 A JPS60154553 A JP S60154553A
Authority
JP
Japan
Prior art keywords
potential
internal resistance
integrated circuit
inverter
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59010462A
Other languages
English (en)
Other versions
JPH0314235B2 (ja
Inventor
Takeshi Ando
毅 安東
Yasunobu Okano
岡野　安伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59010462A priority Critical patent/JPS60154553A/ja
Priority to US06/694,174 priority patent/US4670672A/en
Publication of JPS60154553A publication Critical patent/JPS60154553A/ja
Publication of JPH0314235B2 publication Critical patent/JPH0314235B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0927—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising a P-well only in the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術） 本発明は相補型ＭＯ８集積回路、特に論理回路動作をす
る相補型ＭＯ８集積回路の駆動方法に関する。
（従来技術） 従来の相補型ＭＯ８論理集積回路に於いて、第１図の様
に回路ブロック１．２を直列に接続する場合では、各回
路ブロック１．２の電源の高電位を■ＤＤとし、電源端
４．　５に供給される。また低電位をＶｓｓとし、電源
端６，７に供給される。さらに相補型ＭＯＢ集積回路に
おいて、　ＶＤｎの電位　−はＮ導電型基板電位（共通
電位）であシ、　Ｖｓｓの電位は低濃度のＰ導電型ウェ
ル領域の電位である。
従って、各回路ブロックの構成によってはそれぞれいく
つかの低濃度のＰ導電型ウェル領域が形成される。
第１図の従来例では、Ｐ導電型ウェル領域の配線インピ
ーダンスが回路ブロック１ではｒｌ　回路ブロック２で
はｒｔ　（回路ブロック内の素子の配線によシｒ１　と
ｒ、は異なるが）で１例えばｒ、）ｒ、であったと仮定
すると、一般にｔｌｌ、源変動に対して回路ブロック１
がよシ影響される。つまシ。
回路プロ、り１の出力端から回路ブロック２の入力端を
結ぶ信号ｆｔ！４３　Ｋ生じる信号が変動する。
従って、第１図の信号線３に生じる信号を第２図（ａ）
の様な波形として全体の回路構成が設計されていると、
電斡市用が変！ＩＩＩＩ（例えば、　Ｖｓｓ電位がさら
に低電位になった場合）した場縫、配線インピーダンス
ｒ１　のＴＩｉ、位降下分は配線インピーダンスｒ、に
比べて、大きくなるため、信号線３に生じる信号のＶｓ
ｓレベルが高くなる。このような信号４受けた回路ブロ
ック２では、信号線３の信号のＶｓｓレベルが回路ブロ
ック２内のＮチャネルトランジスタ側の門値１ｈ゛、圧
よυも高くなることがあシ、この結果回路ブロック２内
で、電源が変動したとき、信号が反転するといった誤血
１作を生じる。
（発明の目的） そこで、本発明の目的は、低不純物ｍ［のウェル領域が
どの様に配置されても、電源変動に対して誤動作を生じ
ない相補型ＭＯ８集積回路の駆動方法を提供するもので
ある。
（発明の構成） 本発明によれば、−導電型の半導体基板に複数の相補型
ＭＯ８回路回路ブロックする相補型ＣＭＯ８集積回路に
おいて、他の導ｍ型のウェル領域の内部抵抗が高い回路
ブロックから他の導電型のウェル領域の内部抵抗が低い
回路ブロックへ半導体基板に印加される電源菫１位を基
準電位とする信号を送るようにした相補型ＣＭＯ８集積
回路の駆動方法を得る。
（発明の実施例） 次に１図面を参照して本発明をよシ詳細に説明する。
例えば、第３図の様にＮチャンネルＭＯ８ＦＷ’ｌ’１
０とＰチャンネルＭＯ８ＦＥＴ　８とのインバータＡと
ＮチャンネルＭＯ８ＦＨＴ１１とＰチャンネルＭＯ８Ｆ
ＢＴ　９とのインバータＢが直列に接続されておシ、こ
れらの入出力端が信号＃１１１２で接続されてお［、Ｖ
ｓｓ側の電位がＮチャンネｐＭＯ８ＦＥＴ１ｏと□１と
を形成、えイ氏８度。１導。型つ８．　）領域Ｐ−ｗｅ
ｌｌ　ｌ、ｐ−ｗｅｌｌ　２に与えられているとする。
このような回路の相補型ＭＯ８集積回路の断面図を第４
図に示す。
インバータＡのＶｓｓ側の配線インピーダンスｒ、４と
インバータＢの■ｓ８側の配線インピーダンスｒＢは必
ずしも等しくない。このため、相補型ＭＯ８集積回路の
奄禍し市川が変動した場合、インバータＡとインバータ
ＢのＶｓｓ側の電位が変動する。一方、高電位つまｐ　
ＶＤｎは基板１６の電位であるため、電源の変動にはほ
とんξ影響されない。このため、インバータＡとＢの７
６、位変動はウェル領域の配線インピーダンスによシ異
なる。しかし、インバータＡの配線インピーダンスｒム
ヲインバータＢの配線インピーダンスｒＢが大きいとす
ると。
インバータＡの出カイ、１号が高電位レベル、すなわち
半導体基板１６の−ｊ、位を基準とする信号となってい
るとすると、電源の変動に対して、インバー、　タＡか
らインバータＢへの信号の送受は何ら影背されない。１
だ、インバータＡからインバータＢに信号を送る場合、
第２図（ｂ）の＆に基板側也位のデエーティを長くする
ように波形整形しておくことによシ２石源変動に対する
影ｆｌ！を小さくすることも出来る。　。
（発明の効果） 本発明の様な相補型ＭＯ８論理集積回路の駆動°〆方法
によれば、イレア、ウド設計がゼ４単に出来、異なった
ウェルを有する回路ブロック間に於けるη・源変動に対
する誤動作を貼止することが出来る。
【図面の簡単な説明】
第１図は、′一般の相補型ｈ１０８論理乗積回路内の回
路プロ、り間の構成を示すブロックダイヤクラム、第２
図（ａ）は該回路ブロック間で送られる１導号の波形図
、同図（ｂ）は本発明に噛ましくけ使われる信号の波形
図である。 第３図は１本発明の一実施例に適用される相補型ＭＯ８
論理集積回路の一例を示す回路図、第４図は第３図の回
路を実現した半導体装１Ｎの１折面図である。 １・・・・・・回路ブロックＩ、２・・・・・・回路ブ
ロックＩｌ。 ３、　１２．　１３・−・・・信号１１！、４　＊　５
　”−・・ｉｔ％　ｒ（（位電源端、６，７・・・・・
・低ｍ位重縣端＆　ｒＩ＃　’Ｍ＊　ｒＡ＊ｒＢ・・・
・・・低濃度のＰ導■１、型ウェル領域の内部抵抗。 ８，９・・・・・・ＰチャネルＭＯ８）ランジスタ、１
０゜１１・・・・・・ＮチャネルＭＯＳトランジスタ、
１４・・・・・・ＡＩ配線、１５・・・・・・絶縁１ハ
　１６・・・・・・Ｎ型基板。

Claims (1)

  1. 【特許請求の範囲】 一導電型半導体基板に複数の相補盤ＭＯ８回路ブロック
    を形成した相補型ＭＯ８集積回路の駆動方法において、
    前記複数の相補型ＭＯ８回路プロ、りのうち他の導電型
    のウェル領域の内部インピーダンスの高い回路プロ、り
    から他の導電型のウェル領域の内部インピーダンスの低
    い回路プロ。 りに前記半導体基板に与える電源型１位を゛基準電位と
    する信号を送る仁とを特徴とする相補型ＭＯ８集積回路
    の駆動方法。
JP59010462A 1984-01-23 1984-01-23 相補型ｍｏｓ集積回路の駆動方法 Granted JPS60154553A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59010462A JPS60154553A (ja) 1984-01-23 1984-01-23 相補型ｍｏｓ集積回路の駆動方法
US06/694,174 US4670672A (en) 1984-01-23 1985-01-23 C-MOS logic circuit supplied with narrow width pulses converted from input pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59010462A JPS60154553A (ja) 1984-01-23 1984-01-23 相補型ｍｏｓ集積回路の駆動方法

Publications (2)

Publication Number Publication Date
JPS60154553A true JPS60154553A (ja) 1985-08-14
JPH0314235B2 JPH0314235B2 (ja) 1991-02-26

Family

ID=11750797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59010462A Granted JPS60154553A (ja) 1984-01-23 1984-01-23 相補型ｍｏｓ集積回路の駆動方法

Country Status (2)

Country Link
US (1) US4670672A (ja)
JP (1) JPS60154553A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391904A (en) * 1988-09-01 1995-02-21 Fujitsu Limited Semiconductor delay circuit device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02309661A (ja) * 1989-05-24 1990-12-25 Toshiba Corp 半導体集積回路
US5519344A (en) * 1994-06-30 1996-05-21 Proebsting; Robert J. Fast propagation technique in CMOS integrated circuits
JP3406949B2 (ja) * 1995-01-31 2003-05-19 キヤノン株式会社 半導体集積回路装置
US5926050A (en) * 1996-07-29 1999-07-20 Townsend And Townsend And Crew Llp Separate set/reset paths for time critical signals
US6338103B1 (en) 1999-03-24 2002-01-08 International Business Machines Corporation System for high-speed data transfer using a sequence of overlapped global pointer signals for generating corresponding sequence of non-overlapped local pointer signals
US6140855A (en) * 1999-03-30 2000-10-31 International Business Machines Corporation Dynamic-latch-receiver with self-reset pointer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128684A (ja) * 1973-03-14 1974-12-10

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862440A (en) * 1972-09-14 1975-01-21 Tokyo Shibaura Electric Co Pulse transforming circuit arrangements using a clock pulse responsive delayed inverter means
JPS5738996B2 (ja) * 1973-03-20 1982-08-18
US3818367A (en) * 1973-06-29 1974-06-18 Gte Automatic Electric Lab Inc Adjustable slow and delayed pulse oscillator
US4047057A (en) * 1976-08-23 1977-09-06 Rca Corporation Monostable switching circuit
US4370569A (en) * 1980-10-30 1983-01-25 Hewlett-Packard Company Integratable single pulse circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49128684A (ja) * 1973-03-14 1974-12-10

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391904A (en) * 1988-09-01 1995-02-21 Fujitsu Limited Semiconductor delay circuit device

Also Published As

Publication number Publication date
JPH0314235B2 (ja) 1991-02-26
US4670672A (en) 1987-06-02

Similar Documents

Publication Publication Date Title
JPH07183774A (ja) 出力バッファ回路、入力バッファ回路、および入出力バッファ回路
JPH055407B2 (ja)
US4677317A (en) High voltage signal output circuit provided with low voltage drive signal processing stages
US4352092A (en) Digital to analog converter
JPS60154553A (ja) 相補型ｍｏｓ集積回路の駆動方法
US5923192A (en) CMOS circuit
US5355004A (en) Semiconductor integrated circuit device having wiring for clock signal supply
JP3120492B2 (ja) 半導体集積回路
US4740825A (en) MOS semiconductor device having a low input resistance and a small drain capacitance
JP2749185B2 (ja) 複合論理回路
KR910009804B1 (ko) 기판전위검출회로
JP3468402B2 (ja) パストランジスタ回路
JPH057151A (ja) レベルシフト回路
JPS5936427A (ja) 出力回路
JPH05327465A (ja) 半導体集積回路
US6943584B2 (en) Programmable semiconductor device including universal logic modules coping with as many user inverters
US4992682A (en) Clock drive circuit
JPH02268510A (ja) ゲートアレイ装置によるバスデータ保持回路
US7205795B2 (en) Semiconductor device having universal logic cell
JP2712432B2 (ja) 多数決論理回路
JPS61119071A (ja) 半導体集積回路
KR20070069708A (ko) 반도체 디바이스와 그의 레이아웃 방법, 그리고 인버터드라이버 및 그의 레이아웃 방법
JPS6198011A (ja) 遅延用回路
JPH10341151A (ja) パストランジスタロジック回路
JPH0353810B2 (ja)