DE19601386C2 - Ausgangspufferschaltkreis - Google Patents
AusgangspufferschaltkreisInfo
- Publication number
- DE19601386C2 DE19601386C2 DE19601386A DE19601386A DE19601386C2 DE 19601386 C2 DE19601386 C2 DE 19601386C2 DE 19601386 A DE19601386 A DE 19601386A DE 19601386 A DE19601386 A DE 19601386A DE 19601386 C2 DE19601386 C2 DE 19601386C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- switches
- signal
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
- H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Description
Die vorliegende Erfindung betrifft einen
Ausgangspufferschaltkreis zum Ausgeben von digitalen Signalen
und ein Verfahren zum Betreiben eines
Ausgangspufferschaltkreises.
Gegenwärtig ist eine Vielzahl von Konzepten für digitale
Logikschaltungen und den Austausch von digitalen
Signalenzwischenschaltkreisen bekannt. Frühe Konzepte sind
DTL (Diode-Transistor-Logik) TTL (Transistor-Transistor
Logik) und ECL (Emitter Coupled Logic), welche Konzepte in
digitalen Logikschaltungen und auch für den Austausch von
Signalen zwischen Schaltungen oder Schaltungsplatinen
verwendet werden.
Konzepte, welche für die Übertragung von digitalen Daten mit
hoher Datenrate ausgelegt sind, verwenden bevorzugt
differentielle Übertragung und differentiellen Empfang von
digitalen Daten, unter Verwendung eines Paares von
Signalübertragungsleitungen. DPECL (Differential Positive
Emitter Coupled Logic), LVDS (Low Voltage Differential
Signalling) und GLVDS (Grounded Low Voltage Differential
Signalling) sind Beispiele für Signalübertragungskonzepte,
welche differentielle Signalübertragung verwenden, wie
beispielsweise bekannt ist aus Draft 1.3 IEEE P1596.3-1995
"Draft Standard for Low Voltage Differential Signals (LVDS)
for Scalable Coherent Interface (SCI)". Differentielle
Signalübertragung ermöglicht es, die differentielle Spannung
über dem Paar von Signalübertragungsleitungen niedrig zu
halten, weil aufgrund des differentiellen Konzeptes
Störspannungsabfälle entlang einer Masseleitung, welche den
Sender mit dem Empfänger verbindet, die Qualität der
Datenübertragung nicht nachteilig beeinflussen. Niedrige
differentielle Signalspannungen wiederum halten die Leistung,
die über Übertragungsleitungen mit niedriger Impedanz
übertragen wird, innerhalb vernünftiger Grenzen.
Aus DE 196 08 477 A1 ist ein Ausgangspufferschaltkreis zum
Ausgeben von digitalen Signalen bekannt, mit einem
Pufferverstärkerabschnitt zum Treiben einer Last und einem
Stromversorgungsabschnitt zum Liefern von Leistung an den
Pufferverstärkerabschnitt. Der Stromversorgungsabschnitt
umfaßt ein Paar von Eingangsanschlüssen zur Verbindung mit
einer Spannungsquelle.
Aus DE 195 10 947 C1 ist eine Schaltungsanordnung zur
automatischen Anpassung von digitalen Signalpegeln an
Eingängen von digitalen Schaltkreisen bekannt. Aus
DE 43 37 076 A1 ist ein Ausgangspufferschaltkreis bekannt,
der mehrere Energieversorgungsabschnitte umfaßt, die
verschiedene Betriebsspannungspotentiale für den Betrieb des
Schaltkreises bereitstellen.
Mit der ständig wachsenden Komplexität von Digitalschaltungen
zusammen mit einem schnellen Anstieg des Integrationsgrades
wird die Leistungseffizienz eines Schaltkreisentwurfes immer
wichtiger. Bei einem spezifizierten Grenzwert für die
Verlustleistungsdichte (Verlustleistung pro Einheitsfläche),
ist die maximal zulässige Verlustleistung einer jeden
Schaltkreiskomponente je niedriger, desto höher die
Integrationsdichte ist. Umgekehrt gilt, daß je größer die
Verlustleistung eines speziellen Komponente ist, desto größer
die Fläche ist, die durch diese Komponente auf einem
Halbleiterchip belegt wird.
Verlustleistung ist insbesondere dann ein Problem, wenn
Ausgangspufferstufen mit niedriger Impedanz konstruiert
werden, die in einer Systemumgebung arbeiten, deren
Versorgungsspannungen höher sind als die differentielle
Spannungsamplitude über den Ausgangsanschlüssen des
Ausgangspufferschaltkreises. In diesem Fall resultieren
vergleichsweise hohe, von dem Pufferschaltkreis ausgegebene
Ströme in großen Verlustleistungsbeträgen in den
Ausgangsstufen des Puffers.
All die oben erwähnten differentiellen
Signalübertragungskonzepte arbeiten bei festen
Nominalspannungen bezüglich Masse. Jede Leitung arbeitet mit
zwei Spannungspegeln, die Niederspannungspegel bzw.
Hochspannungspegel genannt werden. Beispielsweise arbeitet
DPECL mit einem Niederspannungspegel von 3,3 Volt und einem
Hochspannungspegel von 4,1 Volt. LVDS hat andererseits einen
Niederspannungspegel von 1,6 Volt und einen
Hochspannungspegel von 1,4 Volt. GLVDS arbeitet mit
Signalpegeln nahe am Massepotential, beispielsweise 0 Volt
und 0,2 Volt oder näherungsweise symmetrisch bezüglich Masse,
mit einer Amplitude von ungefähr 0,2 Volt.
Unter Berücksichtigung aller gegenwärtig verfügbaren,
differentiellen Signalübertragungskonzepte erstrecken sich
die Signalübertragungsspannungen von geringfügig weniger als 0
Volt bis hinauf zu mehr als 4 Volt. Als Folge ist es nicht
möglich, einen Ausgangspufferschaltkreis, der einem
differentiellen Signalübertragungskonzept gehorcht, mit einem
Eingang zu verbinden, der zu einem anderen, verschiedenen
Signalübertragungskonzept gehört. Demgemäß muß ein komplexer
Schaltungsentwurf entweder bei einem speziellen
Signalübertragungskonzept bleiben, oder muß Einrichtungen zum
Übersetzen zwischen den verschiedenen
Signalübertragungspegeln einschließen. Die erste Alternative
hat den Nachteil, daß zukünftige Entwicklungen wenig flexibel
sind, während die letzte Alternative zusätzlichen Raum und
zusätzliche Leistung erfordert, ohne zu den Kernfunktionen
des Systems beizutragen.
Die vorliegende Erfindung zielt darauf ab, die oben
erläuterten Probleme zu lösen. Es ist die Aufgabe der
Erfindung, einen leistungseffizienten
Ausgangspufferschaltkreis und ein Verfahren zum Betreiben
desselben vorzusehen, die geeignet sind,
Übertragungsleitungen mit niedriger Impedanz mit hohen
Datenraten anzusteuern, und eine platzsparende
Implementierung auf einem Halbleiterchip ermöglichen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen
Ausgangspufferschaltkreis vorzusehen, welcher zur Kooperation
mit einer Vielzahl von verschiedenen
Signalübertagungskonzepten mit verschiedenen Spannungspegeln
geeignet ist, ohne daß die Leistungseffizienz schlechter wird
oder zusätzlicher Platz auf der Chipoberfläche belegt wird.
Diese Aufgabe wird gelöst, wie in den Ansprüchen 1 und 28
angegeben ist.
Ein Ausgangspufferschaltkreis zum Ausgeben von digitalen
Signalen gemäß der vorliegenden Erfindung umfaßt einen
Verstärkerabschnitt zum Treiben einer Last, beispielsweise
einer symmetrischen Übertragungsleitung niedriger Impedanz
oder zweier asymmetrischer Übertragungsleitungen niedriger
Impedanz und umfaßt darüber hinaus einen
Stromversorgungsabschnitt zum Versorgen des
Verstärkerabschnittes mit Strom. Der
Stromversorgungsabschnitt umfaßt ein Paar von
Eingangsanschlüssen zur Verbindung mit einer Spannungsquelle
und ein Paar von Ausgangsanschlüssen zur Verbindung mit dem
Verstärkerabschnitt; Reaktanzeinrichtungen zum zeitweiligen
Speichern von Energie; und Schalteinrichtungen, welche
angepaßt sind, eine Ladephase vorzusehen, in welcher Energie
von der Spannungsquelle in die Reaktanzeinrichtungen geladen
wird, sowie eine Entladephase, in welcher wenigstens ein Teil
der in den Reaktanzeinrichtungen gespeicherten Energie in die
Ausgangsanschlüsse entladen wird.
Ein Verfahren zum Betreiben eines Ausgangspufferschaltkreises
mit einem Verstärkerabschnitt und einem
Stromversorgungsabschnitt einschließlich Eingangsanschlüssen,
Reaktanzeinrichtungen zum zeitweiligen Speichern von Energie
und mit dem Verstärkerabschnitt verbundenen
Ausgangsanschlüssen, umfaßt gemäß der vorliegenden Erfindung
die Schritte
Verbinden der Eingangsanschlüsse mit einer Spannungsquelle;
Verbinden der Reaktanzeinrichtungen mit den Eingangsanschlüssen, um Energie in die Reaktanzeinrichtungen zu laden; und
Verbinden der Reaktanzeinrichtungen mit den Ausgangsanschlüssen, um wenigstens einen Teil der Energie in den Verstärkerabschnitt zu entladen.
Verbinden der Eingangsanschlüsse mit einer Spannungsquelle;
Verbinden der Reaktanzeinrichtungen mit den Eingangsanschlüssen, um Energie in die Reaktanzeinrichtungen zu laden; und
Verbinden der Reaktanzeinrichtungen mit den Ausgangsanschlüssen, um wenigstens einen Teil der Energie in den Verstärkerabschnitt zu entladen.
Gemäß der vorliegenden Erfindung empfängt eine
Reaktanzeinrichtung, beispielsweise eine Induktivität oder
eine Kapazität, Energie von einer Spannungsquelle während
einer Ladephase und reicht diese Energie während einer
Entladephase an den Verstärkerabschnitt weiter. Durch
geeignetes Einstellen der Dauer der Ladephase und der Dauer
der Entladephase ist es möglich, den Verstärkerabschnitt mit
einer Versorgungsspannung zu versehen, die für einen
leistungseffizienten Betrieb geeignet ist, ohne daß viel
Leistung in Wärme umgesetzt wird. Dieses ist möglich, weil
eine geeignete Einstellung der Dauer der Ladephase in
Beziehung zur Dauer der Entladephase es möglich macht, gerade
soviel Leistung an den Verstärkerabschnitt zu übertragen, wie
zum ordnungsgemäßen Betrieb erforderlich ist, ohne daß
unnötige Leistung in dem Stromversorgungsabschnitt oder in
dem Verstärkerabschnitt verloren geht.
Gemäß einem speziellen Ausführungsbeispiel der vorliegenden
Erfindung umfaßt die Schalteinrichtung, die angepaßt ist, die
Ladephase und die Entladephase vorzusehen, einen ersten
Halbleiterschalter zum Durchführen der Ladephase, der
zwischen einen Eingangsanschluß des Paares von
Eingangsanschlüssen und einen ersten Anschluß der
Reaktanzeinrichtungen geschaltet ist. Darüber hinaus umfaßt
die Schalteinrichtung einen zweiten Halbleiterschalter zum
Durchführen der Entladephase, der zwischen den ersten
Anschluß der Reaktanzeinrichtungen und einen Ausgangsanschluß
des Paares von Ausgangsanschlüssen geschaltet ist. Der zweite
Anschluß der Reaktanzeinrichtungen ist mit dem anderen
Ausgangsanschluß des Paares von Ausgangsanschlüssen
verbunden. Auf diese Weise stellt der erste Schalter während
der Ladephase eine Schleife her, welche die mit den
Eingangsanschlüssen des Stromversorgungsabschnittes
verbundene Spannungsquelle und die Reaktanzeinrichtungen
einschließt. Diese Schleife kann ebenfalls die Last in
Gestalt des Verstärkerabschnittes einschließen. Während der
Entladephase stellt der zweite Schalter eine Schleife her,
welche die Reaktanzeinrichtungen und die Last einschließt.
Dieses Ausführungsbeispiel ist vorteilhaft für LVDS (Low
Voltage Differential Signalling) Anwendungen, GLVDS (Grounded
Low Voltage Differential Signalling) und DPECL (Differential
Positive Emitter Coupled Logic).
Gemäß einem anderen speziellen Ausführungsbeispiel der
vorliegenden Erfindung sorgt die Schalteinrichtung, die
angepaßt ist, die Ladephase und die Entladephase vorzusehen,
für die Trennung beider Eingangsanschlüsse des
Stromversorgungsabschnittes von beiden Ausgangsanschlüssen
des Stromversorgungsabschnittes sowohl während der Ladephase
als auch während der Entladephase. Auf diese Weise "schwimmt"
die Spannung über den Ausgangsanschlüssen bezüglich der
Spannung über den Eingangsanschlüssen des
Stromversorgungsabschnittes. "Schwimmen" bedeutet hier, daß
eine Spannung, die über einen der beiden Eingangsanschlüsse
und einen der beiden Ausgangsanschlüsse des
Stromversorgungsabschnittes gelegt wird, nicht in einem Strom
von dem jeweiligen Eingangsanschluß zu dem jeweiligen
Ausgangsanschluß resultiert. Mit anderen Worten ist der
Betrieb des Stromversorgungsabschnittes unabhängig von der
Anlegung solcher Spannungen. Diese Eigenschaft des
Stromversorgungsabschnittes ermöglicht es, eine große
Vielfalt von Eingangsstufen, welche verschiedenen
Signalübertragungskonzepten gehorchen, anzusteuern, ohne daß
der Ausgangspufferschaltkreis modifiziert werden muß. Der
Gleichtaktspannungspegel des Verstärkerausganges bezüglich
eines beliebigen Bezugspunktes, beispielsweise eines der
Eingangsanschlüsse des Stromversorgungsabschnittes, kann
vollständig von der Eingangsstufe bestimmt werden, die mit
dem Ausgang des Verstärkerabschnittes verbunden ist, ohne den
Betrieb des Stromversorgungsabschnittes oder des
Verstärkerabschnittes nachteilig zu beeinflussen. Dieses
macht es möglich, flexibel verschiedene
Signalübertagungskonzepte zu kombinieren, ohne die
Notwendigkeit einer strom- und platzkonsumierenden
Pegelumwandlung.
Bevorzugt hat der Verstärkerabschnitt differentielle
Eingänge, welche einen großen Gleichtakt-Betriebsbereich
ermöglichen. Falls gewünscht, können diese differentiellen
Eingänge von einer Vorverstärkerstufe angesteuert werden,
welche nicht von dem oben beschriebenen "schwimmenden"
Stromversorgungsabschnitt mit Strom versorgt wird, sondern
von einer Stromversorgung, welche einen Bezug zur Systemmasse
hat. Diese Vorverstärkerstufe kann dann als Schnittstelle
zwischen Einzelleitungssignalübertragung mit Massebezug und
dem schwimmenden Verstärkerabschnitt dienen, welcher
schwimmende differentielle Signale ausgibt, d. h.
differentielle Signale, welche im Prinzip einen beliebigen
Gleichtaktspannungspegel bezüglich Masse haben.
Es kann vorteilhaft sein, einen Stromversorgungsabschnitt für
eine Vielzahl von verschiedenen Verstärkerabschnitten und
Signalkanälen vorzusehen. Ferner können der
Stromversorgungsabschnitt und der Verstärkerabschnitt bzw.
die Verstärkerabschnitte auf demselben Substrat eines
integrierten Schaltkreises vorgesehen sein, d. h., können
integriert sein, einen einzelnen integrierten Schaltkreis zu
bilden.
Im folgenden wird die vorliegende Erfindung detaillierter
unter Bezugnahme auf die begleitenden Zeichnungen
beschrieben.
Fig. 1 zeigt ein schematisches Blockdiagramm eines
Ausgangspufferschaltkreises gemäß der vorliegenden
Erfindung.
Fig. 2a bis 2c zeigen schematische Diagramme, welche das
grundlegende Arbeitsprinzip des
Stromversorgungsabschnittes eines
Ausgangspufferschaltkreises gemäß einem ersten
Ausführungsbeispiel und Modifikationen davon
zeigen.
Fig. 3 zeigt ein Zeitdiagramm.
Fig. 4 zeigt ein schematisches Diagramm, welches die
grundlegende Struktur eines Verstärkerabschnittes
eines Ausgangspufferschaltkreises gemäß der
vorliegenden Erfindung zeigt.
Fig. 5 zeigt den Stromversorgungsabschnitt eines
Ausgangspufferschaltkreises gemäß einem zweiten
Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 6 zeigt den Stromversorgungsabschnitt eines GLVDS
Ausgangspufferschaltkreises gemäß einem dritten
Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 7 zeigt ein Blockdiagramm zum Erläutern der
Verbindungen zwischen dem Stromversorgungsabschnitt
und dem Verstärkerabschnitt.
Fig. 8 zeigt den Stromversorgungsabschnitt eines
Ausgangspufferschaltkreises gemäß einem vierten
Ausführungsbeispiel der Erfindung.
Fig. 9 zeigt ein Ausführungsbeispiel des
Pufferverstärkerabschnittes des
Ausgangspufferschaltkreises gemäß der vorliegenden
Erfindung.
Fig. 10 zeigt ein Ausführungsbeispiel von
Steuereinrichtungen zum Steuern des Schaltzustandes
der Schalter des Stromversorgungsabschnittes gemäß
den ersten bis dritten Ausführungsbeispielen.
Fig. 11 zeigt ein Ausführungsbeispiel von
Steuereinrichtungen zum Steuern des Schaltzustandes
der Schalter des Stromversorgungsabschnittes gemäß
dem vierten Ausführungsbeispiel.
Fig. 12 zeigt eine Tabelle zum Erläutern des Betriebs der
Schalter der Fig. 2a bis 2c, 4, 6 bzw. 8.
Fig. 1 zeigt ein übersichtartiges Blockdiagramm des
Ausgangspufferschaltkreises gemäß der vorliegenden Erfindung.
Dieser Ausgangspufferschaltkreis 10 umfaßt einen Verstärker
12 mit einem Vorverstärkerabschnitt 12-1 und einem
Verstärkerabschnitt 12-2. Der Eingang 7 des
Vorverstärkerabschnittes 12-1 empfängt ein Eingangssignal
USignal zur Übertragung über eine Übertragungsleitung 9 an
einen Eingangspuffer, der schematisch durch RT1, RT2 und Uc
dargestellt ist. Die dargestellte Übertragungsleitung 9
repräsentiert eine symmetrische Übertragungsleitung oder die
Signalleitungen eines Paares von asymmetrischen
Übertragungsleitungen. Im folgenden wird der Begriff
"Übertragungsleitung" für eine symmetrische
Übertragungsleitung verwendet, beispielsweise twisted pair,
oder für zwei asymmetrische Übertragungsleitungen,
beispielsweise zwei koaxiale Leitungen mit geerdeter
Abschirmung. Beide Alternativen sind im folgenden für die
Übertragung differentieller Signale allgemein anwendbar. Die
Übertragungsleitung 9 ist mit den differentiellen Ausgängen 5
und 6 des Verstärkerabschnittes 12-2 verbunden, wobei diese
Ausgänge 5 und 6 die Ausgangsanschlüsse des
Ausgangspufferschaltkreises 10 bilden. Unter der Annahme, daß
die Übertragungsleitung 9 durch die Eingangsstufe
ordnungsgemäß abgeschlossen ist, "sieht" der
Ausgangspufferschaltkreis den Wellenwiderstand ZL. Uc ist
eine Spannungsquelle, welche schematisch einen
Gleichtaktspannungspegel auf der Übertragungsleitung 9
darstellt. Diese Spannungsquelle kann auf der Seite des
Ausgangspufferschaltkreises 10 oder auf der Seite des
Eingangsschaltkreises (wie in der Figur dargestellt)
angeordnet sein, abhängig davon, ob es der Ausgangspuffer
ist, welcher den Gleichtaktspannungspegel bestimmt, oder der
Eingangspuffer. Sie kann 0 Volt haben (Kurzschluß) oder
überhaupt nicht vorhanden sein. Welcher dieser Fälle
anwendbar ist, wird im folgenden unter Bezugnahme auf die
jeweiligen Ausführungsbeispiele diskutiert.
Bezugziffer 11 bezeichnet einen Stromversorgungsabschnitt, um
den Verstärkerabschnitt 12-2 mit Strom zu versorgen. Dieser
Stormversorgungsabschnitt 11 umfaßt ein Paar von
Eingangsanschlüssen 1, 2, die mit einer (nicht gezeigten)
Spannungsquelle verbunden sind, welche eine
Versorgungsspannung Vcc bereitstellt. Darüber hinaus weist
der Stromversorgungsabschnitt 11 Ausgangsanschlüsse 3, 4 auf,
die mit dem Verstärkerabschnitt 12-2 verbunden sind. Dieser
Verstärkerabschnitt 12-2 wird von den Ausgangsanschlüssen 3,
4 des Stromversorgungsabschnittes 11 mit Strom versorgt und
bildet somit eine Last, die über die Ausgangsanschlüsse 3, 4
des Stromversorgungsabschnittes 11 geschaltet ist. Der
Vorverstärkerabschnitt 12-1 empfängt eine Versorgungsspannung
mit Bezug zur Masse 2. Auf diese Weise kann der
Vorverstärkerabschnitt 12-1 eine Umwandlung zwischen
Einzelleitungs-Signalübertragung mit Massebezug und
differentieller Signalübertragung durchführen. Natürlich kann
die Vorverstärkerstufe 12-1 ausgelassen werden, wenn eine
Umwandlung zwischen Einzelleitungs-Signalübertragung und
differentieller Signalübertragung nicht erforderlich ist.
Dieses kann beispielsweise der Fall sein, wenn das
Eingangssignal USignal ein differentielles
Zweidraht-Eingangssignal ist.
Im Betrieb steuert der Verstärkerabschnitt 12-2 die
Übertragungsleitung ZL niedriger Impedanz mit differentiellen
Signalen an, welche dem Eingangssignal USignal entsprechen.
Die Amplitude des differentiellen Ausgangssignals, d. h. die
Spannungsamplitude über den Ausgangsanschlüssen 5 und 6, ist
gerade so hoch, wie für eine zuverlässige Datenübertragung
erforderlich ist, um die über die Übertragungsleitung 9
übertragene Leistung so niedrig wie möglich zu halten.
Typische Werte der differentiellen Spannungsamplitude über
den Ausgangsanschlüssen 5 und 6 liegen im Bereich zwischen
100 mV und 500 mV.
Im Idealfall liefert der Stromversorgungsabschnitt nicht mehr
Leistung an die Ausgangsstufen des Verstärkerabschnittes 12-2
als in die Übertragungsleitung 9 eingespeist wird. Auf diese
Weise kann eine unnötige Verlustleistung in den
Ausgangsstufen des Verstärkerabschnittes 12-2 vermieden
werden und die Ausgangsstufe kann klein gehalten werden.
Natürlich wird eine reale Ausgangsstufenkonstruktion abhängig
von dem Typ der in der Ausgangsstufe des
Verstärkerabschnittes 12-2 verwendeten Halbleiter-Signal
schalter einen gewissen minimalen Leistungsbetrag in
Wärme umsetzen. Das gleiche gilt, wenn von der Ausgangsstufe
verlangt wird, eine Quellimpedanzanpassung vorzusehen. Jedoch
ist gemäß der vorliegenden Erfindung der Verstärkerabschnitt
12-2, welcher die Übertragungsleitung 9 ansteuert, nicht
notwendigerweise verantwortlich für die Begrenzung der
übertragenen Leistung, sondern kann konstruiert sein, primär
das Vorzeichen der übertragenen elektrischen Signale zu
bestimmen, während die Leistungsbegrenzung in dem
Stromversorgungsabschnitt 11 stattfindet. Der
Stromversorgungsabschnitt 11 wiederum ist nicht unbedingt für
die Signalübertragung verantwortlich und kann auf maximalen
Wirkungsgrad konstruiert sein.
Fig. 2a zeigt ein schematisches Diagramm zum Erläutern des
grundlegenden Arbeitsprinzips des Stromversorgungsabschnittes
11 gemäß einem ersten Ausführungsbeispiel der vorliegenden
Erfindung.
Dieses schematische Diagramm umfaßt eine Induktivität L,
welche als Einrichtung zum zeitweiligen Speichern von Energie
arbeitet, und schließt darüber hinaus Schalter SW1 und SW2
zum Steuern des Ladens von Energie von einer (nicht
gezeigten) Stromquelle, welche mit den Anschlüssen 1 und 2
verbunden ist, in die Induktivität L und des Entladens der in
der Induktivität L gespeicherten Energie in den mit den
Anschlüssen 3 und 4 verbundenen Verstärkerabschnitt 12-2 ein,
welcher schematisch durch einen Widerstand R dargestellt ist.
In diesem Ausführungsbeispiel ist der Schalter SW1 zwischen
die Induktivität L und den Stromversorgungsanschluß 1
geschaltet, welcher eine Versorgungsspannung Vcc
bereitstellt, und steuert die Ladephase, während der Schalter
SW2 die Entladephase steuert.
Zu diesem Zweck ist in diesem Ausführungsbeispiel der
Schalter SW2 zwischen dem anderen Stromversorgungsanschluß 2
und denjenigen Anschluß der Induktivität L geschaltet,
welcher mit SW1 verbunden ist. Ein Kondensator C kann zum
Glätten der an die Last R gelieferten Spannung vorgesehen
sein. Eine Diode D kann über den Schalter SW2 geschaltet
sein, um als Freilaufdiode zu dienen, oder kann den Schalter
SW2 ersetzen, um selbst als Schalter zu wirken. Sowohl die
Diode D als auch der Kondensator C sind vorteilhaft, jedoch
für den grundlegenden Betrieb dieses Schaltkreises nicht
erforderlich.
Fig. 3 zeigt ein Zeitdiagramm, um den grundlegenden Betrieb
des Schaltkreises der Fig. 2a zu erläutern. Dieses Diagramm
zeigt eine Abwechslung zwischen einer ersten Phase A, welche
die Ladephase darstellt, in welcher die in der Induktivität L
gespeicherte Energie vergrößert wird, und einer Entladephase
3, in welcher in der Induktivität L gespeicherte Energie in
den Verstärkerabschnitt 12-2 entladen wird. Die Dauer der
Ladephase A ist mit ta bezeichnet, während die Dauer der
Entladephase B mit tb bezeichnet ist.
Der Zustand der Schalter SW1 und SW2 ist abhängig von den
Phasen A und B. In der Ladephase A ist der Schalter SW1 in
leitendem Zustand, während der Schalter SW2 in einem
nichtleitenden Zustand ist. Während dieser Phase tritt die
zwischen den Stromversorgungseingangsanschlüssen 1 und 2
angelegte Versorgungsspannung Vcc über der Reihenschaltung
der Induktivität L und der Last R auf, was in einem Strom I
resultiert, der von dem Stromversorgungseinganganschluß 1
durch den Schalter SW1, die Induktivität L zu dem
Ausgangsanschluß 4, durch den Verstärkerabschnitt 12-2,
dargestellt durch R, durch den Ausgangsanschluß 3 zurück zum
Stromversorgungseingangsanschluß 2 fließt. In dieser
Ladephase A wird die von der Spannungsquelle an den
Anschlüssen 1 und 2 gelieferte Leistung teilweise an die Last
R geliefert und teilweise erhöht sie die in der Induktivität
L gespeicherte Energie. Unter der Annahme idealer Komponenten
gibt es in dieser Phase keine Verlustleistung.
Nach der Ablauf der Zeit ta wechselt der Schalter SW1 in
einen nicht leitenden Zustand, um die Ladephase A zu beenden,
und der Schalter SW2 wechselt in einen leitenden Zustand, um
die Entladephase B zu beginnen. In dieser Phase fließt der
Strom I weiterhin durch die Induktivität L, durch die Last R
und durch den Schalter SW2 zurück zur Induktivität L. Während
dieser Phase entlädt die Induktivität L zumindest einen Teil
der während der Phase akkumulierten Energie in die Last R und
liefert somit Leistung an den Verstärkerabschnitt 12-2. Auch
in dieser Phase gibt es unter der Annahme idealer Komponenten
keine Verlustleistung. Darüber hinaus entspricht im
eingeschwungenen Zustand die während der Ladephase A in die
Induktivität hineinfließende Energiemenge der Energiemenge,
die während der Entladephase B in die Last R entladen wird.
Je kürzer die Ladephase relativ zur Gesamtdauer ta+tb von
Ladephase und Entladephase ist, desto weniger Energie wird
von der Spannungsquelle Vcc über den Eingangsanschlüssen 1
und 2 zu den Ausgangsanschlüssen 3 und 4 und in die Last R
übertragen. Demgemäß ermöglicht die geeignete Einstellung des
Tastverhältnisses ta/(ta+tb) die Einstellung der in die Last
R, d. h., in den Verstärkerabschnitt 12-2 fließenden Leistung,
ohne daß in dem Stromversorgungsabschnitt 11 Leistung
verloren geht.
Um einen Kurzschluß zwischen den Stromversorgungsanschlüssen
1 und 2 zu vermeiden, überlappen sich die leitenden Zustände
der Schalter SW1 und SW2 vorteilhaftermaßen nicht. Dieses
kann zu einer zeitlichen Überlappung der nicht leitenden
Zustände der Schalter SW1 und SW2 führen. In dieser Situation
kann eine Freilaufdiode D, die über den Schalter SW2
geschaltet ist, den Kreis für den Strom I schließen, der von
der Induktivität L erzwungen wird. Wenn die Verlustleistung
in der Diode D aufgrund der Vorwärtsspannung über der Diode
in dieser Phase tolerierbar ist, kann der Schalter SW2
ausgelassen werden. Die prinzipielle Funktion des Schalters
SW2 wird dann von der Diode D übernommen.
Fig. 2b zeigt eine erste Modifikation des in Fig. 2a
gezeigten Stromversorgungsabschnittes 11, welcher vorteilhaft
verwendet werden kann, wenn der Ausgangspufferschaltkreis
Niederspannungs- und Hochspannungssignalpegel erzeugen soll,
die gerade unterhalb des Versorgungsspannungspotentials Vcc
liegen. Merkmale und Funktion dieser Modifikation entsprechen
dem Ausführungsbeispiel der Fig. 2a, außer daß der Anschluß
1 des Schaltkreises der Fig. 2b mit Masse verbunden ist, der
Anschluß 2 mit Vcc verbunden ist und die Diode D, falls
vorhanden, umgedreht ist. Dann weist der Anschluß 3 bezüglich
Masse Vcc Potential auf, während der Anschluß 4 ein um die
Spannung über R geringeres Potential als Vcc bezüglich Masse
aufweist.
Fig. 2c zeigt eine zweite Modifikation des in Fig. 2a
dargestellten Stromversorgungsabschnittes 11, welche
vorteilhaft verwendet werden kann, wenn der
Ausgangspufferschaltkreis Niederspannungs- und
Hochspannungssignalpegel erzeugen soll, die gerade oberhalb
des Versorgungsspannungspotentials Vcc liegen. Merkmale und
Funktion dieser Modifikation entsprechen dem
Ausführungsbeispiel der Fig. 2a, außer daß Anschluß 1 des
Schaltkreises der Fig. 2c mit Masse verbunden ist, Anschluß
2 mit Vcc verbunden ist, und die Diode D, falls vorhanden,
umgedreht ist. Ferner ist der Eingangsanschluß 2 nicht direkt
mit Anschluß 3, sondern mit Anschluß 4 verbunden, so daß
während der Ladephase A die volle Versorgungsspannung Vcc,
die über den Spannungsversorgungsanschlüssen 1 und 2 angelegt
ist, über der Induktivität L auftritt. Während dieser Phase A
sorgt der Kondensator C für den Erhalt der Spannung über der
Last R. Gemäß dieser Modifikation weist der Ausgangsanschluß
4 Vcc Potential auf, während das Potential des Anschlusses 3
um die Spannung über der Last R höher ist als das Potential
des Anschlusses 4. Diese Modifikation ist beispielsweise
insbesondere zum Ansteuern eines Empfängers gemäß dem 5 Volt
DPECL Standard geeignet, wobei der Ausgangspufferschaltkreis
mit einer Versorgungsspannung Vcc von 3,3 Volt arbeitet.
Fig. 4 zeigt ein schematisches Diagramm zum Erläutern der
grundlegenden Struktur eines Ausführungsbeispiels des
Verstärkerabschnittes 12-2 gemäß der vorliegenden Erfindung.
Dieser Verstärkerabschnitt 12-2 umfaßt
Stromversorgungsschlüsse 3 und 4, die mit dem
Stromversorgungsabschnitt 11 verbunden sind, und schließt
ferner Signalausgangsanschlüsse 5 und 6 ein, die mit einem
Abschlußwiderstand RT beispielsweise über eine
Übertragungsleitung 9 verbunden sind. Der Verstärkerabschnitt
12-2 schließt ferner einen Umschalter TS1 ein, der mit dem
Signalausgangsanschluß 5 verbunden ist, und einen Umschalter
TS2, der mit dem Signalausgangsanschluß 6 verbunden ist, um
die Signalausgangsanschlüsse 5 und 6 abwechselnd mit einem
jeweiligen der mit dem Stromversorgungsabschnitt 11
verbundenen Stromversorgungsausgangsanschlüsse 3, 4 zu
verbinden. Die Impedanzen Zs1 bis Zs4 stellen Zweigimpedanzen
dar, die zwischen die jeweiligen Umschalter und die
jeweiligen Ausgangsanschlüsse 3, 4 des
Stromversorgungsabschnittes 11 geschaltet sind. Wie durch die
gestrichelte Linie angedeutet, werden die Positionen der
Umschalter TS1 und TS2 gemäß dem Eingangssignal USignal
bestimmt, das an einen (nicht gezeigten) Empfänger zu
übertragen ist. Abhängig von dem logischen Pegel des Signals
USignal sorgen die Umschalter TS1 und TS2 für eine Verbindung
des Signalausgangsanschlusses 5 mit dem Anschluß 4 des
Stromversorgungsabschnittes 11 und des
Signalausgangsanschlusses 6 mit dem Anschluß des
Stromversorgungsanschlusses oder umgekehrt. Die
Zweigimpedanzen Zs1 bis Zs4 können sehr niedrige Werte haben,
die nur von den EIN-Widerständen von Halbleiterschaltern,
beispielsweise MOSFETs, bestimmt werden, die zum
Implementieren der Umschalter TS1 und TS2 verwendet werden.
Falls gewünscht, kann der Wert dieser Zweigimpedanzen Zs1 bis
Zs4 vergrößert werden, um für eine Quellimpedanzanpassung der
Übertragungsleitung 9 zu sorgen, die mit den
Ausgangsanschlüssen 5 und 6 verbunden ist. In diesem Fall ist
für eine ordnungsgemäße Quellimpedanzanpassung ein über die
Stromversorgungsanschlüsse 3 und 4 geschalteter Kondensator
vorteilhaft, wie beispielsweise in Fig. 2a gezeigt ist.
Wenn die Zweigimpedanzen eines Zweiges so groß sind wie die
jeweiligen Zweigimpedanzen des anderen Zweiges, wird
deutlich, daß unabhängig vom logischen Pegel des
Eingangssignals USignal der Verstärkerabschnitt 12-2 als
Lastwiderstand R wirkt, der über die Ausgangsanschlüsse 3 und 4
des Stromversorgungsabschnittes 11 geschaltet ist. Der Wert
R ist gleich der Summe der über die Signalausgangsanschlüsse
5 und 6 geschalteten Impedanz, der oberen Zweigimpedanz Zs1
oder Zs2 und der unteren Zweigimpedanz Zs3 oder Zs4. Wenn die
Zweigimpedanzen Zs1 bis Zs4 Null oder nahezu Null sind, wird
die gesamte, von dem Stromversorgungsabschnitt 11 an den
Verstärkerabschnitt 12-2 gelieferte Leistung an die
Übertragungsleitung 9, die mit den Ausgangsanschlüssen 5 und
6 verbunden ist, ausgegeben. Auf diese Weise kann die
Verlustleistung in dem Verstärkerabschnitt 12-2 minimal
gehalten werden, und gleichzeitig kann durch geeignetes
Einstellen der von dem Stromversorgungsabschnitt 11 über die
Anschlüsse 3 und 4 gelieferten Leistung die über die
Übertragungsleitung 9 niedriger Impedanz übertragene Leistung
durch den Stromversorgungsabschnitt 11 mit hohem Wirkungsgrad
und minimaler Verlustleistung kontrolliert werden.
Fig. 5 zeigt ein zweites Ausführungsbeispiel eines
Stromversorgungsabschnittes 11 eines
Ausgangspufferschaltkreises, der zum Übertragen von digitalen
Signalen an einen Empfänger nach dem LVDS Standard verwendet
werden kann. Gemäß diesem Standard bestimmt der
Ausgangspuffer 10 den Gleichtaktpegel Vc auf der mit den
Signalausgangschlüssen 5 und 6 des Ausgangspuffers 10
verbundenen Übertragungsleitung 9. Der mit den Widerständen
RT1 und RT2 in Fig. 1 schematisch dargestellte Empfänger
stellt den Gleichtaktspannungspegel Uc nicht bereit. Mit
anderen Worten, schließt der Empfänger für den LVDS Standard
die Spannungsquelle Uc, die in Fig. 1 dargestellt ist, nicht
ein. Gemäß diesem Standard erwartet der Empfänger, daß die
Spannungen auf den jeweiligen Signalleitungen der
Übertragungsleitung 9 innerhalb eines spezifizierten
Intervalls sind, wobei alle Spannungswerte innerhalb des
spezifizierten Intervalls bezüglich Masse positiv sind.
Der in Fig. 5 dargestellte Stromversorgungsabschnitt 11
liefert Leistung an den Verstärkerabschnitt 12-2, der mit den
Ausganganschlüssen 3 und 4 des Stromversorgungsabschnittes 11
verbunden ist, und sorgt darüber hinaus für den geeigneten
Gleichtaktspannungspegel auf der Übertragungsleitung 9, die
mit den Signalausgangsanschlüssen 5 und 6 des
Verstärkerabschnittes 12-2 verbunden ist.
Ähnlich dem ersten Ausführungsbeispiel des
Stromversorgungsabschnittes 11 umfaßt das zweite
Ausführungsbeispiel des Stromversorgungsabschnittes 11 eine
Induktivität L, welche als Einrichtung zum zeitweiligen
Speichern von Energie dient. Darüber hinaus sind Schalter SW1
und SW2 zum Steuern des Ladens von Energie von einer (nicht
gezeigten) Energiequelle, die mit den Anschlüssen 1 und 2
verbunden ist, in die Induktivität L, und des Entladens der
in der Induktivität L gespeicherten Energie in den
Verstärkerabschnitt 12-2 vorgesehen, der mit den Anschlüssen
3 und 4 verbunden ist und schematisch durch einen Widerstand
R dargestellt ist. Ähnlich dem ersten Ausführungsbeispiel des
Stromversorgungsabschnittes 11 ist der Schalter SW1 zwischen
die Induktivität L und den Stromversorgungsanschluß 1
geschaltet, welcher eine Versorgungsspannung Vcc
bereitstellt, und steuert die Ladephase, während der Schalter
SW2 die Entladephase steuert.
In diesem Ausführungsbeispiel ist der Schalter SW2 zwischen
einen ersten Anschluß einer Offset-Spannungsquelle Voff und
denjenigen Anschluß der Induktivität L geschaltet, der mit
SW1 verbunden ist. Der zweite Anschluß der Offset-
Spannungsquelle Voff ist mit dem mit Masse (GND) verbundenen
Stromversorgungsanschluß 2 verbunden. Anschluß 4 ist mit dem
anderen Ende der Induktivität verbunden, während Anschluß 3
mit dem genannten ersten Anschluß der Offset-Spannungsquelle
Voff verbunden ist. Eine Diode D kann über den Schalter SW2
geschaltet sein, um als Freilaufdiode zu wirken, oder kann
den Schalter SW2 ersetzen, um selbst als Schalter zu wirken.
Ein Kondensator C1 kann zwischen den Stromversorgungsanschluß
4 und Masse geschaltet sein, um die Spannung zwischen
Anschluß 4 und Masse zu glätten. In gleicher Weise kann ein
Kondensator C2 zwischen Anschluß 3 und Masse geschaltet sein,
um die Spannung zwischen Anschluß 3 und Masse zu glätten. Die
Kondensatoren C1, C2 und die Diode D sind vorteilhaft, jedoch
für den grundlegenden Betrieb dieses Schaltkreises nicht
erforderlich. Betreffend die Funktion der optionalen Diode D
gelten ähnliche Erwägungen wie für das Ausführungsbeispiel
der Fig. 2a auch für dieses Ausführungsbeispiel.
Bezugnehmend auf das Zeitdiagramm der Fig. 3 ist während der
Ladephase A der Schalter SW1 in einem leitenden Zustand,
während der Schalter SW2 in einem nicht leitenden Zustand
ist. Während dieser Phase tritt die über die
Stromversorgungseingangsanschlüsse 1 und 2 geschaltete
Versorgungsspannung Vcc über der Reihenschaltung der
Induktivität L, der Last R und der Offset-Spannungsquelle
Voff auf, was in einem Strom I resultiert, der von dem
Stromversorgungseingangsanschluß 1 durch den Schalter SW1,
die Induktivität L zum Ausgangsanschluß 4, durch den
Verstärkerabschnitt 12-2, dargestellt durch R, durch den
Anschluß 3 und durch die Offset-Spannungsquelle Voff zurück
zum Stromversorgungseingangsanschluß 2 fließt. In dieser
Ladephase A wird die Leistung von der Spannungsquelle an den
Anschlüssen 1 und 2 teilweise an die Last R geliefert und
teilweise vergrößert sie die in der Induktivität L
gespeicherte Energie. Ferner fließt ein Teil der in dieser
Phase A gelieferten Leistung in die Offset-Spannungsquelle
Voff. In einer praktischen Implementierung kann die Offset-Span
nungsquelle Voff eine Parallelschaltung eines
Kondensators C2 und einer Diode sein, deren Anode der
genannte erste Anschluß der Offset-Spannungsquelle ist,
während die Kathode der zweite Anschluß der Offset-Span
nungsquelle ist. Mit dieser Implementierung kann der
durch die Diode D fließende Strom I verwendet werden, die
Offset-Spannung aufrechtzuerhalten, unter Ausnutzung der
Vorwärtsspannung aufgrund des Stromes I. Natürlich kann,
falls eine höhere Offset-Spannung erforderlich ist, die Diode
durch eine Zenerdiode ersetzt werden, deren Kathode der
genannte erste Anschluß der Offset-Spannungsquelle ist,
während ihre Anode der zweite Anschluß der Offset-Span
nungsquelle ist.
Nach Verstreichen der Zeit ta wechselt der Schalter SW1 in
einen nicht leitenden Zustand, um die Ladephase A zu beenden
und der Schalter SW2 wechselt in einen leitenden Zustand, um
die Entladephase B zu beginnen, in welcher Energie, die in
der Induktivität L gespeichert ist, in den mit den
Anschlüssen 3 und 4 verbundenen Verstärkerabschnitt 12-2
entladen wird. In dieser Phase fährt der Strom I fort, durch
die Induktivität I zu fließen, durch die Last R, welche den
Verstärkerabschnitt 12-2 darstellt, und durch die Schalter
SW2 zurück zur Induktivität L. Während dieser Phase entlädt
die Induktivität L wenigstens einen Teil der während der
Phase A akkumulierten Energie in die Last R und liefert somit
Leistung an den Verstärkerabschnitt 12-2. Unter der Annahme
idealer Komponenten gibt es in dieser Phase keine
Verlustleistung. Solange kein wesentlicher Strompfad von
einem oder beiden der Ausgangsanschlüsse 3, 4 nach Masse
vorhanden ist, fließt kein wesentlicher Strom durch die
Offset-Spannungsquelle Voff. Wenn die Offset-Spannungsquelle
Voff mittels einer Parallelschaltung einer Diode und eines
Kondensators C2 implementiert ist, wie oben erläutert, behält
der Kondensator C2 die Offset-Spannung Voff während der Phase
B bei.
Ähnlich dem Ausführungsbeispiel der Fig. 2a ermöglicht
geeignetes Einstellen des Tastverhältnisses ta/(ta+tb) die
Einstellung der in den Verstärkerabschnitt 12-2 fließenden
Leistung, ohne daß in dem Stromversorgungsabschnitt 11
nennenswerte Verlustleistung entsteht.
Eine (nicht gezeigte) Modifikation des Ausführungsbeispiels
der Fig. 5 kann vorteilhaft zur Übertragung von digitalen
Signalen an einen Empfänger verwendet werden, der dem DPECL
Standard entspricht. Gemäß dieser Modifikation ist Anschluß 1
des Schaltkreises dieser Figur mit Masse verbunden, während
Anschluß 2 mit Vcc verbunden ist, die Polarität der Offset-Span
nungsquelle Voff umgekehrt ist, und die Diode D, falls
vorhanden, umgedreht ist. Dann weist Anschluß 3 ein Potential
auf, welches um Voff niedriger ist als Vcc, während Anschluß
4 ein Potential hat, welches um die Spannung über R niedriger
ist als das Potential des Anschlusses 3.
Fig. 6 zeigt ein drittes Ausführungsbeispiel eines
Stromversorgungsabschnittes 11, der verwendet werden kann,
digitale Signale an einen Empfänger nach dem GLVDS Standard
zu übertragen. Gemäß diesem Standard erwartet der Empfänger,
daß die Potentiale der Eingangssignale in einem Fenster
liegen, welches das Potential der Masseleitung einschließt.
Beispielsweise erwartet der Empfänger bezüglich des
Massepotentials symmetrische differentielle Signale. Zu
diesem Zweck schließt der GLVDS Empfänger ein Paar von
Abschlußwiderständen RT1 und RT2 ein, wobei jeder Widerstand
einen Leiter der Übertragungsleitung 9 mit Masse verbindet,
wie in Fig. 1 gezeigt ist, wenn die in Fig. 1 dargestellte
Spannungsquelle Uc auf Null Volt gesetzt wird, d. h. einen
Kurzschluß nach Masse darstellt.
Der in Fig. 6 gezeigte Stromversorgungsabschnitt 11 liefert
Leistung an den Verstärkerabschnitt 12-2, der mit den
Ausgangsanschlüssen 3 und 4 des Stromversorgungsabschnittes
11 verbunden ist, und sorgt darüber hinaus für symmetrische
Signalübertragung auf der Übertragungsleitung bezüglich Masse
in dem Sinn, daß einer der Leiter der Übertragungsleitungen
bezüglich Masse positiv ist, während der andere Leiter der
Übertragungsleitung 9 bezüglich Masse negativ ist.
Gemäß diesem Ausführungsbeispiel wird dieses dadurch
erreicht, daß eine Versorgungsspannung über den
Ausgangsanschlüssen 3 und 4 des Stromversorgungsabschnittes
11 bereit gestellt wird, die wenigstens ungefähr symmetrisch
bezüglich Masse ist. Dieses kann so erzielt werden, daß der
Stromversorgungsabschnitt 11 derart konstruiert ist, daß eine
erste Impedanz R1, welche den Ausgangsanschluß des
Stromversorgungsabschnittes 11 mit Masse verbindet, in eine
Stromschleife eingeschlossen ist, welche die
Reaktanzeinrichtung L während der Ladephase lädt, während
eine zweite Impedanz R2, welche den Ausgangsanschluß 3 des
Stromversorgungsabschnittes mit Masse verbindet, in eine
Stromschleife zum Entladen der Reaktanzeinrichtung L während
der Entladephase eingeschlossen ist. Die Impedanzen R1 und R2
können schematische Darstellungen des elektrischen Verhaltens
des Verstärkerabschnittes 12-2 im Hinblick auf seine
Verbindung mit den Anschlüssen 3 und 4 des
Stromversorgungsabschnittes 11 sein.
Spezifisch umfaßt das dritte Ausführungsbeispiel des
Stromversorgungsabschnittes 11 ähnlich dem ersten und zweiten
Ausführungsbeispiel des Stromversorgungsabschnittes 11 eine
Induktivität L, welche als Einrichtung zum zeitweiligen
Speichern von Energie dient. Ferner sind Schalter SW1 und SW2
zum Steuern des Ladens von Energie von einer (nicht
gezeigten) Spannungsquelle, die mit den Anschlüssen 1 und 2
verbunden ist, in die Induktivität L vorgesehen, und zum
Entladen der in der Induktivität L gespeicherten Energie in
den Verstärkerabschnitt 12-2, der mit den Anschlüssen 3 und 4
verbunden ist und schematisch durch Widerstände R1 und R2
dargestellt ist, die jeweils mit einem der Ausgangsanschlüsse
3 und 4 des Stromversorgungsabschnittes 11 verbunden sind.
Beide Widerstände sind mit dem geerdeten Eingangsanschluß 2
des Stromversorgungsabschnittes 11 verbunden. Der Schalter
SW1 ist zwischen die Induktivität L und den
Stromversorgungsanschluß 1 geschaltet, welcher eine
Versorgungsspannung Vcc bezüglich des
Stromversorgungsanschlusses 2 bereitstellt, und steuert die
Ladephase. Der andere Anschluß der Induktivität L ist mit dem
Ausgangsanschluß 4 des Stromversorgungsabschnittes 11
verbunden.
Der Schalter SW2 ist zwischen den Ausgangsanschluß 3 des
Stromversorgungsabschnittes 11 und denjenigen Anschluß der
Induktivität L geschaltet, der mit SW1 verbunden ist. Eine
Diode D kann über den Schalter SW2 geschaltet sein, um als
Freilaufdiode zu dienen, oder kann den Schalter SW2 ersetzen,
um selbst als Schalter zu wirken. Ein Kondensator C1 kann
zwischen den Ausgangsanschluß 4 und Masse geschaltet sein, um
die Spannung zwischen Anschluß 4 und Masse zu glätten. In
gleicher Weise kann ein Kondensator C2 zwischen den Anschluß
3 und Masse geschaltet sein, um die Spannung zwischen
Anschluß 3 und Masse zu glätten. Die Kondensatoren C1, C2 und
die Diode D sind vorteilhaft, jedoch nicht notwendig für den
grundlegenden Betrieb dieses Schaltkreises. Betreffend die
Funktion der optionalen Diode D sind ähnliche Erwägungen wie
im Ausführungsbeispiel der Fig. 2a ebenfalls für dieses
Ausführungsbeispiel gültig.
Bezugnehmend auf das Zeitdiagramm der Fig. 3 ist der
Schalter SW1 während der Ladephase A in leitendem Zustand,
während der Schalter SW2 in einem nichtleitenden Zustand ist.
Während dieser Phase tritt die über die
Stromversorgungseingangsanschlüsse 1 und 2 angelegte
Versorgungsspannung Vcc über der Reihenschaltung der
Induktivität L und der Impedanz R1 auf, was in einem Strom I
resultiert, der von dem Stromversorgungseingangsanschluß 1
durch den Schalter SW1, die Induktivität L, zum
Ausgangsanschluß 4, durch R1, welcher einen Teil des
Verstärkerabschnittes 12-2 darstellt, nach Masse fließt, die
mit dem Stromversorgungseingangsanschluß 2 verbunden ist. In
dieser Ladephase A wird die Leistung von der Spannungsquelle
an den Anschlüssen 1 und 2 teilweise an die Lastimpedanz R1
geliefert, und teilweise erhöht sie die in der Induktivität L
gespeicherte Energie. Ein Spannungsabfall, welcher während
dieser Phase über der Lastimpedanz R1 auftritt, führt dazu,
daß der Ausgangsanschluß 4 bezüglich des mit Masse
verbundenen Ausgangsanschlusses 2 positiv ist.
Nach Verstreichen der Zeit ta wechselt der Schalter SW1 in
einen nichtleitenden Zustand, um die Ladephase A zu beenden,
und der Schalter SW2 wechselt in einen leitenden Zustand, um
die Entladephase B zu beginnen, in welcher Energie, die in
der Induktivität L gespeichert ist, in den
Verstärkerabschnitt 12-2 entladen wird, der mit den
Anschlüssen 3 und 4 verbunden ist. In dieser Phase fährt der
Strom I fort, durch die Induktivität L zu fließen, durch die
Lastimpedanzen R1 und R2, welche den Verstärkerabschnitt 12-2
darstellen, und durch den Schalter SW2 zurück zur
Induktivität L. Während dieser Phase entlädt die Induktivität
L wenigstens einen Teil der während der Phase A akkumulierten
Energie in die Lastimpedanzen R1 und R2 und liefert somit
Leistung an den Verstärkerabschnitt 12-2. Ein Spannungsabfall
während dieser Entladephase B über der Lastimpedanz R1 erhält
positives Potential am Anschluß 4 bezüglich Masse. Ein
während dieser Phase über der Lastimpedanz R2 auftretender
Spannungsabfall führt dazu, daß der Ausgangsanschluß 3
bezüglich des mit Masse verbundenen Anschlusses 2 negativ
ist. Der Kondensator 2 ist zum Beibehalten der negativen
Spannung am Anschluß 3 während der folgenden Ladephase A
besonders vorteilhaft.
Unter Annahme idealer Komponenten ist sowohl in der Ladephase
A als auch in der Entladephase B keine Verlustleistung in dem
Stromversorgungsabschnitt 11 des Ausführungsbeispiels
vorhanden. Ähnlich dem Ausführungsbeispiel der Fig. 2a
ermöglicht die geeignete Einstellung des Tastverhältnisses
ta/(ta+tb), daß die in den Verstärkerabschnitt 12-2
hineinfließende Leistung eingestellt wird, ohne daß
nennenswerte Leistung in dem Stromversorgungsabschnitt 11
verloren geht.
Fig. 7 zeigt ein Blockdiagramm zum Erläutern der
Verbindungen zwischen dem Stromversorgungsabschnitt 11 gemäß
einem der Ausführungsbeispiele oder ihrer Modifikationen, die
in dieser Beschreibung offenbart sind, dem beispielsweise in
Fig. 4 gezeigten Verstärkerabschnitt 12-2, und einer
Übertragungsleitung 9 zu einem Empfänger. Die Figur zeigt das
GLVDS Beispiel, daß eine Abschlußimpedanz RT1 einen Leiter
der Übertragungsleitung 9 mit Masse verbindet, und die
Abschlußimpedanz RT2 den anderen Leiter der
Übertragungsleitung 9 mit Masse verbindet. Die gestrichelten
Linien in dem Verstärkerabschnitt 12-2 einschließlich der
Impedanzen Z1 und Z2 stellen die Schaltungsteile dar, die
detaillierter unter Bezugnahme auf Fig. 4 erläutert sind,
unter der Annahme, daß Zs1 gleich Zs2 gleich Z1 und Zs3
gleich Zs4 gleich Z2, d. h. unter der Annahme einer Symmetrie
des Verstärkerabschnittes 12-2. Die sich kreuzenden
gestrichelten Linien in Bock 12-2 bedeuten, daß abhängig vom
logischen Pegel des Eingangssignals USignal, der Anschluß 4
mit Anschluß 5 über die Impedanz Z1 verbunden ist, und
Anschluß 3 über die Impedanz Z2 mit Anschluß 6 verbunden ist,
oder der Anschluß 4 über die Impedanz Z1 mit Anschluß 6
verbunden ist, und der Anschluß 3 über die Impedanz Z2 mit
Anschluß 5 verbunden ist. Der Empfängerverstärker 15 erfaßt
die differentiellen Signale am empfängerseitigen Ende der
Übertragungsleitung 9 und wandelt diese Signale in geeignete
Logikpegel um, die zur weiteren Verarbeitung von der
Schaltung, die von dem Empfängerverstärker 15 angesteuert
wird, geeignet sind. Dieser Verstärker kann irgend eine
geeignete Art von differentiellen Verstärker sein, dessen
Auswahl für die vorliegende Erfindung nicht signifikant ist.
Für den speziellen Fall von GLVDS ist aus dem schematischen
Blockdiagramm der Fig. 7 ersichtlich, daß unter der Annahme
Z1 = Z2 und RT1 = RT2, die Verbindung des
Verstärkerabschnittes 12-2 mit den Ausgangsanschlüssen 4 und
3 des Stromversorgungsabschnittes 11, die Verbindung der
Übertragungsleitung 9 mit den Signalausgangsanschlüssen 5 und
6 des Verstärkerabschnittes 12-2 und die Schaltung von
Abschlußimpedanzen RT1 und RT2 zwischen jeweilige Leiter der
Übertragungsleitung 9 und Masse äquivalent dem Schalten einer
ersten Lastimpedanz R1 zwischen den Ausgangsanschluß 4 des
Stromversorgungsabschnittes 11 und Masse und einer zweiten
Lastimpedanz R2 zwischen Ausgangsanschluß 3 des
Stromversorgungsabschnittes 11 und Masse ist, wobei der Wert
von R1 bzw. R2 die Summe von Z1 und RT1 ist, wie schematisch
in Fig. 6 dargestellt ist. Ferner ist aus dieser Figur
allgemein ersichtlich, daß gemäß der vorliegenden Erfindung
die Lastimpedanz über den Anschlüssen 3 und 4 des
Stromversorgungsabschnittes 11 von dem Verstärkerabschnitt
12-2 gebildet wird, an dessen Ausgangsanschlüssen 5 und 6 die
Übertragungsleitung 9 angeschlossen ist. Wenn der
Verstärkerabschnitt 12-2 im obigen Sinn symmetrisch
vorgesehen ist, kann die Lastimpedanz darüber hinaus
unabhängig vom Schaltzustand des Verstärkerabschnittes 12-2
sein.
Fig. 8 zeigt ein viertes Ausführungsbeispiel des
Stromversorgungsabschnittes 11 gemäß der vorliegenden
Erfindung. Dieses Ausführungsbeispiel des
Stromversorgungsabschnittes 11 stellt über den
Ausgangsanschlüssen 4 und 3 eine Ausgangsspannung Uout
bereit, welche bezüglich einer über den Eingangsanschlüssen 1
und 2 des Stromversorgungsabschnittes 11 angelegten
Eingangsspannung Vcc "schwimmt". "Schwimmen" bedeutet hier,
daß das Potential von irgendeines der Ausgangsanschlüsse 3
und 4 bezüglich irgendeinem der Eingangsanschlüsse 1 und 2
undefiniert ist. Wenn eine Spannung innerhalb vernünftiger
Grenzen über einen der Eingangsanschlüsse 1 und 2 und einen
der Ausgangsanschlüsse 3 und 4 angelegt wird, führt diese
Spannung nicht zu einem nennenswerten Stromfluß zwischen der
Eingangsseite und der Ausgangsseite. Ferner beeinflußt solch
eine Spannung nicht den Betrieb dieses Ausführungsbeispiels
des Stromversorgungsabschnittes 11.
Für diesen Zweck, die Ausgangsspannung "schwimmend"
vorzusehen, schließt dieses Ausführungsbeispiel ein erstes
Paar von Schaltern SW1a, SW1b und ein zweites Paar von
Schaltern SW2a, SW2b ein. SW1a und SW2b sind in Reihe
geschaltet, wobei diese Reihenschaltung zwischen einen
Anschluß 1 der Eingangsanschlüsse und einen Anschluß 3 der
Ausgangsanschlüsse geschaltet ist. SW1b und SW2a sind in
Reihe geschaltet, wobei diese Reihenschaltung zwischen den
anderen Anschluß 2 der Eingangsanschlüsse und den anderen
Anschluß 4 der Ausgangsanschlüsse geschaltet ist.
Bezugsziffer 110 bezeichnet einen Verbindungspunkt zwischen
dem Schalter SW1a und dem Schalter SW2b während Bezugszeichen
22 einen Verbindungspunkt zwischen dem Schalter SW1b und dem
Schalter SW2a bezeichnet. Eine Induktivität L ist zwischen
den Verbindungspunkt 110 und den Verbindungspunkt 22
geschaltet. R stellt schematisch eine Lastimpedanz dar, die
durch den Verstärkerabschnitt 12-2 gebildet wird, der mit den
Ausgangsanschlüssen 3 und 4 des Stromversorgungsabschnittes
11 verbunden ist. C bezeichnet einen Kondensator, der über
die Ausgangsanschlüsse 3 und 4 geschaltet werden kann, um die
Ausgangsspannung Uout über den Anschlüssen 3 und 4 zu
glätten. Zusätzlich dazu oder alternativ können (nicht
gezeigte) Kondensatoren zwischen jedem der Ausgangsanschlüsse
3, 4 und Masse vorgesehen sein. D1 und D2 bezeichnen
Freilaufdioden, welche jeweils über die Schalter SW2a und
SW2b geschaltet sein können.
In diesem Ausführungsbeispiel ist das erste Paar von
Schaltern SW1a, SW1b zum Steuern des Ladens von Energie von
einer (nicht gezeigten) Spannungsquelle, die mit den
Anschlüssen 1 und 2 verbunden ist, in die Induktivität L
vorgesehen. Das zweite Paar von Schaltern ist vorgesehen, um
die in der Induktivität gespeicherte Energie in den
Verstärkerabschnitt 12-2 zu entladen, der schematisch durch
eine Impedanz R dargestellt ist. Bezugnehmend auf das
Zeitdiagramm der Fig. 3 sind während der Ladephase A die
Schalter SW1a und SW1b in einem leitenden Zustand, während
die Schalter SW2a und SW2b in einem nicht leitenden Zustand
sind. Während dieser Phase tritt die über die
Stromversorgungseingangsanschlüsse 1 und 2 geschaltete
Versorgungsspannung Vcc über der Induktivität L auf, was in
einem Anwachsen der in der als Reaktanzeinrichtung wirkenden
Induktivität L gespeicherten Energie resultiert. Unter der
Annahme idealer Komponenten gibt es in dieser Phase A keine
Verlustleistung.
Nach Ablauf der Zeit ta wechseln die Schalter SW1 und SW1b in
einen nicht leitenden Zustand, um die Ladephase A zu beenden
und die Schalter SW2a und SW2b wechseln in einen leitenden
Zustand, um die Entladephase B zu beginnen, in welcher in der
Induktivität L gespeicherte Energie in die Anschlüsse 3 und 4
des Stromversorgungsabschnittes 11 entladen wird. Um die
Ausgangsspannung über den Ausgangsanschlüssen 3, 4 während
der folgenden Ladephase A beizubehalten, ist es besonders
vorteilhaft, über die Ausgangsanschlüsse 3 und 4 einen
Kondensator 10 zu schalten.
Mit dieser Konstellation der Schalter SW1a, SW1b und SW2a,
SW2b ist es möglich, alle Eingangsanschlüsse 1, 2 fortwährend
von allen Ausgangsanschlüssen 3, 4 getrennt zu halten,
während der Energietransfer von den Eingangsanschlüssen zu
den Ausgangsanschlüssen gesteuert wird. Während der Ladephase
A sind nämlich die Schalter SW1a und SW1b leitend, jedoch
sind die Schalter SW2a und SW2b nicht leitend, so daß durch
die zwei Paare von Schaltern und die Reaktanzeinrichtung
keine elektrische Verbindung zwischen irgendeinem der
Eingangsanschlüsse 1, 2 und irgendeinem der
Ausgangsanschlüsse 3, 4 existiert. Dasselbe gilt für die
Entladephase, in welcher die Schalter SW1a und SW1b nicht
leitend sind, während die Schalter SW2a und SW2b in einem
leitenden Zustand sind. Aufgrund dieser fortwährenden
Trennung der Eingangsanschlüsse 1, 2 von den
Ausgangsanschlüssen 3, 4 tritt eine schwimmende
Ausgangsspannung über den Ausgangsanschlüssen 3, 4 auf, d. h.
eine Ausgangsspannung ohne vorbestimmte Referenz zu dem
Potential der Eingangsanschlüsse 1, 2.
Um einen Kurzschluß zwischen den Stromversorgungsanschlüssen
1 und 2 und den Ausgangsanschlüssen 3 und 4 des
Stromversorgungsabschnittes 11 zu vermeiden, überlappen sich
die leitenden Zustände des ersten Paares von Schaltern SW1a,
SW1b und des zweiten Paares von Schaltern SW2a, SW2b
bevorzugt zeitlich nicht. Dieses kann zu einer zeitlichen
Überlappung der nichtleitenden Zustände beider Paare von
Schaltern führen. In dieser Situation können Freilaufdioden
D1 und D2, die über den Schalter SW2a bzw. SW2b geschaltet
sind, den Schaltkreis für den Strom schließen, der während
der Entladephase B von der Induktivität t erzwungen wird.
Wenn die Verlustleistung in diesen Freilaufdioden tolerierbar
ist, kann das zweite Paar von Schaltern SW2a, SW2b
ausgelassen werden.
Unter der Annahme idealer Komponenten tritt in dem
Stromversorgungsabschnitt 11 dieses Ausführungsbeispiels
sowohl in der Ladephase A als auch in der Entladephase B
keine Verlustleistung auf.
Ähnlich dem Ausführungsbeispiel der Fig. 2a ermöglicht die
geeignete Einstellung des Tastverhältnisses Ta/(Ta+Tb) die
Einstellung der in den Verstärkerabschnitt 12-2
hineinfließenden Leistung, ohne daß nennenswerte Leistung in
dem Stromversorgungsabschnitt 11 verlorengeht.
Dieses Ausführungsbeispiel ist insbesondere vorteilhaft
darin, daß der Verstärkerabschnitt 12-2, der die
Übertragungsleitung 9, wie beispielsweise in Fig. 1 gezeigt,
ansteuert, bezüglich des Potentials der
Stromversorgungsanschlüsse 1 und 2 schwimmend gehalten werden
kann, so daß ebenfalls das Potential auf jedem der
Signalleiter der Übertragungsleitung 9 bezüglich der
Eingangsanschlüsse 1 und 2 schwimmend ist. Dieses Merkmal
ermöglicht, daß der Ausgangspufferschaltkreis gemäß dem
vierten Ausführungsbeispiel ohne Pegelumwandlung mit
Eingangsschaltkreisen zusammenarbeiten kann, welche
verschiedene Signalübertragungsstandards verwenden. Mit
anderen Worten ist ein Ausgangspufferschaltkreis
einschließlich eines Stromversorgungsabschnittes 11 gemäß dem
vierten Ausführungsbeispiel völlig flexibel im Hinblick auf
vom Empfänger bestimmte Gleichtaktspannungspegel auf der
Übertragungsleitung 9. Insbesondere ist dieser
Ausgangspufferschaltkreis in der Lage, alle möglichen
Alternativen betreffend den Abschluß der in Fig. 1 gezeigten
Übertragungsleitung 9 anzusteuern. Der Ausgangspuffer
arbeitet ordnungsgemäß, wenn die in Fig. 1 gezeigte
Gleichtaktspannung Uc beliebige positive oder negative Werte
innerhalb vernünftiger Grenzen annimmt, und ist demgemäß
geeigne-, LVDS, GLVDS, DPECL und andere, ähnliche Typen von
Empfängern anzusteuern. Ferner arbeitet der
Ausgangspufferschaltkreis gemäß diesem Ausführungsbeispiel
ordnungsgemäß mit Empfängern zusammen, welche anstelle der
Spannungsquelle Uc in Fig. 1 einen der Leiter der
Übertragungsleitung 9 mit einem vorbestimmten, prinzipiell
beliebigen Potential verbinden. Der Ausgangspuffer arbeitet
desweiteren ordnungsgemäß mit einem Empfänger zusammen, der
schwimmende differenzielle Eingänge aufweist, entsprechend
dem Fall, daß die Spannungsquelle Uc überhaupt nicht
vorhanden ist. Eine (nicht gezeigte) Spannungsquelle kann
zwischen einem der Eingangsanschlüsse 1 und 2 und einem der
Ausgangsanschlüsse 3 und 4 vorgesehen sein, um den
Ausgangspuffer in die Lage zu versetzen, den
Gleichtaktspannungspegel auf der Übertragungsleitung 9 zu
bestimmen. Diese Spannungsquelle kann bevorzugt
programmierbar und/oder abschaltbar sein, um die von dem
Stromversorgungsabschnitt 11 gemäß dem vierten
Ausführungsbeispiel gebotene Flexibilität voll auszunutzen.
Fig. 9 zeigt ein Ausführungsbeispiel eines
Pufferverstärkerabschnittes 12 einschließlich eines
Vorverstärkerabschnittes 12-1 und eines Verstärkerabschnittes
12-2, welcher Pufferverstärkerabschnitt 12 besonders
vorteilhaft in Kombination mit dem Stromversorgungsabschnitt
11 gemäß dem vierten, in Fig. 8 gezeigten Ausführungsbeispiel
ist, jedoch mit irgendeinem der zuvor beschriebenen
Ausführungsbeispiele des Stromversorgungsabschnittes
zusammenarbeiten kann.
Der Vorverstärkerabschnitt 12-1 und der Verstärkerabschnitt
12-2 des Pufferverstärkerabschnittes 12 sind miteinander über
ein Paar von komplementären Signalleitungen S1 und S2
verbunden. Das differenzielle Potential auf diesen Leitungen
hängt von dem logischen Pegel eines Eingangssignals USignal
ab, das zwischen einen Signaleingangsanschluß 7 des
Vorverstärkerabschnittes 12-1 und Masseanschluß 2 des
Vorverstärkerabschnittes 12-1 angelegt wird. Die Anschlüsse 1
und 2 sind Stromversorgungsanschlüsse zur Verbindung mit
einer (nicht gezeigten) Spannungsquelle Vcc.
Der Verstärkerabschnitt 12-2 umfaßt
Stromversorgungsanschlüsse 3 und 4 in Verbindung mit dem
Ausgang des Stromversorgungsabschnitts 11, beispielsweise
gemäß dem vierten Ausführungsbeispiel. Der
Verstärkerabschnitt 12-2 umfaßt ferner
Signalausgangsanschlüsse 5 und 6 zur Verbindung mit der
Übertragungsleitung 9 zum Empfänger.
Wie prinzipiell in Fig. 4 gezeigt, umfaßt der
Verstärkerabschnitt 12-2 der Fig. 8 zwei Umschalter TS1,
TS2, jeweils als ein Paar von Schalter ausgeführt, wobei das
erste Paar von Schaltern zum Signalausganganschluß 5 gehört,
während das zweite Paar von Schaltern zum
Signalausgangsanschluß 6 gehört. Die Schalter des
Verstärkerabschnittes 12-2 werden Signalschalter genannt,
wenn eine Verwechslung mit Schaltern des
Stromversorgungsabschnittes 11 auftreten kann. Die Schalter
des ersten Paares sind in Reihe zwischen die
Stromversorgungsanschlüsse 3 und 4 des Verstärkerabschnittes
12-2 geschaltet. Der Verbindungspunkt zwischen den Schaltern
dieses Paares ist mit dem Signalausgangsanschluß 5 verbunden.
Die Schalter des zweiten Paares sind in Reihe zwischen die
Stromversorgungsanschlüsse 3 und 4 des Verstärkerabschnittes 12-2
geschaltet, wobei der Verbindungspunkt zwischen den
Schaltern mit dem Signalausgangsanschluß 6 verbunden ist.
Gemäß diesem Ausführungsbeispiel umfaßt jeder der Schalter
einen n-Kanal MOSFET und einen p-Kanal MOSFET, deren Kanäle
parallel geschaltet sind. Insbesondere umfaßt in Fig. 9 der
erste Schalter des ersten Paares von Schaltern, der zwischen
den Signalausgangsanschluß 5 und den Stromversorgungsanschluß
4 geschaltet ist, den n-Kanal MOSFET 27 und den p-Kanal
MOSFET 33. Der zweite Schalter, der zwischen den
Signalausgangsanschluß und den Stromversorgungsanschluß 3
geschaltet ist, umfaßt den n-Kanal MOSFET 32 und den p-Kanal
MOSFET 30. Der erste Schalter des zweiten Paares von
Schaltern umfaßt den n-Kanal MOSFET 31 und den p-Kanal MOSFET
29 und ist zwischen den Stromversorgungsanschluß 4 und den
Signalausgangsanschluß 6 geschaltet. Der zweite Schalter des
zweiten Paares umfaßt den n-Kanal MOSFET 28 und den p-Kanal
MOSFET 34 und ist zwischen den Signalausgangsanschluß 6 und
den Stromversorgungsanschluß 3 geschaltet. Die Gates des
n-Kanal MOSFET Transistors und des p-Kanal MOSFET Transistors
eines jeden Schalters empfangen komplementäre
Eingangssignale. Mit anderen Worten sind die Gates des
n-Kanal MOSFET Transistors und des p-Kanal MOSFET Transistors
eines jeden Schalters mit den komplementären Signalleitungen
S1 und S2 so verbunden, daß wenn das Gate des n-Kanal MOSFET
Transistors auf hohem Pegel ist, das Gate des p-Kanal MOSFET
Transistors auf niedrigem Pegel ist. Ferner ist die
Verbindung zwischen den acht Gates der acht MOSFETs mit den
komplementären Signalleitungen S1 und S2 von dem
Vorverstärkerabschnitt 12-1 derart, daß der Schalter, der
einen der Signalausgangsanschlüsse 5, 6 mit dem
Stromversorgungsanschluß 4 verbindet, und der Schalter, der
den anderen der Signalausgangsanschlüsse 5, 6 mit dem
Stromversorgungsanschluß 3 verbindet, denselben
Leitfähigkeitszustand haben, und die verbleibenden zwei
Schalter den anderen Leitfähigkeitszustand haben, das heißt,
leitend oder nicht leitend. Nur ein Schalter eines jeden
Paares von Schaltern ist leitend, während der andere nicht
leitend ist. Spezifisch ist gemäß dem Ausführungsbeispiel der
Fig. 9 die Signalleitung S1 mit den Gates der Transistoren
27, 28, und 30 verbunden, während die Signalleitung S2 mit
den Gates der Transistoren 31, 32, 33 und 34 verbunden ist.
Die in Fig. 4 gezeigten Impedanzen Zs1 bis Zs4
repräsentieren die EIN-Widerstände der jeweiligen Schalter
in Fig. 9.
Aufgrund der Tatsache, daß gemäß diesem Ausführungsbeispiel
jeder der vier Schalter einen n-Kanal MOSFET Transistor und
einen p-Kanal MOSFET Transistor umfaßt, kann der
Gleichtaktbetriebsbereich des Verstärkerabschnittes 12-2
wesentlich vergrößert werden. Insbesondere ist es
wünschenswert, daß der Verstärkerabschnitt 12-2 selbst dann
ordnungsgemäß arbeitet, wenn Potentialdifferenzen zwischen
den Anschlüssen 2 und 3 und/oder zwischen den Anschlüssen 1
und 4 auftreten. Solche Potentialdifferenzen treten abhängig
davon auf, ob ein von dem Empfänger bestimmter
Gleichtaktpegel auf der Übertragungsleitung 9 bezüglich
Massepotential vorhanden ist, das heißt, abhängig davon, ob
die Spannungsquelle Uc in Fig. 1 vorhanden ist oder nicht.
Wenn nur die n-Kanal MOSFET Transistoren in jedem der vier
Schalter vorhanden wären, würde eine anwachsende
Potentialdifferenz zwischen Anschluß 3 und Anschluß 2, die
das Potential des Anschlusses 3 über das Potential des
Anschlusses 2 hebt, irgendwann dazu führen, daß die Spannung
auf den Signalleitungen S1 oder S2 nicht länger ausreichend
ist, die n-Kanal MOSFETs einzuschalten. Jedoch wird aufgrund
der Gegenwart der p-Kanal MOSFETs der ordnungsgemäße Betrieb
des Verstärkerabschnittes 12-2 fortgesetzt, weil dann die
Schaltfunktion von den p-Kanal MOSFETs übernommen wird. Mit
anwachsendem Potential des Anschlusses 3 bezüglich Anschluß 2
kann der ordnungsgemäße Betrieb solange fortgesetzt werden,
bis diese Potentialdifferenz so groß ist, daß die p-Kanal
MOSFETs nicht mehr ordnungsgemäß abschalten können.
Demgemäß sorgen die p-Kanal MOSFETs parallel zu den n-Kanal
MOSFETs in jedem der vier Schalter des Verstärkerabschnittes
12-2 für eine Ausdehnung des Gleichtaktbetriebsbereichs des
Verstärkerabschnittes 12-2. Wenn der Gleichtaktspannungspegel
auf der Übertragungsleitung, in Fig. 1 durch Uc dargestellt,
für die n-Kanal MOSFETs im Verstärkerabschnitt 12-2 zum
ordnungsgemäßen Funktionieren zu hoch wird, übernehmen die
p-Kanal MOSFETs parallel zu jedem der n-Kanal MOSFETs den
Schaltbetrieb und erstrecken somit den
Gleichtaktspannungsbereich 9 auf der Übertragungsleitung, den
der Ausgangspuffer 10 handhaben kann.
Wenn der Verstärkerabschnitt 12-2 mit einem im wesentlichen
invariablen Gleichtaktspannungspegel auf der
Übertragungsleitung 9 arbeitet, können natürlich abhängig vom
Pegel der Gleichtaktspannung entweder die p-Kanal MOSFETs
oder die n-Kanal MOSFETs ausgelassen werden. Insbesondere
können die n-Kanal MOSFETs ausgelassen werden, wenn der
Verstärkerabschnitt 12-2 mit einem Stromversorgungsabschnitt
der Fig. 2b oder Fig. 2c zusammen arbeitet. Wenn der
Verstärkerabschnitt mit einem Stromversorgungsabschnitt der
Fig. 2a oder Fig. 6 zusammen arbeitet, können die p-Kanal
MOSFETs ausgelassen werden.
Der Vorverstärkerabschnitt 12-1 der Fig. 9 ist optional und
dient dazu, ein unbalanciertes Eingangssignal, das zwischen
dem Signaleingangsanschluß 7 und dem Stromversorgungsanschluß
2 angelegt wird, in ein differentielles Signal auf den
Signalleitungen S1 und S2 umzuwandeln, um den
Verstärkerabschnitt 12-2 differentiell anzusteuern, so daß
eine der Signalleitungen S1, S2 niedrige Spannung hat,
während die andere Signalleitung bezüglich Anschluß 2 auf
hohem Spannungspegel ist.
Um eine ordnungsgemäße Phasenbeziehung zwischen den Signalen
S1 und S2 sicherzustellen, kann der Vorverstärkerabschnitt
12-1 eine erste Kette von Invertern 22, 24 einschließen, die
dem Zweck dienen, das Signal vom Abschluß 7 zur Signalleitung
S1 zu verzögern, sowie eine zweite Kette von Invertern 23, 25
und 26 zum Invertieren des Eingangssignals am Anschluß 7 des
Vorverstärkerabschnittes 12-1. Um ungefähr gleiche
Verzögerungszeiten in beiden Inverterketten zu erreichen,
kann es vorteilhaft sein, einen Kondensator C3 zwischen den
Eingang des Inverters 24 und Masse zu schalten.
Die gestrichelte Linie in Fig. 9 dient dem Zweck,
darzustellen, daß der Verstärkerabschnitt 12-2 bezüglich des
Vorverstärkerabschnittes 12-1 schwimmend konstruiert ist.
Zwischen dem Vorverstärkerabschnitt 12-1 und dem
Verstärkerabschnitt 12-2 ist keine weitere Verbindung
erforderlich als das Paar von differentiellen Signalleitungen
S1 und S2.
Fig. 10 zeigt ein spezifisches Ausführungsbeispiel von
Steuereinrichtungen zum Steuern des Schaltzustandes der
Schalter SW1 und SW2 des Stromversorgungsabschnittes 11 gemäß
einem der ersten bis dritten Ausführungsbeispiele oder ihrer
Modifikationen. Diese Figur zeigt die Verbindungen zwischen
den Schaltern und anderen Teilen des
Stromversorgungsabschnittes nicht, um Wiederholungen zu
vermeiden.
Gemäß dem Ausführungsbeispiel der in Fig. 10 gezeigten
Steuereinrichtungen umfaßt jeder der Schalter SW1, SW2 eine
Vielzahl von Halbleiterschaltern. Alle Halbleiterschalter
eines jeden Schalters sind parallel geschaltet. In Fig. 10
umfaßt der Schalter SW1 drei Schalter SW11, SW12 und SW13,
die zueinander parallel geschaltet sind, während der Schalter
SW2 die Halbleiterschalter SW21, SW22 und SW23 umfaßt. Die
Impedanzen R10 bis R30 vom SW1 und R40 bis R60 von SW2
bezeichnen die jeweiligen EIN Impedanzen des jeweiligen
Halbleiterschalters.
Zum Steuern des Schaltzustandes eines jeden
Halbleiterschalters ist für jeden der Schalter SW1 und SW2
eine Kette von Verzögerungsschaltungen zum Verzögern eines
Steuersignals vorgesehen. In Fig. 10 umfaßt die Kette von
Verzögerungsschaltkreisen für den Schalter SW1 die
Verzögerungselemente T1 und T2, wobei der Ausgang des
Verzögerungselementes T1 mit dem Eingang des
Verzögerungselementes T2 verbunden ist. Die
Verzögerungselemente T1, T2 steuern den Schaltzustand der
Halbleiterschalter SW11 bis SW13 so, daß diese Elemente nicht
gleichzeitig, sondern hintereinander ihren Schaltzustand
wechseln, was darin resultiert, daß der Schalter SW1 seinen
Leitungszustand graduell von nicht leitend nach leitend oder
von leitend nach nicht leitend wechselt. Zu diesem Zweck wird
ein an den Steueranschluß des Schalter SW11 angelegtes
Steuersignal von dem Verzögerungselement T1 verzögert, und
das verzögerte Steuersignal wird an den Steueranschluß des
Schalters SW12 gelegt. Dieses verzögerte Steuersignal wird an
das Verzögerungselement T2 gelegt, dadurch einer weiteren
Verzögerung unterworfen und dann an den Steueranschluß von
Schalter SW13 angelegt.
Entsprechendes gilt für den Schalter SW2, welcher die
Halbleiterschalter SW21 bis SW23 umfaßt, deren jeweilige EIN-Wi
derstände durch die Impedanzen R40 bis R60 dargestellt
sind. Die Halbleiterschalter von SW2 werden von einer zweiten
Kette von Verzögerungsschaltkreisen T4, T5 angesteuert. Die
Funktion und der Betrieb der zweiten Kette von
Verzögerungselementen T4, T5 und der Halbleiterschalter SW21
bis SW23 des zweiten Schalters SW2 sind identisch mit den
entsprechenden Komponenten des Schalters SW1.
Der Eingang der ersten Kette von Verzögerungselementen T1,
T2, das heißt, der Eingang des Verzögerungselementes T1, ist
mit dem Ausgang eines UND Gatters 14 mit zwei Eingängen
verbunden. Der Ausgang der ersten Kette von
Verzögerungselementen T1, T2, das heißt, der Ausgang des
Verzögerungselementes T2, ist mit dem Eingang eines weiteren
Verzögerungselementes T3 verbunden, dessen Ausgang mit einem
Eingang 31 eines NOR Gatters 13 mit zwei Eingängen verbunden
ist. Der Ausgang des NOR Gatters 13 ist mit dem Eingang der
zweiten Kette von Verzögerungselementen verbunden, das heißt,
mit dem Eingang des Verzögerungselementes T4. Der Ausgang der
zweiten Kette von Verzögerungselementen, das heißt, der
Ausgang des Verzögerungselementes T5 ist mit dem Eingang
eines weiteren Verzögerungselementes T6 mit invertiertem
Ausgang verbunden, welcher mit einem Eingang 41 des UND
Gatters 14 verbunden ist. Der zweite Eingang des UND Gatters
14 und der zweite Eingang des NOR Gatters 13 sind miteinander
verbunden, und empfangen ein Steuersignal von einem (nicht
gezeigten) Steuersignalgenerator am Steureingang Tin.
Der Steuersignalgenerator erzeugt ein Steuersignal, welches
zwischen zwei logischen Zuständen entsprechend der
Abwechslung zwischen der Ladephase A und der Entladephase B
wechselt, wie in Fig. 3 gezeigt ist.
Fig. 1 ist eine Tabelle zum Erläutern des Betriebs der
Halbleiterschalter SW11 bis SW13 des Schalters SW1 und des
Betriebs der Halbleiterschalter SW21 bis SW23 des Schalters
SW2, abhängig von dem logischen Zustand des an den
Steueranschluß Tin des Schaltkreises der Fig. 10 angelegten
Steuersignals.
Die Tabelle der Fig. 12 zeigt in ihrer linken Spalte Tin
den logischen Zustand des Steuersignals Tin. Die nächste
Spalte Cyc schließt einen Referenz zur Ladephase A oder
Entladephase B ein, abhängig vom Schaltzustand der Schalter
SW1 und SW2.
Die nächste Spalte Stat zeigt den Zustand aller sechs
Halbleiterschalter SW11 bis SW13 und SW21 bis SW23 des
Schaltkreises der Fig. 10. Aus dieser Spalte ist deutlich,
daß zwölf verschiedene Schaltzustände unterscheiden werden
können.
Schließlich zeigen die Spalten SW1 und SW2 den Schaltzustand
eines jeden Halbleiterschalters an. Zu diesem Zweck schließ
die Spalte SW1 drei Unterspalten ein, wobei die linke
Unterspalte SW11 betrifft, die mittlere Spalte SW12 betrifft
und die rechte Spalte SW13 betrifft. In gleicher Weise
schließt die Spalte SW2 drei Unterspalten ein, wobei die
linke Spalte SW21 betrifft, die mittlere Spalte SW22, und die
rechte palte SW23 betrifft. Jede der Unterspalten von SW1
und SW2 kann entweder den Eintrag C haben, was anzeigt, daß
der jeweilige Halbleiterschalter im leitenden Zustand ist,
oder den Eintrag O, was anzeigt, daß der jeweilige
Halbleiterschalter im nicht leitenden Zustand ist, das heißt
im geöffneten Zustand. Die folgende Erläuterung beginnt
damit, daß der Schalter SW1 im vollständig geschlossen
Zustand ist, das heißt, alle Halbleiterschalter von SW1 sind
leitend, während der Schalter SW2 im vollständig geschlossen
Zustand ist, das heißt, alle Halbleiterschalter von SW2 sind
nicht leitend. Dieser Zustand wird Zustand 1 genannt und
entspricht der Ladephase A des Stromversorgungsabschnittes
11.
Mir dem Übergang des Steuersignals Tin von logisch 1 nach
logisch 0 treten die Halbleiterschalter von SW1 und SW2 in
einen Übergang von Phase A nach Phase B ein, entsprechend den
Zuständen 2 bis 6. Mit dem Übergang von Tin von 1 nach 0 geht
der Ausgang des UND Gatters 14 ohne wesentliche Verzögerung
in den logischen Zustand 0, was darin resultiert, daß der
Schalter SW11 nicht leitend wird (Zustand 2). Nach Ablauf der
durch T1 bestimmten Verzögerungszeit wird auch der Schalter
SW12 nicht leitend (Zustand 3). Nach einer weiteren, durch T2
bestimmten Verzögerung wird der Schalter SW13 nicht leitend
(Zustand 4). Dieser Zustand 4 ist ein Zustand, in welchem
alle sechs Halbleiterschalter nicht leitend sind, und dient
dazu, einen Kurzschluß zwischen den
Stromversorgungsanschlüssen 1 und 2 des
Stromversorgungsabschnittes 11 aufgrund einer zeitlichen
Überlappung der leitenden Zustände von SW1 und SW2 zu
vermeiden.
Erst nach Ablauf einer Verzögerungszeit, die durch T3
bestimmt wird, geht der Eingang 31 des NOR Gatters 13 auf
niedriges Potential, so daß der Ausgang des NOR Gatters 13
hoch geht und den Schalter SW21 von SW2 leitend macht
(Zustand 5). Demgemäß bestimmt die Verzögerungszeit von T3,
die Dauer des Zustandes 4. Wenn das Verzögerungselement T3
nicht vorhanden ist, folgt der Zustand 5 im wesentlichen
sofort auf den Zustand 3, was in einer zeitlichen Überlappung
des leitenden Zustandes des Schalters SW13 und SW21
resultieren kann. Solch eine Überlappung kann mittels des
Verzögerungselementes T3 vermieden werden. Das
Verzögerungselement T4 verzögert das Steuersignal, welches
den Schaltzustand von SW21 steuert, und nach Ablauf einer
Verzögerungszeit, die durch T4 bestimmt wird, geht der
Schalter SW22 in den leitenden Zustand (Zustand 6). Nach
einer weiteren, durch T5 bestimmten Verzögerung geht SW23 in
den leitenden Zustand (Zustand 7), womit der Übergang
zwischen der Ladephase A und der Entladephase beendet ist.
Zustand 7 entsprechend der Entladephase B wird fortgesetzt,
solange wie das Steuersignal am Anschluß Tin logisch 0 ist.
Mit dem Übergang des Steuersignals Tin von logisch 0 nach
logisch 1 geht der Ausgang des NOR Gatters auf logisch 0, so
daß der Halbleiterschalter SW21 ohne wesentliche Verzögerung
nicht leitend wird. Der Übergang von Tin von 0 nach 1
initiiert den Übergang von der Entladephase B zur Ladephase A
entsprechend den Zuständen 8 bis 12. Während der Übergang von
Tin von 0 nach 1 einen im wesentlichen sofortigen Effekt auf
den Zustand des Schalters SW21 hat, verbleibt der Schalter
SW11 momentan nicht leitend, weil der Ausgang des UND-Gatters
14 unabhängig vom logischen Zustand von Tin logisch 0 ist,
weil der Ausgang von T6 nach Ablauf einer durch das
Verzögerungselement T6 bestimmten Verzögerungszeit, nachdem
der Halbleiterschalter SW23 leitend geworden ist, auf 0
gegangen ist, und somit der Ausgang des UND Gatters 14 auf
logisch 0 verriegelt wird. Nach Ablauf der durch T4
bestimmten Verzögerungszeit wird SW22 nicht leitend (Zustand
9), und nach einer weiteren, durch T5 bestimmten Verzögerung
wird der Schalter SW23 nicht leitend (Zustand 10). Zustand 10
entspricht Zu 06780 00070 552 001000280000000200012000285910666900040 0002019601386 00004 06661stand 4 darin, daß alle Halbleiterschalter nun
in dem nicht leitenden Zustand sind.
Nach Ablauf einer durch T6 bestimmten Verzögerungszeit geht
der Eingang 41 des UND Gatters 14 auf logisch 1, was dazu
führt, daß der Ausgang des UND Gatters 14 logisch 1 wird und
den Schalter SW11 leitend macht (Zustand 11). Demgemäß
bestimmt die durch T6 bewirkte Verzögerung die Dauer des
Zustandes 10, in welchem alle Halbleiterschalter SW11 bis
SW13 und SW21 bis SW23 nicht leitend sind. Auf diese Weise
vermeidet das Verzögerungselement T6 eine Überlappung der
leitenden Zustände von SW23 und SW11.
Das Verzögerungselement T1 verzögert das Steuersignal, das
den Schalter SW11 leitend machte, um eine vorbestimmte
Verzögerungszeit und macht dann den Halbleiterschalter SW12
leitend (Zustand 12). Nach Ablauf einer weiteren, durch T2
bestimmten Verzögerungszeit wird Halbleiterschalter SW13
leitend. Nun ist der Übergang von der Entladephase B zur
Ladephase A abgeschlossen, und die Halbleiterschalter sind im
Zustand 1 bis zur nächsten Änderung von Tin von 1 nach 0,
womit ein voller Lade- und Entladezyklus abgeschlossen ist.
Dadurch, daß jeder der Schalter SW1 und SW2 eine Vielzahl von
parallel geschalteten Halbleiterschaltern umfaßt, ist es
möglich, die Gestalt des Stromverlaufs während des Übergangs
zwischen der Ladephase und der Entladephase oder umgekehrt zu
steuern. Auf diese Weise können Stromspitzen, welche
Störsignale in dem Stromversorgungssystem bewirken,
unterdruckt werden. Die Wellenform des durch SW1 und SW2
geschalteten Stromes kann mittels geeigneter Wahl der Werte
für jede der Impedanzen R10, R20, R30 von SW1 und R40, R50
und R60 von SW2 geformt werden.
Ferner vermeiden die Verzögerungselemente T3 und T6
zuverlässig eine zeitliche Überlappung der leitenden Zustände
von SW1 und SW2 und sorgen für eine zeitliche Überlappung der
nichtleitenden Zustände von SW1 und SW2, deren Dauer gut
gesteuert werden kann.
Fig. 11 zeigt ein Ausführungsbeispiel von Steuereinrichtungen
zum Steuern des Schaltzustandes der Schalter SW1a, SW1b, SW2a
und SW2b des Stromversorgungsabschnittes 11 gemäß dem vierten
Ausführungsbeispiel der vorliegenden Erfindung. Ähnlich dem
Ausführungsbeispiel der Fig. 10 umfaßt jeder der Schalter
SW1a, SW1b, SW2a und SW2b eine Vielzahl von parallel
geschalteten Halbleiterschaltern. Insbesondere umfaßt der
Schalter SW1a die Halbleiterschalter SW14, SW15 und SW16. Der
Schalter SW1b umfaßt die Halbleiterschalter SW17, SW18 und
SW19. Der Schalter SW2a umfaßt die Halbleiterschalter SW24,
SW25 und SW26. Der Schalter SW2b umfaßt die
Halbleiterschalter SW27, SW28 und SW29. Die Impedanzen R11,
R21, R31, R41, R51, R61, R71, R81, R91, R101, R111 und R121
stellen die EIN-Impedanzen der jeweiligen Halbleiterschalter
dar.
Ähnlich dem Ausführungsbeispiel der Fig. 10 zeigt Fig. 12
einen Steuerschaltkreis, welcher Verzögerungselemente T1 bis
T3 und T4 bis T6 umfaßt, ein NOR-Gatter 13 und ein UND-Gatter
14. Die Verbindung dieser Elemente untereinander ist
identisch mit dem, was unter Bezugnahme auf Fig. 10
beschrieben wurde. In Fig. 11 steuert der Ausgang des UND-Gat
ters 14 den Schaltzustand der Schalter SW14 und SW17, der
Ausgang des Verzögerungselementes T1 steuert den
Schaltzustand von SW15 und SW18, während der Ausgang des
Verzögerungselementes T2 den Schaltzustand von SW16 und SW19
steuert. Der Ausgang des NOR-Gatters 13 steuert den
Schaltzustand von SW24 und SW27, der Ausgang des
Verzögerungselementes T4 steuert den Schaltzustand von SW25
und SW28, während der Ausgang von T5 den Schaltzustand von
SW26 und SW29 steuert. Der Pfeil oberhalb SW17 zeigt an, daß
daßelbe Steuersignal, welches SW14 steuert, auch SW17
steuert, so daß die Schaltzustände von SW14 und SW17 immer
identisch sind. Der Pfeil oberhalb SW18 zeigt an, daß
daßelbe Steuersignal, welches SW15 steuert, ebenfalls SW18
steuert, so daß die Schaltzustände von SW15 und SW18 immer
identisch sind. Mutatis mutandis gilt dasselbe für die
Halbleiterschalter SW19 und SW27-SW29.
Betreffend die Steuerung der Schalter SW1a, SW1b und SW2a,
SW2b wird auf die Tabelle der Fig. 12 Bezug genommen. Die
Erläuterungen mit Bezug auf Fig. 12, welche für das
Ausführungsbeispiel der Fig. 10 gegeben wurden, gelten
ebenfalls für das Ausführungsbeispiel der Fig. 11, außer daß
die linke Unterspalte der Spalte SW1 in Fig. 12 nun den
Schaltzustand von SW14 und von SW17 bezeichnet, die mittlere
Spalte den Schaltzustand von SW15 und SW18 bezeichnet, und
die rechte Spalte den Schaltzustand von SW16 und SW19
bezeichnet. In gleicher Weise bezeichnet die linke Spalte von
SW2 den Schaltzustand von SW24 und SW27. Die mittlere Spalte
bezeichnet den Schaltzustand von SW25 und SW28. Die rechte
Unterspalte bezeichnet den Schaltzustand von SW26 und SW29.
Die Zustandssequenz von Zustand 1 bis Zustand 12 und zurück
zu Zustand 1 entspricht vollständig dem, was betreffend das
Ausführungsbeispiel der Fig. 10 beschrieben worden ist. In
Fig. 11 stellen die Verzögerungselemente T3 und T6 sicher,
daß keine zeitliche Überlappung zwischen der Ladephase A und
der Entladephase B besteht. Mit anderen Worten ermöglichen
die Verzögerungselemente T3 und T6, daß die Schalter SW1a,
SW1b und SW2a, SW2b so gesteuert werden, daß die
Eingangsanschlüsse 1, 2 immer von den Ausgangsanschlüssen 3,
4 des Stromversorgungsabschnittes 11 des vierten
Ausführungsbeispiels mittels der Schalter SW1a, SW1b und
SW2a, SW2b getrennt sind. Ähnlich dem Ausführungsbeispiel der
Fig. 10 ermöglicht die geeignete Wahl der EIN-Impedanzen der
Halbleiterschalter in Fig. 11, die Wellenform des
Versorgungsstroms zu formen, um störende Stromspitzen in dem
Stromversorgungssystem zu vermeiden.
Die Halbleiterschalter, welche SW1, SW2 in Fig. 10 bilden,
oder SW1a, SW1b, SW2a, SW2b in Fig. 11 bilden, können MOSFETs
sein, deren Gates als die jeweiligen Steueranschlüsse wirken
und deren Kanäle als Schalter wirken.
Die Verzögerungselemente T1 bis T6 können als eine Kette von
Invertern ausgeführt sein, wobei jeder Inverter einen
Kondensator treibt, der zwischen seinen Ausgang und einen der
Stromversorgungsanschlüsse 1, 2 geschaltet ist.
Claims (29)
1. Ausgangspufferschaltkreis zum Ausgeben von digitalen
Signalen, mit
- - einem Pufferverstärkerabschnitt (12) zum Treiben einer Last und einem Stromversorgungsabschnitt (11) zum Liefern von Leistung an den Pufferverstärkerabschnitt (12);
- - wobei der Stromversorgungsabschnitt (11) umfaßt:
- - ein Paar von Eingangsanschlüssen (1, 2) zur Verbindung mit einer Spannungsquelle (Vcc) und ein Paar von Ausgangsanschlüssen (3, 4), die mit dem Verstärkerabschnitt (12) verbunden sind;
- - Reaktanzeinrichtungen (L) zum zeitweiligen Speichern von Energie;
- - Schalteinrichtungen (SW), die angepaßt sind, eine Ladephase (A) vorzusehen, in welcher Energie von der Spannungsquelle (Vcc) in die Reaktanzeinrichtungen geladen wird, sowie einer Entladephase (B), in welcher wenigstens ein Teil der in den Reaktanzeinrichtungen (L) gespeicherten Energie in die Ausgangsanschlüsse (3, 4) entladen wird.
2. Ausgangspufferschaltkreis nach Anspruch 1,
dadurch gekennzeichnet, daß die
Schalteinrichtungen (SW) angepaßt sind, eine Trennung
beider Eingangsanschlüsse (1, 2) von beiden
Ausgangsanschlüssen (3, 4) sowohl während der Ladephase
als auch der Entladephase vorzusehen.
3. Ausgangspufferschaltkreis nach Anspruch 2,
dadurch gekennzeichnet, daß die
Schalteinrichtungen (SW) umfassen:
- - ein erstes Paar von Schaltern (SW1a, SW1b) zum Verbinden der Reaktanzeinrichtungen (L) mit den Eingangsanschlüssen (1, 2) in der Ladephase und zum Trennen der Reaktanzeinrichtungen von den Eingangsanschlüssen (1, 2) in der Entladephase; und
- - ein zweites Paar von Schaltern (SW2a, SW2b) zum Verbinden der Reaktanzeinrichtungen (L) mit den Ausgangsanschlüssen (3, 4) in der Entladephase und zum Trennen der Ausgangsanschlüsse (3, 4) von den Reaktanzeinrichtungen (L) in der Ladephase.
4. Ausgangspufferschaltkreis nach Anspruch 3,
dadurch gekennzeichnet, daß
- - ein erster Schalter (SW1a) des ersten Paares von Schaltern (SW1) und ein erster Schalter (SW2b) des zweiten Paares von Schaltern in Reihe geschaltet sind, mit einem ersten Verbindungspunkt (110) dazwischen;
- - ein zweiter Schalter (SW1b) des ersten Paares von Schaltern (SW1) und ein zweiter Schalter (SW2a) des zweiten Paares von Schaltern (SW2) in Reihe geschaltet sind, mit einem zweiten Verbindungspunkt (22) dazwischen; und
- - ein erster bzw. zweiter Anschluß der Reaktanzeinrichtungen (L) mit dem ersten bzw. zweiten Verbindungspunkt verbunden ist.
5. Ausgangspufferschaltkreis nach Anspruch 3 oder 4,
dadurch gekennzeichnet, daß einige oder
alle der Schalter (SW) Halbleiterschalter umfassen.
6. Ausgangspufferschaltkreis nach Anspruch 5,
dadurch gekennzeichnet, daß die Schalter
des zweiten Paares (SW2) Dioden sind, die geschaltet
sind, in der Entladephase in Vorwärtsrichtung
vorgespannt zu sein, und in der Ladephase in
Rückwärtsrichtung vorgespannt zu sein.
7. Ausgangspufferschaltkreis nach Anspruch 5,
dadurch gekennzeichnet, daß jeder
Halbleiterschalter (SW1a, SW1b, SW2a, SW2b) eine
Vielzahl von Feldeffekttransistoren umfaßt, deren Kanäle
parallel geschaltet sind.
8. Ausgangspufferschaltkreis nach Anspruch 7,
dadurch gekennzeichnet, daß
- - jedes Paar von Halbleiterschaltern (SW1, SW2) eine Kette von Verzögerungsschaltkreisen (T1, T2; T4, T5) zum Verzögern eines Steuersignals umfaßt, welches den Schaltzustand der Halbleiterschalter steuert; und
- - die Steuergates der Feldeffekttransistoren eines jeden Paares von Halbleiterschaltern mit der jeweiligen Kette von Verzögerungsschaltkreisen verbunden sind.
9. Ausgangspufferschaltkreis nach Anspruch 1,
dadurch gekennzeichnet, daß
- - die Schalteinrichtungen (SW) einen ersten Halbleiterschalter (SW1) zum Durchführen der Ladephase und einen zweiten Halbleiterschalter (SW2) zum Durchführen der Entladephase umfassen;
- - der erste Schalter (SW1) zwischen einen Eingangsanschluß (1) des Paares von Eingangsanschlüssen (1, 2) und einen ersten Anschluß der Reaktanzeinrichtungen (L) geschaltet ist;
- - der zweite Schalter (SW2) zwischen den ersten Anschluß der Reaktanzeinrichtungen (L) und einen Ausgangsanschluß (3) des Paares von Ausgangsanschlüssen (3, 4) geschaltet ist;
- - wobei ein zweiter Anschluß der Reaktanzeinrichtungen (L) mit dem anderen Ausgangsanschluß (4) des Paares von Ausgangsanschlüssen (3, 4) verbunden ist.
10. Ausgangspufferschaltkreis nach Anspruch 9,
dadurch gekennzeichnet, daß
- - der eine Ausgangsanschluß (3) mit dem anderen Eingangsanschluß (2) des Paares von Eingangsanschlüssen (1, 2) verbunden ist.
11. Ausgangspufferschaltkreis nach Anspruch 9,
dadurch gekennzeichnet, daß
- - der eine Ausgangsanschluß (3) mit einem ersten Anschluß einer Spannungsquelle (Voff) verbunden ist, deren zweiter Anschluß mit dem anderen Eingangsanschluß (2) des Paares von Eingangsanschlüssen (1, 2) verbunden ist.
12. Ausgangspufferschaltkreis nach Anspruch 11,
dadurch gekennzeichnet, daß
- - die Spannungsquelle (Voff) eine Parallelschaltung eines Kondensators (C2) und einer Diode umfaßt, deren Anode mit dem einen Ausgangsanschluß (3) verbunden ist, und deren Kathode mit dem anderen Eingangsanschluß (2) verbunden ist.
13. Ausgangspufferschaltkreis nach Anspruch 9,
dadurch gekennzeichnet, daß
- - eine erste Lastimpedanz (R1) zwischen den einen Ausgangsanschluß (3) und den anderen Eingangsanschluß (2) geschaltet ist; und
- - eine zweite Lastimpedanz (R2) zwischen den anderen Ausgangsanschluß (4) und den anderen Eingangsanschluß (2) geschaltet ist.
14. Ausgangspufferschaltkreis nach Anspruch 13,
dadurch gekennzeichnet, daß
- - der Verstärkerabschnitt (12) einschließlich einer Übertragungsleitung (9), die mit den Signalausgangsanschlüssen (5, 6) des Pufferverstärkerabschnittes (12) verbunden ist, die ersten und zweiten Lastimpedanzen (R1, R2) vorsieht; und
- - der Abschluß der Übertragungsleitung (9) angepaßt ist, eine Verbindung der ersten und zweiten Lastimpedanzen (R1, R2) mit dem anderen Eingangsanschluß (2) vorzusehen.
15. Ausgangspufferschaltkreis nach einem der Ansprüche 9 bis
14,
dadurch gekennzeichnet, daß
- - jeder Halbleiterschalter (SW1, SW2) eine Vielzahl von Feldeffekttransistoren umfaßt, deren Kanäle parallel geschaltet sind.
16. Ausgangspufferschaltkreis nach Anspruch 15,
gekennzeichnet durch
- - eine erste Kette von Verzögerungsschaltkreisen (T1, T2) und eine zweite Kette von Verzögerungsschaltkreisen (T4, T5) zum Verzögern eines Steuersignals (Tin), welches den Schaltzustand der Schalter steuert;
- - wobei die Gates der Feldeffekttransistoren des ersten Schalters (SW1) mit der ersten Kette von Verzögerungsschaltkreisen (T1, T2) verbunden sind und die Gates der Feldeffekttransistoren des zweiten Schalters (SW2) mit der zweiten Kette von Verzögerungsschaltkreisen (T4, T5) verbunden sind.
17. Ausgangspufferschaltkreis nach Anspruch 8 oder 16,
dadurch gekennzeichnet, daß
- - der Ausgang der ersten Kette von Verzögerungsschaltkreisen (T1, T2) mit einem ersten Eingang (31) eines NOR-Gatters (13) mit zwei Eingängen verbunden ist;
- - der Ausgang des NOR-Gatters (13) mit dem Eingang der zweiten Kette von Verzögerungsschaltkreisen (T4, T5) verbunden ist;
- - der invertierte Ausgang der zweiten Kette von Verzögerungsschaltkreisen (T4, T5) mit einem ersten Eingang (41) eines UND-Gatters (14) mit zwei Eingängen verbunden ist, dessen Ausgang mit dem Eingang der ersten Kette von Verzögerungsschaltkreisen (T1, T2) verbunden ist; und
- - der zweite Eingang des NOR-Gatters (13) und der zweite Eingang des UND-Gatters (14) miteinander verbunden sind und angepaßt sind, das Steuersignal (Tin) zu empfangen.
18. Ausgangspufferschaltkreis nach Anspruch 17,
dadurch gekennzeichnet, daß
- - ein erster Verzögerungsschaltkreis (T3) zwischen den Ausgang der ersten Kette von Verzögerungsschaltkreisen (T1, T2) und den ersten Eingang (31) des NOR-Gatters (13) geschaltet ist; und
- - ein zweiter Verzögerungsschaltkreis (T6) zwischen den Ausgang der zweiten Kette von Verzögerungsschaltkreisen und den ersten Eingang (41) des UND-Gatters (14) geschaltet ist.
19. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
Freilaufdioden (D) über wenigstens einen der Schalter
(SW1, SW2, SW1a, SW1b, SW2a, SW2b) geschaltet sind.
20. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß
- - der Pufferverstärkerabschnitt (12) ein erstes Paar von Signalschaltern (27, 33; 30, 32) umfaßt, die in Reihe zwischen den ersten Ausgangsanschluß (4) und den zweiten Ausgangsanschluß (3) des Stromversorgungsabschnittes (11) geschaltet sind, sowie ein zweites Paar von Signalschaltern (29, 31; 28, 34), die in Reihe zwischen den ersten Ausgangsanschluß (4) und den zweiten Ausgangsanschluß (3) des Stromversorgungsabschnittes (11) geschaltet sind;
- - wobei ein erster Verbindungspunkt zwischen den Signalschaltern (27, 33; 30, 32) des ersten Paares mit einem ersten Signalausgangsanschluß (5) des Pufferverstärkerabschnittes (12) verbunden ist, und ein zweiter Verbindungspunkt zwischen den Signalschaltern (29, 31; 28, 34) des zweiten Paares mit einem zweiten Signalausgangsanschluß (6) des Pufferverstärkerabschnittes (12) verbunden ist;
- - wobei Steueranschlüsse der Signalschalter des ersten und zweiten Paares so geschaltet sind, daß
- - wenn ein Eingangssignal (USignal) des Pufferverstärkerabschnittes (12) einen ersten logischen Pegel annimmt, der erste Signalausgangsanschluß (5) mit dem ersten Ausgangsanschluß (4) des Stromversorgungsabschnittes (11) verbunden wird und der zweite Signalausgangsanschluß (6) mit dem zweiten Ausgangsanschluß (3) des Stromversorgungsabschnittes (11) verbunden wird; und
- - wenn das Eingangssignal (USignal) des Pufferverstärkerabschnittes (12) einen zweiten logischen Pegel annimmt, der erste Signalausgangsanschluß (5) mit dem zweiten Ausgangsanschluß (3) des Stromversorgungsabschnittes (11) verbunden wird und der zweite Signalausgangsanschluß (6) mit dem ersten Ausgangsanschluß (4) des Stromversorgungsabschnittes (11) verbunden wird.
21. Ausgangspufferschaltkreis nach Anspruch 20,
dadurch gekennzeichnet, daß jeder der
Signalschalter einen n-Kanal MOSFET und einen p-Kanal
MOSFET umfaßt, deren Kanäle parallel geschaltet sind,
und deren Gates komplementäre Eingangssignale (S1, S2)
empfangen.
22. Ausgangspufferschaltkreis nach Anspruch 21,
dadurch gekennzeichnet, daß
- - die Gates der p-Kanal MOSFETs (29, 30) des ersten Schalters (29, 31) des zweiten Paares von Signalschaltern und der zweite Schalter (30, 32) des ersten Paares von Signalschaltern, und die Gates der n-Kanal MOSFETs (27, 28) des ersten Schalters (27, 33) des ersten Paares von Signalschaltern und des zweiten Schalters (28, 34) des zweiten Paares von Signalschaltern das Eingangssignal (S1) empfangen; und
- - die Gates der p-Kanal MOSFETs (33, 34) des zweiten Schalters (28, 34) des zweiten Paares von Signalschaltern und des ersten Schalters (27, 33) des ersten Paares von Signalschaltern, und die Gates der n-Kanal MOSFETs (31, 32) des zweiten Schalters (30, 32) des ersten Paares von Signalschaltern und des ersten Schalters (29, 31) des zweiten Paares von Signalschaltern das invertierte Eingangssignal (S2) empfangen.
23. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß eine
Glättungsreaktanz (C) über die Ausgangsanschlüsse (3, 4)
geschaltet ist.
24. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß der
Verstärkerabschnitt (12) und wenigstens die
Schalteinrichtungen (SW) des Stromversorgungsabschnittes
(11) auf einem gemeinsamen Halbleiterchip integriert
sind.
25. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß die
Reaktanzeinrichtungen (L) eine Induktivität sind.
26. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
dadurch gekennzeichnet, daß er eine Vielzahl von Verstärkerabschnitten (12) für eine Vielzahl von Signalkanälen umfaßt.
dadurch gekennzeichnet, daß er eine Vielzahl von Verstärkerabschnitten (12) für eine Vielzahl von Signalkanälen umfaßt.
27. Ausgangspufferschaltkreis nach einem der vorangehenden
Ansprüche,
gekennzeichnet durch Steuereinrichtungen
zum Steuern des Schaltbetriebs der Schalter (SW1, SW2,
SW1a, SW1b, SW2a, SW2b).
28. Verfahren zum Betreiben eines
Ausgangspufferschaltkreises mit einem
Verstärkerabschnitt (12) und einem
Stromversorgungsabschnitt (11) einschließlich
Eingangsanschlüssen (1, 2), Reaktanzeinrichtungen (L)
zum zeitweiligen Speichern von Energie und
Ausgangsanschlüssen (3, 4), die mit dem
Verstärkerabschnitt (12) verbunden sind, mit den
Schritten:
- - Verbinden der Eingangsanschlüsse (1, 2) mit einer Spannungsquelle (Vcc);
- - Verbinden der Reaktanzeinrichtungen (L) mit den Eingangsanschlüssen (1, 2), zum Laden von Energie in die Reaktanzeinrichtungen (L); und
- - Verbinden der Reaktanzeinrichtungen (L) mit den Ausgangsanschlüssen (3, 4), um wenigstens einen Teil der Energie in den Verstärkerabschnitt (12) zu entladen.
29. Verfahren nach Anspruch 28,
dadurch gekennzeichnet, daß
- - vor dem Verbinden der Reaktanzeinrichtungen (L) mit den Ausgangsanschlüssen (3, 4) alle Eingangsanschlüsse (1, 2) von den Reaktanzeinrichtungen (L) getrennt werden; und
- - vor dem Verbinden der Reaktanzeinrichtungen (L) mit den Eingangsanschlüssen (1, 2) alle Ausgangsanschlüsse (3, 4) von den Reaktanzeinrichtungen (L) getrennt werden.
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99122066A EP0984557B1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
PCT/EP1996/005827 WO1997026707A1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
CN96180220A CN1096746C (zh) | 1996-01-16 | 1996-12-23 | 输出缓冲开关电路 |
AT99122066T ATE330354T1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
CA002243087A CA2243087A1 (en) | 1996-01-16 | 1996-12-23 | Output buffer switching circuit |
AU13787/97A AU1378797A (en) | 1996-01-16 | 1996-12-23 | Output buffer switching circuit |
DE59605630T DE59605630D1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
EP96944065A EP0875093B1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
JP9525631A JP2000503493A (ja) | 1996-01-16 | 1996-12-23 | 出力バッファ回路 |
KR10-1998-0705490A KR100406246B1 (ko) | 1995-07-27 | 1996-12-23 | 출력버퍼회로 |
AT96944065T ATE194896T1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
DE59611357T DE59611357D1 (de) | 1996-01-16 | 1996-12-23 | Ausgangspufferschaltkreis |
US09/101,684 US6229380B1 (en) | 1996-01-16 | 1996-12-23 | Output buffer switching circuit |
HK99100167A HK1015091A1 (en) | 1996-01-16 | 1999-01-14 | Output buffer switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9502715A SE504636C2 (sv) | 1995-07-27 | 1995-07-27 | Universell sändaranordning |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19601386A1 DE19601386A1 (de) | 1997-01-30 |
DE19601386C2 true DE19601386C2 (de) | 1998-01-29 |
Family
ID=20399084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19601386A Expired - Lifetime DE19601386C2 (de) | 1995-07-27 | 1996-01-16 | Ausgangspufferschaltkreis |
Country Status (12)
Country | Link |
---|---|
US (1) | US5994921A (de) |
EP (1) | EP0840954A2 (de) |
JP (1) | JPH11510338A (de) |
KR (2) | KR100386929B1 (de) |
CN (1) | CN1099162C (de) |
AU (1) | AU717718B2 (de) |
BR (1) | BR9609956A (de) |
CA (1) | CA2227890A1 (de) |
DE (1) | DE19601386C2 (de) |
MX (1) | MX9800634A (de) |
SE (1) | SE504636C2 (de) |
WO (1) | WO1997005701A2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19803796B4 (de) * | 1998-01-30 | 2006-10-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1096746C (zh) * | 1996-01-16 | 2002-12-18 | 艾利森电话股份有限公司 | 输出缓冲开关电路 |
US6175952B1 (en) * | 1997-05-27 | 2001-01-16 | Altera Corporation | Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions |
US7196556B1 (en) * | 1998-07-02 | 2007-03-27 | Altera Corporation | Programmable logic integrated circuit devices with low voltage differential signaling capabilities |
US6130548A (en) * | 1999-07-09 | 2000-10-10 | Motorola Inc. | Signal converting receiver having constant hysteresis, and method therefor |
US6600338B1 (en) * | 2001-05-04 | 2003-07-29 | Rambus, Inc. | Apparatus and method for level-shifting input receiver circuit from high external voltage to low internal supply voltage |
US6566911B1 (en) * | 2001-05-18 | 2003-05-20 | Pixelworks, Inc. | Multiple-mode CMOS I/O cell |
US6529050B1 (en) * | 2001-08-20 | 2003-03-04 | National Semiconductor Corporation | High-speed clock buffer that has a substantially reduced crowbar current |
JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
US7702293B2 (en) | 2001-11-02 | 2010-04-20 | Nokia Corporation | Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces |
DE10155526C2 (de) | 2001-11-12 | 2003-09-04 | Infineon Technologies Ag | LVDS-Treiber für kleine Versorungsspannungen |
US7362146B2 (en) * | 2005-07-25 | 2008-04-22 | Steven Mark Macaluso | Large supply range differential line driver |
US20070206641A1 (en) * | 2005-11-10 | 2007-09-06 | X-Emi, Inc. | Encoding and deserialization-serialization for digital signals |
US8653853B1 (en) * | 2006-12-31 | 2014-02-18 | Altera Corporation | Differential interfaces for power domain crossings |
JP5971113B2 (ja) | 2012-12-26 | 2016-08-17 | 富士通株式会社 | 差動信号スキュー調整方法および送信回路 |
US8791743B1 (en) * | 2013-02-18 | 2014-07-29 | Apple Inc. | Balanced level shifter with wide operation range |
TWI610314B (zh) * | 2014-03-10 | 2018-01-01 | Toshiba Memory Corp | 半導體積體電路裝置 |
KR102143197B1 (ko) | 2020-03-11 | 2020-08-11 | (주)에프엠코퍼레이션 | 리프트 기능을 갖는 자동차용 쇼링장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4337076A1 (de) * | 1992-12-15 | 1994-06-16 | Mitsubishi Electric Corp | Halbleiterschaltkreis |
DE19608477A1 (de) * | 1995-03-10 | 1996-09-12 | Mitsubishi Electric Corp | Halbleitereinrichtung mit einer internen Schaltung, die auf das Empfangen einer externen Versorgungsspannung und einer Spannung mit einem Pegel, der höher ist als die Massespannung, arbeitet |
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4408135A (en) * | 1979-12-26 | 1983-10-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Multi-level signal generating circuit |
JPS5942690A (ja) * | 1982-09-03 | 1984-03-09 | Toshiba Corp | 半導体記憶装置 |
US4527081A (en) * | 1983-02-11 | 1985-07-02 | The United States Of America As Represented By The Scretary Of The Army | Overshoot predriven semi-asynchronous driver |
JPS61294931A (ja) * | 1985-06-21 | 1986-12-25 | Mitsubishi Electric Corp | 半導体装置およびデ−タ伝送路 |
US5179293A (en) * | 1988-11-28 | 1993-01-12 | Analog Devices, Inc. | Bipolar output stage switching circuit |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
US5263049A (en) * | 1990-02-15 | 1993-11-16 | Advanced Micro Devices Inc. | Method and apparatus for CMOS differential drive having a rapid turn off |
JPH0435224A (ja) * | 1990-05-28 | 1992-02-06 | Nec Corp | 半導体装置 |
JP2943542B2 (ja) * | 1992-11-25 | 1999-08-30 | 株式会社デンソー | 差動型データ伝送装置 |
US5319259A (en) * | 1992-12-22 | 1994-06-07 | National Semiconductor Corp. | Low voltage input and output circuits with overvoltage protection |
SE515490C2 (sv) * | 1993-12-03 | 2001-08-13 | Ericsson Telefon Ab L M | Signaleringssystem |
JPH07249975A (ja) * | 1994-03-10 | 1995-09-26 | Fujitsu Ltd | 状態遷移時間制御型差動出力回路 |
SE503568C2 (sv) * | 1994-03-23 | 1996-07-08 | Ericsson Telefon Ab L M | Signalmottagande och signalbehandlande enhet |
FI945346A (fi) * | 1994-11-14 | 1996-05-15 | Finland Telecom Oy | Menetelmä ja järjestelmä puhelukustannusten perimiseksi |
US5585744A (en) * | 1995-10-13 | 1996-12-17 | Cirrus Logic, Inc. | Circuits systems and methods for reducing power loss during transfer of data across a conductive line |
-
1995
- 1995-07-27 SE SE9502715A patent/SE504636C2/sv not_active IP Right Cessation
-
1996
- 1996-01-16 DE DE19601386A patent/DE19601386C2/de not_active Expired - Lifetime
- 1996-07-24 KR KR10-1998-0700547A patent/KR100386929B1/ko not_active IP Right Cessation
- 1996-07-24 AU AU65389/96A patent/AU717718B2/en not_active Ceased
- 1996-07-24 MX MX9800634A patent/MX9800634A/es unknown
- 1996-07-24 CA CA002227890A patent/CA2227890A1/en not_active Abandoned
- 1996-07-24 WO PCT/SE1996/000965 patent/WO1997005701A2/en active IP Right Grant
- 1996-07-24 CN CN96196951A patent/CN1099162C/zh not_active Expired - Fee Related
- 1996-07-24 EP EP96925233A patent/EP0840954A2/de not_active Withdrawn
- 1996-07-24 BR BR9609956A patent/BR9609956A/pt not_active Application Discontinuation
- 1996-07-24 JP JP9507521A patent/JPH11510338A/ja active Pending
- 1996-12-23 KR KR10-1998-0705490A patent/KR100406246B1/ko not_active IP Right Cessation
-
1998
- 1998-01-29 US US09/015,549 patent/US5994921A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4337076A1 (de) * | 1992-12-15 | 1994-06-16 | Mitsubishi Electric Corp | Halbleiterschaltkreis |
DE19608477A1 (de) * | 1995-03-10 | 1996-09-12 | Mitsubishi Electric Corp | Halbleitereinrichtung mit einer internen Schaltung, die auf das Empfangen einer externen Versorgungsspannung und einer Spannung mit einem Pegel, der höher ist als die Massespannung, arbeitet |
DE19510947C1 (de) * | 1995-03-25 | 1996-11-28 | Hella Kg Hueck & Co | Schaltungsanordnung zum Betrieb in verschiedenen Betriebsspannungsbereichen |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19803796B4 (de) * | 1998-01-30 | 2006-10-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Ausgangspuffer zum Ansteuern einer symmetrischen Übertragungsleitung |
Also Published As
Publication number | Publication date |
---|---|
SE9502715D0 (sv) | 1995-07-27 |
SE504636C2 (sv) | 1997-03-24 |
AU717718B2 (en) | 2000-03-30 |
KR100386929B1 (ko) | 2003-08-25 |
CA2227890A1 (en) | 1997-02-13 |
US5994921A (en) | 1999-11-30 |
EP0840954A2 (de) | 1998-05-13 |
BR9609956A (pt) | 1999-02-02 |
KR19990035886A (ko) | 1999-05-25 |
CN1196142A (zh) | 1998-10-14 |
CN1099162C (zh) | 2003-01-15 |
AU6538996A (en) | 1997-02-26 |
SE9502715L (sv) | 1997-01-28 |
KR19990077343A (ko) | 1999-10-25 |
WO1997005701A3 (en) | 1997-04-17 |
JPH11510338A (ja) | 1999-09-07 |
KR100406246B1 (ko) | 2004-04-03 |
DE19601386A1 (de) | 1997-01-30 |
WO1997005701A2 (en) | 1997-02-13 |
MX9800634A (es) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19601386C2 (de) | Ausgangspufferschaltkreis | |
DE19825258B4 (de) | Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis | |
DE69737731T2 (de) | Integrierte Schaltung mit adaptivem Eingangs/Ausgangstor | |
DE3627681C2 (de) | ||
DE102012208124B4 (de) | Ringing-Unterdrückungsschaltung | |
DE19712840B4 (de) | Schnittstellenschaltung und Verfahren zum Übertragen binärer logischer Signale mit reduzierter Verlustleistung | |
DE3906927C2 (de) | ||
DE2120627B2 (de) | Logische schaltung | |
DE2525057A1 (de) | Spannungsvervielfacherschaltung | |
DE3228013A1 (de) | Treiberschaltung fuer eine sammelleitung | |
DE2222521C3 (de) | N-stufiger Ringzähler | |
EP0424554A1 (de) | Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer | |
DE2657948B2 (de) | Logikschaltung | |
DE10152930B4 (de) | Stromrichter und Signalpegelumsetzer | |
DE102005030563B4 (de) | Mehrkanal-Digital/Analog-Wandleranordnung | |
DE4324138B4 (de) | CMOS-Drei-Zustands-Pufferschaltung | |
EP0875093B1 (de) | Ausgangspufferschaltkreis | |
DE19744057C2 (de) | Digital-Analog-Wandler | |
DE19842459C2 (de) | Integrierte Schaltung zur Spannungsumsetzung | |
DE10146491A1 (de) | Elektronische Schaltung mit einer Treiberschaltung | |
EP0984557B1 (de) | Ausgangspufferschaltkreis | |
DE10310081A1 (de) | Mehrfinger-Chipausgangstreiber mit Einzel-Pegelumsetzer | |
DE3311025A1 (de) | Logikschaltung mit drei ausgangspegeln | |
EP0265637B1 (de) | Impulsformer | |
DE102005046192B4 (de) | Ausgangschaltung für einen Hub-Baustein zum Empfangen von Daten eines Speichercontrollers und zum Ausgeben eines hochfrequenten Signals sowie ein Verfahren zum Betreiben einer Ausgangsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |