DE19744057C2 - Digital-Analog-Wandler - Google Patents

Description

Die Erfindung betrifft einen Digital-Analog-Wandler (nach­ folgend kurz: D-A-Wandler). Insbesondere betrifft die Erfindung einen D-A-Wandler, der die Übergangsrate der Ausgangsspannung beschleunigen und gleichzeitig die Ausgangsspannung konstant halten kann.

Fig. 6 zeigt eine herkömmliche, einen Strom abgebende D-A- Umwandlungsschaltung. Die herkömmliche, Strom abgebende D-A- Umwandlungsschaltung umfaßt einen D-A-Umwandlungsschaltkreis 1 auf dem Chip einer integrierten Halbleiterschaltung, einen Stromzuführbereich 2, der einen Stromwert in Übereinstimmung mit Digitaldaten ändert, die an Schalter 8 (8-1, 8-2, . . . 8-m, mit m = eine positive ganze Zahl) angelegt werden, Stromquellen 3 (3-1, 3-2, . . . 3-m), die einen Stromwert erzeugen, der von einer an einen Vorspannungseingang (VG) 4 angelegten Vor­ spannung bestimmt ist, einen Analogausgang 5, an dem die Ana­ logspannung Vout von dem D-A-Umwandlungsschaltkreis 1 abgegeben wird, einen Stromeingang 6 des Stromzuführbereichs 2, an dem ein Strom über einen Widerstand 9 fließt, eine Spannungsquelle 7, einen Ausgangswiderstand 9, durch den Strom entsprechend dem Ein/Aus-Zustand eines der Schalter 8 durch die Stromquelle fließt, und einen Massepunkt 15.

Der Betrieb der herkömmlichen D-A-Umwandlungsschaltung von Fig. 6 wird nachstehend erläutert. Eingegebene Digitaldaten schalten einen entsprechenden Schalter 8 (8-1, 8-2, . . . 8-m) ein oder aus. Die Stromquellen 3 (3-1, 3-2, . . . 3-m), die mit der Spannungsquelle 7 über die Schalter 8 verbunden sind, führen den Strom durch den Ausgangswiderstand 9 zu. Der Spannungsabfall des Ausgangswiderstands 9 wird dem Analog­ ausgang 5 als eine Analogspannung zugeführt. Wenn viele der Stromquellen 3 mit der Spannungsquelle Vdd über die Schalter 8 verbunden sind, fließt ein großer Strom durch den Ausgangs­ widerstand 9. Der Spannungsabfall des Ausgangswiderstands 9 wird groß, und die Spannung an dem Analogausgang 5 fällt ab.

Wenn andererseits nur wenige der Stromquellen 3 über wenige der Schalter 8 mit der Spannungsquelle Vdd verbunden sind, fließt ein kleiner Strom durch den Ausgangswiderstand 9. Der Span­ nungsabfall des Ausgangswiderstands 9 wird klein, und die Spannung an dem Analogausgang 5 steigt an. Auf diese Weise wird in dem D-A-Umwandlungsschaltkreis 1 die Anzahl der Stromquellen 3 in Abhängigkeit von dem Wert der eingegebenen Digitaldaten von den Schaltern 8 gewählt, so daß eine den Digitaldaten entsprechende Analogspannung an dem Analogausgang 5 erhalten wird.

Da ein D-A-Wandler bisher auf diese Weise ausgebildet wird, wird dann, wenn die Übergangsrate des Ausgangs der D-A- Umwandlungsschaltung nicht ausreichend ist, wenn also die Ansprechgeschwindigkeit bei einer Spannungsänderung langsam ist, die Vorspannung des Stromquellen-Transistors gewöhnlich geändert, um einen größeren maximalen Strom zu erhalten. Wie Fig. 8 zeigt, wird jedoch in diesem Fall zwar die Übergangsrate des Ausgangswerts des D-A-Umwandlungsschaltkreises schneller und bewegt sich beispielsweise von Kurve "a" zu Kurve "e", wenn die Vorspannung VG etwa von VG1 zu VG5 höher eingestellt wird, aber die Ausgangsspannung fällt beispielsweise von V1 auf V5. Dieses Ergebnis stellt sich ein, weil der Ausgangswiderstand nicht geändert wird, obwohl der Ausgangsstrom groß wird.

Diese Erscheinung wird nachstehend im einzelnen erläutert. Fig. 7 zeigt eine allgemeine Transistorkennlinie (Spannung zwischen Drain-Sources gegenüber dem Drainstrom) eines CMOS- Transistors. Fig. 8 zeigt die Beziehung zwischen der Ausgangsspannung Vout gegenüber der Ausgangsübergangszeit, wenn die Vorspannung (die Gatespannung) eines CMOS-Transistors von VG1 auf VG5 erhöht wird, wie etwa VG1 < VG2 < VG3 < VG4 < VG5. Wenn, wie Fig. 7 zeigt, die Gatespannung VG des Transistors erhöht wird wie etwa VG1 < VG2 < VG3 < VG4 < VG5, erhöht sich der durch den Drain des MOS-Transistors fließende Drainstrom ebenfalls in Abhängigkeit von der Zunahme der Gatespannung. Wie aus Fig. 8 hervorgeht, wird dadurch, daß der durch den Ausgangswiderstand 9 fließende Strom ansteigt, wenn die Vorspannung der Transis­ toren der Stromquellen 3 höher wird, die Ausgangsübergangszeit kürzer. Aber die Ausgangsspannung Vout fällt, weil der Spannungsabfall des Ausgangswiderstands 9 größer wird. Wenn sich beispielsweise die Gatespannung von Null zu VG1 ändert, geht die Ausgangsspannung Vout von VDD zu der Spannung V1 auf der Geraden p mit der Übergangsneigung "a" über. Auf die gleiche Weise ändert sich für VG2 die Ausgangsspannung Vout von VDD zu der Spannung V2 auf der Geraden q mit der Über­ gangsneigung "b", für VG3 von VDD zu V3 auf der Geraden r mit der Übergangsneigung "c", für VG4 von VDD zu V4 auf der Geraden s mit der Übergangsneigung "d" und für VG5 von VDD zu V5 auf der Geraden t mit der Übergangsneigung "e".

Gewöhnlich wird die Amplitude der Ausgangsspannung (Versorgungsspannung VDD-Ausgangsspannung) durch ein System oder eine Anwendung vorgeschrieben, und sie kann daher nicht geändert werden. Wenn also die Übergangsrate des D-A- Umwandlungsschaltkreises durch Erhöhen des Ausgangsstroms schneller gemacht werden soll, muß der Widerstandswert des Widerstands klein gemacht werden, so daß sich die Ausgangs­ spannungsamplitude nicht ändert. Wenn jedoch die D-A- Umwandlungsschaltung in einem Massenfertigungsvorgang hergestellt wird, ist ein erheblicher Arbeitsaufwand erforderlich, um den Widerstandswert einer großen Zahl von Widerständen zu ändern. Es ergibt sich das Problem, daß ein Neuentwurf des Chips erforderlich wird, da es nicht realistisch ist, eine so große Zahl von Widerständen zu ändern.

Wenn ferner derselbe Chip für eine andere Ausgangsspannung verwendet wird, die für jedes System und jede Anwendung vorgeschrieben ist, müssen die Widerstandswerte äußerer Widerstände erhöht (oder verringert) werden, oder es muß der Ausgangsstrom für jede D-A-Umwandlungsschaltung erhöht (oder verringert) werden. Wenn der Ausgangsstrom höher wird, braucht der Widerstandswert des äußeren Widerstands nicht geändert zu werden. Allerdings steigt dann der Energieverbrauch des Chips an.

Aus der DE 39 24 503 C2 ist ein D-A-Wandler bekannt, der zur hochgenauen Umsetzung vom digitalen Eingangsdaten in eine analoge Ausgangsspannung und Dekoder über diese Stromschalter aufweist. Die Stromschalter sind bei diesen Wandler völlig gleich aufgebaut und Schalten jeweils gleiche Ströme. Die Schalter müssen allerdings eine sehr hohe Genauigkeit aufweisen.

Ferner ist aus der US 5,218,364 ein D-A-Wandler mit einem Stromzuführbereich bekannt, der eine Vielzahl parallel­ geschalteter Serienschaltungen jeweils eines Schalters und eines MOS-Transistors aufweist. Die MOS-Transistoren dienen als Stromquellen und werden von einer Vorspannungseinheit angesteuert. Um eine möglichst gleichmäßige Stromverteilung durch die Stromquellen bzw. MOS-Transistoren zu erhalten, weist die Vorspannungseinheit einen Vorspannungstransistor und einen dazu in Serie geschalteten Vorspannungswiderstand auf. Der Vorspannungstransistor wird über einen negativ rückgekoppelten Verstärker angesteuert. Zur Einstellung des Ausgangsspannungs­ bereiches ist der Vorspannungswiderstand einstellbar.

Bei den beiden vorgenannten D-A-Wandlern ist eine Erhöhung des von den Stromquellen gelieferten Stromes zur Erhöhung der Übergangsrate der analogen Ausgangsspannung nicht vorgesehen.

Aufgabe der Erfindung ist die Bereitstellung eines D-A- Wandlers, der die Ausgangsspannungsamplitude auch dann konstant halten kann, wenn der Ausgangsstrom erhöht wird, um die Übergangsrate schneller zu machen.

Diese Aufgabe wird durch einen D-A-Wandler mit den Merkmalen von Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen des D-A-Wandlers sind Gegenstand der abhängigen Patentansprüche.

Ein Vorteil ist dabei die Bereitstellung eines D-A-Wandlers, der für verschiedene Ausgangsspannungsamplituden anwendbar ist, indem der Strom jedes Chips justiert wird, wenn viele gleiche Chips in dem System verwendet werden.

Gemäß einem Aspekt der Erfindung umfaßt ein D-A-Wandler zum Umwandeln eines Digitalsignals in ein Analogsignal einen Regelwiderstandskreis, dessen Ausgangswiderstand in Abhängig­ keit von einem äußeren Steuersignal regelbar ist, ferner einen Stromzuführbereich, um den Strom durch den Ausgangswiderstand über MOS-Transistoren in Abhängigkeit von einem Gatespannungs- Steuersignal einzstellen, wobei der Strom durch den Ausgangs­ widerstand geändert werden kann, während gleichzeitig die Ausgangsspannungsamplitude konstant gehalten wird, und die Ausgangsspannungsamplitude geändert werden kann, während gleichzeitig der Strom durch den Ausgangswiderstand konstant gehalten wird.

Gemäß einem anderen Aspekt der Erfindung umfaßt der Stromzuführbereich des D-A-Wandlers eine Vielzahl von MOS- Transistoren, deren Drain-Anschlüsse mit dem Massepotential verbunden sind und deren Gatespannungen von dem Gatespannungs- Steuersignal gesteuert werden; eine Vielzahl von ersten Schaltern, wobei ein erstes Ende jedes Schalters mit dem Source-Anschluß eines zugehörigen MOS-Transistors verbunden ist, und ein zweites Ende mit dem Ausgangsanschluß verbunden ist; und einen Decodierkreis, um aus Eingangsdigitaldaten Steuersignale zur Steuerung von Ein/Aus-Zuständen der ersten Schalter zu erzeugen, wobei ein Schalter in Abhängigkeit von einem Steuersignal ein- oder ausgeschaltet wird, das von dem Decodierkreis nach Maßgabe von Eingangsdigitaldaten decodiert wird, so daß eine entsprechende Anzahl von MOS-Transistoren parallelgeschaltet sind und dadurch der Stromfluß am Ausgangs­ anschluß von den Gatespannungen der MOS-Transistoren gesteuert wird.

Gemäß einem weiteren Aspekt der Erfindung umfaßt der Regelwiderstandskreis des D-A-Wandlers eine Vielzahl von parallel liegenden Reihenschaltungen aus je einem Widerstand und einem zweiten Schalter, die von einem BUS-Steuersignal gesteuert werden.

Gemäß noch einem anderen Aspekt der Erfindung umfaßt der Regelwiderstandskreis des D-A-Wandlers ferner einen Seriell/Parallel-Umwandlungskreis, um ein serielles BUS- Steuersignal in ein paralleles Ausgangssignal umzuwandeln und einen Decodierkreis, um das parallele Augangssignal zu dekodieren, wobei die zweiten Schalter MOS-Transistoren aufweisen, deren Gates das decodierte Signal selektiv zugeführt wird.

Die Erfindung wird nachstehend auch hinsichtlich weiterer Merkmale und Vorteile anhand der Beschreibung von Ausführungs­ beispielen unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:

Fig. 1 eine erste Ausführungsform der D-A-Umwandlungs­ schaltung bzw. des D-A-Wandlers gemäß der Erfindung;

Fig. 2 einen Stromzuführbereich einer zweiten Ausführungs­ form der Erfindung;

Fig. 3 Kombinationen von Stromquellen entsprechend den digitalen Eingangsdaten;

Fig. 4 ein detailliertes Schaltbild eines Regelwiderstands­ kreises der zweiten Ausführungsform der Erfindung;

Fig. 5 ein Diagramm zur Darstellung der Beziehung zwischen der Abgabeübergangszeit und der Ausgangsspannung Vout der ersten Ausführungsform der Erfindung;

Fig. 6 eine herkömmliche D-A-Umwandlungsschaltung;

Fig. 7 ein Diagramm mit der Charakteristik eines MOS-Transistors; und

Fig. 8 ein Diagramm zur Darstellung der Beziehung einer Ausgangsspannung gegenüber einer Abgabeübergangszeit, wenn die an eine Stromquelle angelegte Vorspannung VG geändert wird.

Ausführungsform 1

Eine erste Ausführungsform der Erfindung wird nachstehend beschrieben. Fig. 1 zeigt eine D-A-Umwandlungsschaltung bzw. einen D-A-Wandler der ersten Ausführungsform. Diese D-A- Umwandlungsschaltung von Fig. 1 umfaßt einen D-A-Umwandlungs­ schaltkreis 1 auf dem Chip einer integrierten Halbleiter­ schaltung, einen Stromzuführbereich 2, um einen Stromwert in Abhängigkeit von Digitaldaten bzw. digitalen Eingangsdaten zu ändern, die erste Schalter 8 (8-1, 8-2, . . . 8-m) gegeben werden, Stromquellen 3 (3-1, 3-2, . . . 3-m), die einen Stromwert haben, der von der an einem Vorspannungseingang 4 eingegebenen Vorspannung gesteuert wird, einen Analogausgang 5 der D-A- Umwandlungsschaltung, an dem die Analogspannung Vout von dem D- A-Umwandlungsschaltkreis 1 anliegt, einen Stromeingang 6 des Stromzuführbereichs 2, an dem ein Strom durch Widerstände 9 (9- 1, 9-2, . . . 9-n (n = eine positive ganze Zahl)) fließt, eine Spannungsquelle 7, erste Schalter 8 (8-1, 8-2, . . . 8-m) zum Ein- und Ausschalten der Stromquellen 3 aufgrund der eingehenden Digitaldaten, Ausgangswiderstände 9 (9-1, 9-2, . . . 9-n (n = eine positive ganze Zahl)), durch die der Strom durch die Stromquelle in Abhängigkeit von Ein/Auszuständen der Schalter 8 fließt, zweite Schalter 11 (11-1, 11-2, . . . 11-n) zum Umschalten der Verbindung zwischen den Ausgangswiderständen 9 mit der Spannungsquelle VDD in Abhängigkeit von dem von außen, etwa von Personalcomputern, zugeführten BUS-Steuersignal 12, einen Regelwiderstandskreis 10 und einen Masseanschluß 15.

In der D-A-Umwandlungsschaltung von Fig. 1 werden die Digitaldaten und die Vorspannung VG dem Stromzuführbereich 2 zugeführt, und der Ausgang (oder der Stromeingang) 6 des Strom­ zuführbereichs 2 ist mit der Spannungsquelle 7 über die Aus­ gangswiderstände 9 (9-1, 9-2, . . . 9-n) und zweiten Schalter 11 (11-1, 11-2, . . . 11-n) verbunden. Die Schalter 8 (8-1, 8-2, . . . 8-m) werden in Abhängigkeit von den Digitaldaten ein- oder ausgeschaltet. Der Vorspannungseingang 4 ist mit dem jeweiligen Gate von MOS-Transistoren verbunden, die die Stromquellen 3 bilden. Der Strom von den Stromquellen 3 wird durch die Vorspannung VG geändert, die dem Vorspannungseingang 4 zugeführt wird. Die von einem Personalcomputer zugeführten BUS- Steuersignale 12 betätigen die zweiten Schalter 11 (11-1, 11-2, . . . 11-n). In diesem D-A-Umwandlungsschaltkreis 1 werden die eingegebenen Digitaldaten in die Analogspannung Vout umge­ wandelt. Die von außen der D-A-Umwandlungsschaltung zugeführten Signale sind die BUS-Steuersignale 12, die Digitaldaten und die Vorspannung VG.

Als nächstes wird der Betrieb der D-A-Umwandlungsschaltung der ersten Ausführungsform erläutert. In Fig. 1 werden die Digitaldaten an die ersten Schalter 8 (8-1, 8-2, . . . 8-m) gegeben, und die den Digitaldaten entsprechenden Schalter 8 (8-1, 8-2, . . . 8-m) werden betätigt. Der Strom fließt von der Spannungsquelle 7 zu den durch die Schalter 8 (8-1, 8-2, . . . 8- m) betätigten Stromquellen 3 durch die Ausgangswiderstände 9 (9-1, 9-2, . . . 9-n), die in Abhängigkeit von dem BUS-Steuer­ signal ausgewählt sind. Die Menge des fließenden Stroms wird durch die Vorspannung VG bestimmt, die dem Vorspannungseingang 4 zugeführt wird, wie noch erläutert wird. Es ist erforderlich, den von dem Analogausgang 5 zugeführten Strom zu erhöhen, um die Übergangsrate des Ausgangssignals an dem Analogausgang 5 zu erhöhen. Bei der vorliegenden Erfindung werden die zweiten Schalter 11 in dem Regelwiderstandskreis 10 in Abhängigkeit von dem BUS-Steuersignal 12 gesteuert, und gleichzeitig werden die ersten Schalter 8 in dem Stromzführbereich 2 von der Vorspan­ nung VG gesteuert. Dadurch kann die Analogspannung an dem Ana­ logausgang 5 ungeachtet des von dem Analogausgang 5 abgegebenen Stroms konstant gehalten werden.

Fig. 5 zeigt die Beziehung zwischen der Ausgangsspannung Vout gegenüber der Abgabeübergangszeit, wenn die den Stromquellen zugeführte Vorspannung VG ansteigt, und zwar beispielsweise von VG1 auf VG4. Wenn, wie Fig. 5 zeigt, die Gatespannung VG der Transistoren der Stromquellen 3 von der momentanen Gatespannung V1 auf die Gatespannung V4 ansteigt, erhöht sich der durch die Ausgangswiderstände 9 fließende Strom.

Wenn andererseits der Widerstandswert durch Wahl des Wider­ standswerts der Widerstände 9 verringert wird, kann die Ausgangsspannung Vout am Analogausgang 5 auf V1 gehalten werden. Das heißt also, obwohl der durch den Ausgangswiderstand 9 fließende Strom groß ist, kann der Spannungsabfall am Ausgangswiderstand 9 konstant gehalten werden, weil der Wider­ standswert der Ausgangswiderstände 9 durch das BUS-Steuersignal gesteuert wird.

Durch Ändern der dem Gate der MOS-Transistoren der Stromquellen 3 zugeführten Vorspannung VG und gleichzeitiges Ändern der Widerstandswerte der Ausgangswiderstände 9, kann auf diese Weise der Strom erhöht werden, während gleichzeitig die Ausgangsspannung am Analogausgang 5 auf V1 gehalten wird. Das wird weiter im einzelnen unter Bezugnahme auf Fig. 5 erläutert. In Fig. 5 zeigt die Übergangskurve a-p einen Zustand, in dem die Gatespannung VG4 und die Ausgangsspannung am Analogausgang 5 gleich V2 ist. Die Übergangskurve d-s zeigt einen herkömmlichen Zustand, wobei die Ausgangswiderstände 9 nicht geändert sind. Da bei der Erfindung die Widerstände 9 und die Ströme der Stromquellen 3 gleichzeitig gesteuert werden, kann eine Übergangskurve d-p erreicht werden. Aus der Übergangskurve d-p ist ersichtlich, daß die Übergangsneigung als "d" bezeichnet ist, die einer sehr schnellen Übergangsrate entspricht, und daß die Ausgangsspannung V1 ist, die ungeachtet einer Erhöhung des am Analogausgang 5 abgegebenen Stroms nicht verringert wird.

Auch wenn, wie oben gesagt, eine schnellere Übergangsrate der D-A-Umwandlungsschaltung gefordert wird, nachdem die D-A- Umwandlungsschaltung in ein System eingebaut worden ist, ist es möglich, den Ausgangsstrom und die Übergangsrate zu erhöhen, während gleichzeitig die Amplitude der Ausgangsspannung kon­ stant gehalten wird. Es ist also nicht notwendig, die System­ platine oder das Design des Chips zu ändern. Außerdem ist es möglich, die Amplitude der Ausgangsspannung beliebig vorzuge­ ben, während gleichzeitig die Amplitude der Ausgangsspannung konstant gehalten wird.

Ausführungsform 2

Fig. 2 zeigt den Aufbau eines Stromzuführbereichs 2 in einer zweiten Ausführungform der Erfindung. Der Stromzuführbereich 2 von Fig. 2 umfaßt Digitaldateneingänge 17 (17-1, 17-2, 17-3) zum Empfang der Digitaldaten bzw. digitalen Eingangsdaten für die Umschaltung der Stromquellen 3 (3-1, 3-2, . . . 3-7). Bei dieser Ausführungsform wird beispielsweise ein Drei-Bit- Digitalsignal, bestehend aus Bit0, Bit1 und Bit2, eingegeben, um die Stromquellen 3 durch irgendeine von 2³ Kombinationen, d. h. auf acht verschiedene Weisen, auszuwählen.

In Fig. 2 wird die Vorspannung VG dem Vorspannungsanschluß 4 zugeführt. Der Vorspannungsanschluß 4 ist mit jedem Gate der Stromquellen 3 (3-1, 3-2, . . . 3-7) verbunden. Die Stromquellen 3-1, 3-2, 3-7 entsprechen den Stromquellen 3-1, 3-2, . . . 3-m in Fig. 1 jeweils jeder Sourcenanschluß der Stromquellen 3 ist mit einem ersten Anschluß jeweils eines Schalters 8 (8-1, 8-2, . . . 8-7) verbunden, und jeder Drain-Anschluß ist geerdet. Das zweite Ende jedes Schalters 8 (8-1, 8-2, . . . 8-7) ist mit einem Ausgang 6 verbunden. Die Digitaldaten Bit0, Bit1, Bit2 werden den Digitaldateneingängen 17 (17-1, 17-2, 17-3) zugeführt. Die Digitaldateneingänge 17-1, 17-2 und 17-3 sind mit einem Decodierkreis 16 verbunden. Der Decodierkreis 16 decodiert die Digitaldaten Bit0, Bit1, Bit2, die an den Digitaldateneingängen 17 eingehen, und gibt Signale entsprechend den digitalen Eingangsdaten ab, wodurch die Schalter 8 (8-1, 8-2, . . . 8-7) aktiviert werden.

Jeder Strom, der durch die Stromquellen 3-1, 3-2, . . . 3-7 von Fig. 2 fließt, kann geändert werden durch Ändern der an den Vorspannungseingang 4 angelegten Vorspannung VG. Der an dem Ausgang 6 abgezogene Strom wird durch die Vorspannung VG und den maximalen Strom der Stromquellen 3-1, 3-2, . . . 3-7 bestimmt. Dieser Strom wird auf der Basis der erforderlichen Übergangs­ rate bestimmt. Durch geeignete Wahl des Widerstandswerts der Ausgangswiderstände 9 in dem Regelwiderstandskreis 10 wird der Spannungsabfall der Ausgangswiderstände 9 bestimmt. Selbst wenn also die Vorspannung VG sich beispielsweise von VG1 zu VG4 än­ dert, ist es ebenso wie vorher möglich, die Ausgangsspannung an dem Analogausgang 5 auf V1 zu halten.

Fig. 3 zeigt die Kombinationen der Stromquellen 3 auf acht verschiedene Weisen entsprechend einer Kombination der Eingangsdigitaldaten Bit, Bit1 und Bit2. Wenn die Eingangsdaten Bit0, Bit1 und Bit2 beispielsweise 0, 0, 0 sind, sind sämtliche Schalter 8 ausgeschaltet, und der durch die Stromquellen 3 fließende Strom wird zu 0. Zu diesem Zeitpunkt wird der durch die Ausgangswiderstände 9 fließende Strom zu 0. Daher ist die an dem Analogausgang 5 abgegebene Analogspannung am größten, d. h. sie ist gleich der Speisespannung VDD. Wenn die Eingangsdaten Bit0, Bit1 und Bit2 als weiteres Beispiel 0, 1, 1 sind, schalten die Schalter 8-1, 8-2 und 8-3 ein, und der Strom fliegt durch die Stromquellen 3-1, 3-2 und 3-3. Wenn ferner die Eingangsdaten Bit0, Bit1 und Bit2 beispielsweise 1, 1, 1 sind, schalten alle Schalter 8 ein, und der Strom fließt in allen Stromquellen 3 (3-1, 3-1, . . . 3-7), und daher wird der durch die Ausgangswiderstände 9 fließende Strom maximal. Zu diesem Zeit­ punkt tritt der größte Spannungsabfall in den Ausgangswider­ ständen 9 auf, und die an dem Analogausgang 5 abgegebene Analogspannung Vout wird am kleinsten.

Ausführungsform 3

Fig. 4 zeigt ein Detailbild eines Regelwiderstandskreises 10 einer Ausführungsform 3 der Erfindung. In Fig. 4 wird ein serielles BUS-Steuersignal in einen Seriell/Parallel- Umwandlungskreis 13 eingegeben, der mit einem Decodierkreis 14 verbunden ist. Die Ausgänge des Decodierkreises 14 sind jeweils mit dem Gate eines zweiten Schalters 11 (11-1, 11-2, . . . 11-n) verbunden. Der Drain-Anschluß jedes zweiten Schalters (11-1, 11-2, . . . 11-n), der aus einem FET besteht, ist mit einer Spannungsquelle 7 verbunden, und jeder Source-Anschluß ist mit jeweils einem der Ausgangswiderstände (9-1, 9-2, . . . 9-n) verbunden. Das andere Ende der Ausgangswiderstände (9-1, 9-2, . . . 9-n) ist geerdet.

Als nächstes wird der Betrieb des Regelwiderstandskreises 10 erläutert. Ein serielles BUS-Steuersignal 12, das von einer CPU eines Personalcomputers übermittelt wird, wird unter Verwendung des Seriell/Parallel-Umwandlungskreises 13 in ein Parallelsi­ gnal umgewandelt. Ferner wird das umgewandelte Parallelsignal von dem Decodierkreis 14 decodiert. Das decodierte Signal wird selektiv einem oder mehreren der Transistoren 11 (11-1, 11-2, . . . 11-n) bzw. der Schalter 11 zugeführt. In Abhängigkeit von den decodierten Signalen wird die erforderliche Anzahl Widerstände ausgewählt, um einen geeigneten Ausgangswiderstand zu erzeugen. Der Strom, der durch die in Fig. 1 gezeigten Quellen 3 über die Widerstände fliegt, ist durch den Regelwiderstandskreis 10 bestimmt. Die Ausgangsspannung Vout, die durch den Spannungsabfall bestimmt ist, der durch den mit dem Ausgangswiderstand 9 multiplizierten Stromwert erhalten ist, wird an einem Analogausgang 5 bereitgestellt.

Claims (4)

1. Digital-Analog-Wandler (1) zum Umwandeln eines Digitalsignals in ein Analogsignal, mit

• - einem Regelwiderstandskreis (10), dessen Ausgangs­ widerstand in Abhängigkeit von einem äußeren Steuersignal regelbar ist und
• - einem Stromzuführbereich (2), um den Strom durch den Ausgangswiderstand über MOS-Transistoren (3) in Abhängigkeit von einem Gatespannungs-Steuersignal einzustellen, wobei
• - der Strom durch den Ausgangswiderstand geändert werden kann, während gleichzeitig die Ausgangsspannungsamplitude konstant gehalten wird und
• - die Ausgangsspannungsamplitude geändert werden kann, während gleichzeitig der Strom durch den Ausgangs­ widerstand konstant gehalten wird.

2. D-A-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Stromzuführbereich (2) aufweist:

• - eine Vielzahl von MOS-Transistoren (3), deren Drain- Anschlüsse mit dem Massepotential verbunden sind und deren Gatespannungen von dem Gatespannungs-Steuersignal gesteuert werden;
• - eine Vielzahl von ersten Schaltern (8), wobei ein erstes Ende jedes Schalters (8) mit dem Source-Anschluß eines zugehörigen MOS-Transistors (3) verbunden ist, und ein zweites Ende mit einem Ausgangsanschluß (6) verbunden ist; und
• - einen Decodierkreis (16), um aus Eingangsdigitaldaten Steuersignale zur Steuerung von Ein/Aus-Zuständen der ersten Schalter (8) zu erzeugen, wobei ein Schalter (8) in Abhängigkeit von einem Steuersignal ein- oder ausge­ schaltet wird, das von dem Decodierkreis (16) nach Maßgabe von Eingangsdigitaldaten decodiert wird, so daß eine entsprechende Anzahl von MOS-Transistoren (3) parallel geschaltet sind und dadurch der Stromfluß am Ausgangsanschluß (6) von den Gatespannungen der MOS-Transistoren (3) gesteuert wird.

3. D-A-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Regelwiderstandskreis (10) eine Vielzahl von parallel liegenden Reihenschaltungen aus je einem Widerstand (9) und einem zweiten Schalter (11) aufweist, wobei die zweiten Schalter (11) von einem BUS-Steuersignal (12) gesteuert werden.

4. D-A-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß der Regelwiderstandskreis (10) ferner aufweist:

• - einen Seriell/Parallel-Umwandlungskreis (13), um ein serielles BUS-Steuersignal (12) in ein paralleles Ausgangssignal umzuwandeln und
• - einen Decodierkreis (14), um das parallele Ausgangssignal zu decodieren, wobei die zweiten Schalter (11) MOS- Transistoren aufweisen, deren Gates das decodierte Signal selektiv zugeführt wird.