-
Die
Erfindung betrifft eine Schaltungsanordnung zur Steuerung und Erfassung
des Laststroms durch eine Last gemäß dem Oberbegriff des Patentanspruchs
1.
-
-
Die
Messung des Laststroms durch die Last erfolgt bei derartigen Schaltungsanordnungen
nach dem so genannten "Strom-Sense-Prinzip". Hierbei wird der über den
Lasttransistor in die Last fließende unter
Umständen
sehr große
Laststrom indirekt über einen
durch den Hilfstransistor fließenden
Messstrom bestimmt, wobei das Verhältnis IL/IS von Laststrom zu Messstrom, das so genannte
Sense-Verhältnis
dem Verhältnis
der Transistorflächen
bzw. Transistorzellenanzahl von Lasttransistor und des Hilfstransistor
entspricht, wenn diese beiden Transistoren im selben Arbeitspunkt
betrieben werden. Zur Einstellung des gemeinsamen Arbeitspunktes
besitzen der Lasttransistor und der Hilfstransistor einen gemeinsamen Steueranschluss,
und sie sind an ein identisches Versorgungspotential angeschlossen. Eine
Regelanordnung, die Teil der Messanordnung ist, bewirkt ferner,
dass sich das Potential an dem ersten Laststreckenanschluss des
Hilfstransistors auf den Wert des Potentials des ersten Laststreckenanschlusses
des Lasttransistors einstellt. Zwischen dem gemeinsamen Steueranschluss
und den ersten Laststreckenanschlüssen der beiden Transistoren liegt
damit jeweils die gleiche Spannung an. Ebenfalls entspricht die
Spannung über
der Laststrecke des Lasttransistors der Spannung über der
Laststrecke der Hilfstransistoren, so dass die beiden Transistoren
im selben Arbeitspunkt betrieben werden.
-
Die
beiliegende 1 zeigt
ein mit der Bezugsziffer 1 bezeichnetes Beispiel der oben
beschriebenen bekannten Schaltungsanordnung zur Steuerung und Erfassung
des Laststroms durch eine Last RL. Wie erwähnt, liegen
der Lasttransistor LTR, hier ein n-Kanal-FET und der Hilfstransistor
STR, der hier ebenfalls ein n-Kanal-FET ist und die drainseitig
und gateseitig zusammengeschaltet sind, am selben Versorgungspotential
Vbb. Die Laststrecke D-S des Lasttransistors
LTR liegt in Reihe zu der am Ausgang A angeschlossenen Last, hier
beispielhaft durch einen Lastwiderstand RL angedeutet,
durch den der Laststrom IL fließt. An demselben
Schaltungspunkt, das heißt
an der Sourceelektrode S des Lasttransistors LTR liegt ein erster
Eingang einer Strommessanordnung MA, die aus einem Operationsverstärker OPV, einem
p-Kanal-Regeltransistor PTR und einem Messwiderstand RS besteht.
Der zweite Eingang der Strommessanordnung MA ist zusammen mit. der Sourceelektrode
des Regeltransistors PTR an die Sourceelektrode S des Hilfstransistors
STR angeschlossen, so dass sich das Potential an der Sourceelektrode
S des Hilfstransistors STR auf den Wert des Sourcepotentials des
Lasttransistors LTR einstellt. Durch den Messwiderstand RS fließt
der Strom IS der, wie erwähnt, im
idealen Fall in einem festen Verhältnis zum Laststrom IL steht, so dass am Messwiderstand RS eine dem Strom IS proportionale
Spannung US abfällt, welche einem Analog-Digital-Wandler ADC
einer Ansteuereinheit μC
eingegeben wird. Die Ansteuereinheit μC liefert ein Ansteuersignal
an einen Eingangsanschluss E der Schaltungsanordnung. Für den Fall,
dass das Versorgungspotential Vbb das höhere Potential
und das Bezugspotential M das niedrigere Potential, zum Beispiel
Masse ist und der Lasttransistor ein n-Kanal-FET ist, bildet die
in 1 dargestellte Schaltungsanordnung
einen so genannten "High-Side-Schalter".
-
Nachteiligerweise
besitzen Komparatoren, wie der mit OPV bezeichnete Operationsverstärker der
Strommessanordnung MA und insbesondere Komparatoren, die in integrierter
CMOS-Technologie hergestellt
sind, einen unvermeidlichen Spannungs-Offset, der in der in 1 dargestellten Schaltungsanordnung
bewirkt, dass eine Nachregelung des Regeltransistors PTR schon dann
nicht mehr stattfindet, wenn eine dem Spannungsoffset des Komparators
OPV entsprechende Spannungsdifferenz zwischen den Potentialen der
ersten Laststreckenanschlüsse,
das heißt
den Sourceelektroden des Lasttransistors und des Hilfstransistors
besteht. Die Spannung über
der Laststrecke D-S des Hilfstransistors STR weicht damit immer
um den Betrag des Spannungs-Offset des Komparators OPV von der Spannung über der
Laststrecke des Lasttransistors ab. Das heißt, dass der Lasttransistor
LTR und der Hilfstransistor STR nicht exakt am selben Arbeitspunkt
arbeiten.
-
Bei
großen
Lastströmen
und einem dadurch entsprechend großen Spannungsabfall über der Laststrecke
des Lasttransistors fällt
diese Abweichung der Laststreckenspannung des Hilfstransistors STR
um den Wert des Spannungs-Offsets des Komparators OPV, der üblicherweise
im Bereich von einigen Millivolt liegt, kaum ins Gewicht. Fließen allerdings
sehr kleine Lastströme,
die über
der Laststrecke des Lasttransistors LTR einen sehr kleinen Spannungsabfall
hervorrufen, der im Extremfall im Bereich des Spannungs-Offset des
Komparators OPV liegt, so wirkt sich dieser Spannungs-Offset erheblich
auf die Arbeitspunkteinstellung des Hilfstransistors STR aus, so
dass die Arbeitspunkte der beiden Transistoren erheblich voneinander
abweichen und der Messstrom IS nicht mehr
proportional zum Laststrom IL ist. Dadurch
wird das Messergebnis deutlich verfälscht.
-
Die
oben erwähnte
DE 198 12 920 A1 schlägt zur Lösung dieses
Problems vor, zu dem Lasttransistor LTR wenigstens noch einen zweiten Lasttransistor
parallel zu schalten, der über
einen zweiten Steueranschluss von der Ansteuereinheit μC abhängig vom
Laststrom oder abhängig
von einer über
der Laststrecke der Lasttransistoren anfallenden Laststreckenspannung
ansteuerbar ist.
-
Eine
andere in der Praxis nicht verwendete Möglichkeit wäre es, den Wert des Messwiderstandes
RS bei kleinen Messströmen IS zu
erhöhen,
so dass man bei gleichem Strom IS einen
höheren
Spannungsabfall US erhält. Nachteilig ist dabei der
externe Schaltungsaufwand zum Umschalten des Widerstandes.
-
Das
so genannte Sense-Verhältnis
nL/nS kann derzeit durch eine Erhöhung der Anzahl der Hilfstransistoren
STR nicht beliebig verkleinert werden, da durch den damit erreichten
höheren
Messstrom IS der Regeltransistor PTR für den oberen Strombereich
bei dem recht große
Messströme
IS fließen,
aufgrund der von ihm verbrauchten Verlustleistung recht groß und damit
teuer werden würde.
Praktisch ist heute das Sense-Verhältnis nL/nS
nach unten auf zum Beispiel 5.000/1 begrenzt.
-
Ein
aus
DE 198 23 140
A1 bekannter Abtast-Feldeffekttransistor weist Abtastfelder
auf, deren Einheitsabtastzellen mit mehreren zugeordneten Abtastkontaktstellen
versehen sind, die z. B. durch Drahtkontaktierungen oder durch Dünnfilmschmelzsicherungen
leitend oder unterbrechend geschaltet werden können, um auf diese Weise das
Abtaststromverhältnis
durch eine jeweils unterschiedliche Anzahl von Abtastzellen variabel
zu wählen.
Die Wahl des Abtaststromverhältnisses
kann somit noch nach der Fertigung eines entsprechenden Chips jedoch
vor dessen Häusen
verändert
werden. Das Durchtrennen der metallischen Dünnfilmschmelzsicherungen und
das Durchtrennen oder Leitendschalten der Drahtkontaktierungen ist
ein einmaliger Vorgang bei der Herstellung des Bauelements und dient zur
einmaligen Anpassung des Bauelements an unterschiedliche Anwendungen
oder Stromklassen. Eine variable Anpassung an unterschiedliche Stromwerte
während
des Betriebs ist bei dem bekannten Abtast-Feldeffekttransistor nicht
realisierbar.
-
Die
vorliegende Erfindung zielt darauf ab, durch eine Bereichsumschaltung
die absolute Größe des Signals
am Messwiderstand im Betrieb der Schaltung zu erhöhen, um
die Auflösung
des Analog-Digital-Wandlers ADC besser auszunutzen.
-
Der
Erfindung stellt sich die Aufgabe eine Schaltungsanordnung zur Steuerung
und Erfassung des Laststroms durch eine Last zu ermöglichen,
die auch bei kleinen Lastströmen
bzw. kleinen Spannungsabfällen über der
Laststrecke des Lasttransistors ein exaktes zu dem Laststrom proportionales Messsignal
liefert und die an unterschiedliche Lastströme anpassbar oder sich selbsttätig an unterschiedliche
Lastströme
unter Beibehaltung der Genauigkeit der Laststrommessung anpasst.
-
Diese
Aufgabe wird anspruchsgemäß gelöst. Gemäß einem
wesentlichen Aspekt ist eine erfindungsgemäße Schaltungsanordnung zur
Steuerung und Erfassung des Laststroms durch eine Last mit einem
Lasttransistor und wenigstens einem Hilfstransistor, die einen Steueranschluss
und jeweils eine Laststrecke sowie einen ersten Laststreckenanschluss
und einen zweiten Laststreckenanschluss aufweisen, wobei die Last
in Reihe zur Laststrecke des Lasttransistors angeschlossen und diese
Reihenschaltung zwischen Klemmen für Versorgungspotential und
Bezugspotential geschaltet ist, einer Strommessanordnung, die einen
ersten und zweiten Eingang, die jeweils an den ersten Laststreckenanschluss
des Lasttransistors und an den ersten Laststreckenanschluss des
wenigstens einen Hilfstransistors angeschlossen sind und einen Ausgang
hat, an dem ein von dem Laststrom abhängiges Signal abgreifbar ist,
und einer an den Steueranschluss angeschlossenen Ansteuereinheit,
dadurch gekennzeichnet, dass wenigstens ein zweiter mit dem wenigstens
einen Hilfstransistor gleichartiger Hilfstransistors, der einen
mit dem Steueranschluss des Lasttransistors verbundenen oder verbindbaren
Steueranschluss hat und Schaltmittel vorgesehen sind, durch die
die Laststrecken der Hilfstransistoren wahlweise oder abhängig vom
Laststrom oder abhängig von
einer über
der Laststrecke des Lasttransistors abfallenden Laststreckenspannung
zum wenigstens einen Hilfstransistor einzeln oder zu mehreren parallel
schaltbar sind, wobei die Schaltungsanordnung außerdem Erfassungsmittel aufweist,
die erfassen, wenn der Laststrom eine vorbestimmte Schwelle unterschreitet
und daraufhin ein Ausgangssignal erzeugen, mit dem die Schaltmittel
zur laststromabhängigen
Parallelschaltung der Hilfstransistoren beaufschlagt werden.
-
Die
Flexibilität
und Anpassbarkeit der erfindungsgemäßen Schaltungsanordnung wird
dadurch verbessert, wenn die Schaltmittel zur Parallelschaltung
der Laststrecken von n Hilfstransistoren eingerichtet sind, wobei
n ≥ 2 ist.
-
Die
Erfassungsmittel können
vorteilhaft dadurch weitergebildet werden, dass sie n Schwellwerte
für den
Laststrom vorgeben und das Ausgangssignal der Erfassungsmittel zur
Beaufschlagung von n Schaltmitteln entsprechend der jeweiligen Schwellwertunterschreitung
des Laststroms eingerichtet ist.
-
Die
Erfassungsmittel können
auch in der Ansteuereinheit integriert sein, wenn diese einen programmgesteuerten
Mikroprozessor enthält
und damit die Schwellwertunterschreitung des Laststroms aufgrund
einer entsprechenden Schwellwertunterschreitung des analog/digitalgewandelten
Messstroms auswertet und ein entsprechendes Ausgangssignal erzeugt,
um die Schaltmittel zur laststromabhängigen Parallelschaltung der
Hilfstransistoren zu beaufschlagen.
-
In
einem Ausführungsbeispiel
der erfindungsgemäßen Schaltungsanordnung
können
alle Hilfstransistoren mit ihren Steueranschlüssen mit dem Steueranschluss
des Lasttransistors und ihre zweiten Laststreckenanschlüsse zusammen
mit dem zweiten Laststreckenanschluss des Lasttransistors verbunden
sein, wobei in diesem Fall die Schaltmittel so eingerichtet sind,
dass sie wahlweise oder abhängig
vom Laststrom die ersten Laststreckenanschlüsse der Hilfstransistoren miteinander
und mit dem zweiten Eingang der Strommessanordnung verbinden.
-
Die
Schaltmittel können
bei einem Ausführungsbeispiel
n einzelne Schalter mit jeweils einem ersten Pol und einem durch
ein Schaltsignal mit dem ersten Pol verbindbaren zweiten Pol aufweisen,
von denen der erste Pol jeweils am ersten Laststreckenanschluss
jedes der Hilfstransistoren angeschlossen ist und die zweiten Pole
aller Schalter gemeinsam am zweiten Eingang der Strommessanordnung
angeschlossen sind. Bei diesem Ausführungsbeispiel kann die Ansteuereinheit
die Schaltsigna le zur wahlweisen Betätigung jedes einzelnen Schalters
uncodiert zuführen.
-
Alternativ
können
die Schaltmittel Decodiermittel aufweisen, wobei in diesem Fall
die Ansteuereinheit ein codiertes Schaltsignal zuführt, das
von den Decodiermitteln decodiert wird. Die Decodiermittel können eine
Decodierlogik oder einen Demultiplexer aufweisen.
-
Bei
einem alternativen Ausführungsbeispiel der
erfindungsgemäßen Schaltungsanordnung
sind alle Hilfstransistoren mit ihren Laststrecken parallel geschaltet
und die Schaltmittel so eingerichtet, dass sie wahlweise die Steueranschlüsse der
Hilfstransistoren miteinander und mit dem Steueranschluss des Lasttransistors
verbinden.
-
In
letzterem Fall können
die Schaltmittel n einzelne Schalter mit jeweils einem ersten Pol
und einem durch ein Schaltsignal mit dem ersten Pol verbindbaren
zweiten Pol aufweisen, von denen der erste Pol jeweils am Steueranschluss
jedes der Hilfstransistoren angeschlossen ist und die zweiten Pole aller
Schalter gemeinsam am Steueranschluss des Lasttransistors angeschlossen
sind. In diesem Fall kann wie beim ersten Ausführungsbeispiel die Ansteuereinheit
Schaltsignale zur wahlweisen Betätigung
jedes einzelnen Schalters uncodiert oder alternativ codiert zuführen, wobei
im letztgenannten Fall die Schaltmittel Decodiermittel aufweisen,
die das Schaltsignal decodieren. Auch in dieser alternativen Ausführungsform
können
die Decodierlogik eine Decodiermittel oder einen Demultiplexer aufweisen.
-
Bei
dem zuletzt erwähnten
Ausführungsbeispiel,
wo die Steueranschlüsse
der Hilfstransistoren durch die Schaltmittel geschaltet werden,
können
die Schaltmittel in der Ansteuereinheit integriert sein, wobei letztere
einzelne Ansteuersignale zur wahlweisen Ansteuerung der Steueranschlüsse der
Hilfs transistoren zuführt
oder alternativ ein codiertes Ansteuersignal zuführt, das durch Decodiermittel
in der Schaltungsanordnung zu einzelnen Ansteuersignalen decodiert
wird.
-
Bevorzugt
sind der Lasttransistor und die Hilfstransistoren der erfindungsgemäßen Schaltungsanordnung
n-Kanal-FETs und der Regeltransistor ein p-Kanal-FET und die erfindungsgemäße Schaltungsanordnung
ist als High-Side-Schalter eingerichtet.
-
Die
obigen und weitere vorteilhafte Merkmale der erfindungsgemäßen Schaltungsanordnung werden
anhand von Ausführungsbeispielen
in der nachstehenden Beschreibung, die sich auf die beiliegende
Zeichnung bezieht, ausführlich
erläutert.
-
Die
Zeichnungsfiguren zeigen im einzelnen:
-
1 schematisch
die bereits beschriebene bekannte Schaltungsanordnung zur Steuerung
und Erfassung des Laststroms durch eine Last;
-
2A schematisch
ein erstes von der Erfindung nicht umfasstes Beispiel einer Schaltungsanordnung,
bei der in den Schaltmitteln einzelne Schalter zur Verbindung der
ersten Laststreckenanschlüsse
der Hilfstransistoren vorgesehen sind;
-
2B ein
zweites Beispiel, das eine erste Variante der Schaltungsanordnung
der 2A zeigt, bei der die Steueranschlüsse der
Hilfstransistoren durch in den Schaltmitteln vorgesehene einzelne Schalter
verbunden werden;
-
2C eine
Variante des zweiten Beispiels gemäß 2B, bei
der die Ansteuereinheit die Signale zur Parallelschaltung der Hilfstransistoren
einzeln zu deren Steueranschlüsse
führt;
-
3A ein
Ausführungsbeispiel
der erfindungsgemäßen Schaltungsanordnung
mit Erfassungsmitteln zur Laststromerfassung und davon abhängigen Parallelschaltung
der Hilfstransistoren und zwar durch Verbindung ihrer ersten Laststreckenanschlüsse, und
-
3B eine
Variante des Ausführungsbeispiels
der erfindungsgemäßen Schaltungsanordnung,
bei der statt den ersten Laststreckenanschlüssen die Steueranschlüsse zur
Parallelschaltung der Hilfstransistoren abhängig von einer von den Erfassungsmitteln
erfassten Schwellenüberschreitung
des Laststroms verbunden werden.
-
In 2A ist
ein erstes von der Erfindung nicht umfassendes Beispiel einer Schaltungsanordnung
mit der Bezugsziffer 2a bezeichnet, und dieselben Elemente
wie in 2 sind mit denselben Bezugszeichen
versehen. In diesem Schaltungs-Beispiel
sind n Hilfstransistoren STR1, STR2, ..., STRn so vorgesehen, dass
ihre Steueranschlüsse
G1, G2, ..., Gn gemeinsam mit dem Steueranschluss G des Lasttransistors
LTR und ihre zweiten Laststreckenanschlüsse D gemeinsam mit dem Laststreckenanschluss
D des Lasttransistors verbunden sind. Zur wahlweisen Parallelschaltung
der Hilfstransistoren STR1, STR2, STRn weisen Schaltmittel Sch n
einzelne Schalter S1, S2, ..., Sn auf, die mit ihren ersten Polen
gemeinsam mit dem zweiten Eingang der Strommessanordnung und mit
ihren zweiten Polen einzeln mit den ersten Laststreckenanschlüssen S der
einzelnen Hilfstransistoren STR1, STR2, ..., STRn verbunden. Ein
jeweiliges diskretes Schaltsignal CR1, CA2, ..., CAn von der Ansteuereinheit μC dient zur
wahlweisen Einschaltung der Schalter S1, S2, ..., Sn. Wie in dem
in 1 gezeigten Beispiel des Standes der Technik fällt am Strommesswiderstand
RS eine dem Messstrom IS proportionale
Spannung US ab, die dem Analog-Digital-Wandler
ADC zugeführt wird.
Die Schaltereinstellung durch die Schaltsignale CA1, CA2,..., CAn
in den Schaltmitteln Sch ist quasi statisch und kann vom Anwender
der Schaltungsanordnung entschieden werden.
-
Auf
diese Weise lässt
sich mit dem der Schaltungsanordnung 2a von außen von
der Ansteuereinheit μC
zugeführten
Schaltsignal CA1, CA2, ..., CAn wahlweise die Anzahl parallel geschalteter
Hilfstransistoren STR1, STR2, ..., STRn und damit das Sense-Verhältnis IL/IS = nL/nS umschalten,
so dass sich die in 2A gezeigte Schaltungsanordnung 2a an
unterschiedliche Lastströme
anpassen lässt.
Bei sehr kleinen Lastströmen
oder wenn der Lastwiderstand RL sehr groß ist, kann
der Messstrom IS durch eine Parallelschaltung
mehrerer Hilfstransistoren erhöht
und damit das Messsignal am ADC vergrößert werden, um den Messbereich
des ADC besser auszunutzen und damit höhere Genauigkeit zu erzielen. Durch
Betätigung
der n Schalter S1, S2, ..., Sn lassen sich n2 – 1 Verhältnisse
für den
Messstrom IS einstellen. Statt die Schaltsignale
CA1, CA2, ..., CAn diskret, das heißt uncodiert zuzuführen, kann
die Ansteuereinheit μC
diese auch codiert erzeugen und der Schaltungsanordnung 2a anlegen.
Dann können die
Schaltmittel Sch Decodiermittel enthalten, die aus dem codierten
Schaltsignal die einzelnen diskreten Schaltsignale für die Schalter
S1, S2, ..., Sn decodieren. Dem Fachmann ist ohne Weiteres ersichtlich, dass
derartige Decodiermittel z. B. einen Demultiplexer aufweisen können.
-
Die
Funktion der in 2A gezeigten Schaltungsanordnung 2a ist
folgende. Jeder der n Hilfstransistoren STR1, STR2, ..., STRn besteht
aus einer oder mehreren Sensezellen nS1, nS2, ..., nSn. Wird Schalter
S1 mit dem Schaltsignal CA1 geschlossen, so gilt das Sense-Verhältnis IL/IS1 = nL/nS1. Wird
zusätzlich
zu 51 der Schalter S2 mit Hilfe des Schaltsignals CA2 geschlossen,
so ergibt sich ein neues Sense-Verhältnis mit IL/IS2 = nL/(nS1 + nS2). Durch wahlweise Betätigung der
n Schalter S1, S2, ..., Sn lassen sich somit n2–1
Sense-Verhältnisse
einstellen. Durch eine von der Ansteuereinheit μC ausgeführte Messung des Sensestroms
IS kann diese auch dazu eingerichtet sein,
die Schaltsignale CA1, CA2, ..., CAn automatisch abhängig von
der gemessenen Sensestromstärke
IS zu erzeugen und zuzuführen.
-
2B zeigt
eine Variante der in 2A gezeigten Schaltungsanordnung,
die hier mit dem Bezugszeichen 2b bezeichnet ist. Statt
wie in 2A die ersten Laststreckenanschlüsse der
Hilfstransistoren zu schalten, werden bei dem in 2B gezeigten Ausführungsbeispiel
2b die Steueranschlüsse
G1, G2, ..., Gn der Hilfstransistoren STR1, STR2, ..., STRn mit
einzelnen Schaltern S1, S2, ..., Sn in den Schaltmitteln Sch geschaltet,
wozu die Ansteuereinheit μC
von außen
diskrete Schaltsignale CA1, CA2, ..., CAn zuführt.
-
2C zeigt
eine Variante der in 2B gezeigten Schaltungsanordnung
und ist in 2C mit dem Bezugszeichen 2c bezeichnet
ist. Statt die Schaltmittel in der Schaltungsanordnung vorzusehen,
befinden sie sich in 2C in der Ansteuereinheit μC, die als
Gatesignale AG1, AG2, AGn fungierende einzelne Ansteuersignale an
die Steueranschlüsse
(Gates) der einzelnen Hilfstransistoren STR1, STR2, STRn anlegt,
um diese wahlweise parallel zu schalten. In allen anderen Merkmalen
stimmt die in 2 gezeigte Variante
des zweiten Ausführungsbeispiels 2c der
erfindungsgemäßen Schaltungsanordnung
mit der in 2B gezeigten ersten Variante
des zweiten Ausführungsbeispiels überein.
-
In 3A ist
ein Ausführungsbeispiel
der erfindungsgemäßen Schaltungsanordnung
gezeigt und mit dem Bezugszeichen 3a versehen. Mit denselben Bezugszeichen
sind dieselben Elemente wie in den Schaltungsbeispielen der 2A bis 2C bezeichnet.
Bei dem Ausführungsbeispiel
3a wird das Sense-Verhältnis bei
unterschiedlichen Belastungen des Lasttran sistors LTR automatisch
umgeschaltet. Dazu dient eine Erfassungsschaltung, die einen zweiten
Komparator OPV2 aufweist, der mit seinem ersten Eingang mit dem
ersten Eingang der Strommessanordnung und mit seinem zweiten Eingang
mit einem Schwellenpotential Vbb – UDSO beaufschlagt ist. Am Ausgang des Komparators
OPV2 wird ein Schaltsignal zum Schalten eines Schalters Sch abgegeben. 3A zeigt
ein vereinfachtes Beispiel mit zwei Hilfstransistoren STR1 und STR2,
die laststromabhängig
einzeln oder parallel geschaltet betrieben werden. Wenn die am Ausgangsanschluss
A abgegriffene und dem Laststrom IL entsprechende
Spannung die durch Vbb – VDSO gegebene
Schwelle unterschreitet, wird vom Komparator OPV2 das Schaltsignal
zum Einschalten des Schalters Sch erzeugt, so dass beide Hilfstransistoren
STR1, STR2 parallel geschaltet sind. Für höhere Belastungen, zum Beispiel bei
IL1 = 50 A ist der Schalter Sch geöffnet, und
das Sense-Verhältnis
wird durch die Zellenzahl (Fläche) NS1
des Hilfstransistors STR1 bestimmt. Wird die Belastung des Lasttransistors
LTR kleiner, wenn zum Beispiel ein Laststrom IL2 =
0,5 A fließt,
wird mit dem Ausgangssignal des Komparators OPV2 der Schalter Sch
geschlossen, und es gilt IL2/IS2 =
nL/ (nS1 + nS2). Die Schaltungsanordnung 3a der 3A ist
zur einfacheren Erläuterung
mit nur zwei Hilfstransistoren STR1 und STR2 gezeigt. Sie lässt sich
ebenfalls mit n Schaltern und n Hilfstransistoren STR realisieren. Damit
von der Ansteuereinheit μC
erkannt wird, welches Sense-Verhältnis
momentan aktiv ist, wird mit dem Signal SH die Schalterposition
des Schalters Sch nach außen
gegeben. Bei mehreren Schaltern kann das zum Beispiel durch einen
Multiplexer oder durch ein Schieberegister erfolgen.
-
In 3B ist
eine mit dem Bezugszeichen 3b bezeichnete Variante des
in 3A gezeigten Ausführungsbeispiels gezeigt, bei
der ebenfalls vereinfachend zwei Hilfstransistoren STR1 und STR2 durch
einen Schalter Sch parallel geschaltet werden können. Anders als bei der in 3A gezeigten Variante
der Schaltungsanordnung 3a werden bei der in 3B gezeigten
Variante nicht die ersten Laststreckenanschlüsse der Hilfstransistoren STR1
und STR2 sondern die Steueranschlüsse G1, G2 der Hilfstransistoren
STR1, STR2 miteinander durch den Schalter Sch verbunden. Auch hier
wird der Schalter Sch gesteuert vom Ausgangssignal des Komparators OPV2
leitend geschaltet, und damit werden die Steueranschlüsse G1,
G2 der Hilfstransistoren STR1 und STR2 miteinander verbunden, wenn
der vom Komparator OPV2 erfasste Laststrom IL eine
durch Vbb – UDSO eingestellte
Schwelle unterschreitet, während
in den anderen Fällen
der Schalter Sch geöffnet
bleibt. Auch hier kann die Schalterstellung des Schalters Sch anhand
des der Ansteuereinheit μC
zugeführten Signals
SH abgefragt werden, so dass von außen erkennbar ist, welches
Sense-Verhältnis
momentan aktiv ist. Alle anderen zuvor für die in 3A gezeigte erste
Variante 3a beschriebenen Schaltungsdetails und Variationsmöglichkeiten
gelten auch für
die in 3B gezeigte zweite Variante 3b.
-
Eine
Realisierung der erfindungsgemäßen Schaltungsanordnung,
wie sie zuvor im Ausführungsbeispiel
und dessen Variante beschrieben wurde, ist in MOS-Technologie mit
einfachen Mitteln möglich.
Der Lasttransistor LTR, der zur Anschaltung von Lasten verwendet
wird, wird üblicherweise
als Vertikaltransistor realisiert, der aus einer Vielzahl einzelner
FET-Zellen besteht,
deren Gate-, Source- und Drainanschlüsse zu einem Gate-Source und
Drainanschluss des Lasttransistors zusammengeschaltet sind. Wenn
Lasttransistor LTR und die Hilfstransistoren STR als n-Kanal-FETs
und der Regeltransistor PTR als p-Kanal-FET realisiert werden, kann
die erfindungsgemäße Schaltungsanordnung
als so genannter High-Side-Schalter
zum Beispiel im Kraftfahrzeug verwendet werden.
-
Die
Flächen
der Hilfstransistoren STR können
unterschiedlich und geeignet gewählt
sein. Alternativ können
die Flächen
der Hilfstransistoren STR auch untereinander gleich sein und eine
Größe haben,
die ein Bruchteil der Fläche
des Lasttransistors LTD ist.
-
Es
sei erwähnt,
dass die hier beschriebene wahlweise oder 1aststromabhängige automatische Parallelschaltung
der Hilfstransistoren zur Einstellung eines passenden Sense-Verhältnisses
auch mit der in der oben erwähnten
DE 198 12 920 A1 beschriebenen
Lösung
kombiniert werden kann, bei der zur Einstellung eines passenden
Sense-Verhältnisses
wahlweise oder laststromabhängig
eine Anzahl von Lasttransistoren vorgesehen und einzeln oder zu mehreren
parallel geschaltet betrieben werden können. Die Details einer derartigen
Schaltungsanordnung sind in der genannten
DE 198 12 920 A1 ausführlich beschrieben.
-
- 1,
2a, 2b, 3a, 3b, 3c
- Schaltungsanordnungen zur
Steuerung
-
- und
Erfassung des Laststroms durch eine Last
- A
- Ausgang
- ADC
- Analog-Digital-Wandler
- D
- Drain
(zweiter Laststreckenanschluss)
- G,
G1, G2, Gn
- Gates
(Steueranschluss)
- S
- Source
(erster Laststreckenanschluss)
- IL
- Laststrom
- IS
- Sense-
oder Messstrom
- RL
- Lastwiderstand
- RS
- Messwiderstand
- US
- Messspannung
- UDS
- Drain-Source-Spannung des
Lasttransistors
-
- LTR
- OPV,
OPV1, OPV2
- Komparatoren
- PTR
- Regeltransistor
- Sch
- Schaltmittel
- S1,
S2, Sn
- Schalter
- M
- Masse
(Bezugspotential)
- Vbb
- Versorgungspotential
- CA1,
CA2, CAn, AG1, AG2, AGn
- Ansteuersignale
- SH
- Abfragesignal
für das Sense-Verhältnis
- μC
- Ansteuereinheit
(Mikrocomputer)
- nS1,
nS2, nSn
- Sensezellen
- nL
- Lastzelle