DE19848829C2 - Schaltungsanordnung zur Einstellung der Abschaltflanke eines Laststromes - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ansteue­ rung eines mit seiner Laststromstrecke zwischen einem ersten und einem zweiten Versorgungspotential angeordneten steuerba­ ren Leistungsschalter und zur Einstellung der Abschaltflanke des Laststromes.

Wird in einem Leitungsstromkreis der Stromfluß durch ein Schaltungselement geregelt, so können entstehende Spannungs­ pulse zu elektromagnetischen Störungen (EMV-Störungen) im Leitungsstromkreis führen. Diese Gefahr besteht insbesondere dann, wenn durch das Schaltungselement ein komplettes An- bzw. Abschalten des Leitungsstromkreises bewirkt werden soll. Die EMV-Störungen entstehen dabei insbesondere durch diejeni­ gen Bereiche der Stromverläufe, die eine besonders abrupte relative Abnahme oder Zunahme des Stromflusses aufweisen. So ist beim Abschalten speziell derjenige Bereich kritisch, in dem der Stromfluß den Wert Null erreicht. Beim Einschalten ist die Stromzunahme von Null auf einen von Null verschiede­ nen Wert als besonders kritisch anzusehen.

Aus dem Stand der Technik ist es aus US 5,283,707 bekannt, das Schaltungselement eines Leitungsstromkreises durch eine Steuerschaltung anzusteuern, die für das Einschalten bzw. Ab­ schalten jeweils eine bestimmte Zeitkonstante aufweist. Der Vorgang des Einschaltens bzw. Abschaltens kann somit verlän­ gert und ein auftretender Störspannungspuls damit verringert werden. Die Druckschrift zum Stand der Technik gibt jedoch keine Lösung für die Problematik, wie die Nulldurchgänge des Stromflusses im Leitungsstromkreis im Hinblick auf eine uner­ wünschte Erzeugung von EMV-Störungen zu behandeln sind. Au­ ßerdem wird bei der Lehre dieses Dokumentes der gesamte Ein- bzw. Ausschaltvorgang beeinflußt, was beispielsweise eine kurze Schaltdauer kaum mehr ermöglicht.

In der DE 41 31 783 C1 ist eine Schaltungsanordnung zur Reduzierung der Verzögerungszeit bei Einschalt- und Ausschaltvorgängen bei einem Schalttransistors beschrieben. Dort wird durch Umladen von Gatekapazitäten erreicht, daß die Schaltschwelle beim An- oder Abschalten schneller erreicht wird und somit die Ein- bzw. Ausschaltverzögerung verkürzt wird. Bei der dort beschriebenen Schaltungsanordnung wird jedoch die Abschaltflanke des Laststromes schaltungstechnisch gar nicht verändert, dass heißt die Abschaltflanke, insbesondere unmittelbar vor Erreichen des Bereiches 0 Ampere, bleibt unbeeinflußt, so daß im Bereich von 0 Ampere eine unakzeptable EMV-Abstrahlung zu erwarten ist.

Eine weitere Schaltungsanordnung mit einem Leistungstran­ sistor und einer diesen Transistor ansteuernden Ansteuer- und Treiberschaltung sowie einer Rückkoppelschaltung ist in der DE 691 23 234 T2 beschrieben.

Ausgehend von diesem Sdtand der Technik ist daher die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung bereitzustellen, die durch die Formung von Schaltflanken eine verbesserte Möglichkeit zur Verringerung von elektroma­ gnetischen Störungen in Leitungsstromkreisen erreicht.

Diese Aufgabe wird gelöst durch die Merkmale des vorliegenden Anspruchs 1. Es wird ein Schaltungselement im Leitungsstrom­ kreis verwendet, das über eine Steuerelektrode angesteuert wird und eine Leitungsstrecke zwischen einer Anode und einer Kathode aufweist, durch die der Strom des Leitungsstromkrei­ ses fließt. Beispielsweise können hierfür FET-Anordnungen oder IGBT-Anordnungen sowie evtl. sonstige Bipolartransisto­ ren mit einer Steuerelektrode vorgesehen werden. Die Regelung des Stromflusses im Leitungsstromkreis erfolgt über eine Steuerschaltung, die den Ladungszufluß zur Steuerelektrode bzw. den Ladungsabfluß aus der Steuerelektrode über leitende Zuführungen steuert.

Durch die Ankopplung einer Strommeßeinrichtung an den Lei­ tungsstromkreis können die jeweiligen Stromverhältnisse im Leitungsstromkreis erfaßt und überwacht werden. Damit kann vor allem das Erreichen einer bestimmten Schwellstromstärke überwacht werden, wobei Vergleichsmittel vorgesehen werden können, die bei Erreichen dieser Schwellstromstärke ein ent­ sprechendes Signal liefert. Dieses Signal kann an die Steuer­ schaltung weitergeleitet werden, wobei durch Regelungsmittel die Ansteuerung der Steuerelektrode angepaßt werden kann. So kann insbesondere bei Eingang eines Signals der Widerstand in den Zuführungen zur Steuerelektrode verändert werden.

Durch eine Anordnung nach dem vorliegenden Anspruch 1 kann somit variabel auf die Verhältnisse im Leitungsstromkreis reagiert werden und ggf. eine Optimierung der Ansteuerung des Schaltelementes in den kritischen Bereichen vorgenommen wer­ den. Das Verhalten der Schaltung bleibt somit in weiten Be­ reichen unbeeinflußt. Eine Anpassung der Ansteuerung und da­ mit ein Eingriff in das Schaltverhalten des Schaltungselements erfolgt somit lediglich in den tatsächlich kritischen Bereichen. In diesen Bereichen kann bevorzugt der Widerstand in den Zuführungen gezielt größer gewählt werden als im son­ stigen Ansteuerungsbetrieb. So kann beim Einschalten des Lei­ tungsstromkreises in den Zuführungen zunächst ein größerer Widerstand gewählt werden, der dann abnimmt. Beim Ausschalten dagegen wird der Widerstand bevorzugt zunächst klein gehalten und gegen Ende des Ausschaltevorgangs erhöht.

Die Strommeßeinrichtung kann prinzipiell durch unterschied­ lichste Anordnungen realisiert werden. Ein Beispiel einer Strommeßeinrichtung ist in US 5,079,456 in Form einer Sense- FET-Anordnung beschrieben, in der ein Referenzstrom einen Hinweis über den Leitungsstrom liefert. Im Fall der vorlie­ genden Erfindung erfolgt die Strommessung bevorzugt durch ei­ ne Bestimmung der Spannung zwischen Steuerelektrode und Ka­ thode. Da die Abhängigkeit des Stroms im Leitungsstromkreis von dieser Spannung durch entsprechende Kennlinienverläufe bekannt ist, gibt diese Spannung einen direkten Hinweis auf den im Leitungsstromkreis fließenden Strom. Es kann somit das Erreichen eines bestimmten Spannungswertes U_ref zwischen Steu­ erelektrode und Kathode überwacht werden, beispielsweise das Erreichen der Einsatzspannung (Threshold-Spannung) bzw. eines Wertes knapp über der Einsatzspannung.

Als Regelungsmittel kann eine Reihenschaltung einer steuerba­ ren Widerstandsanordnung und eines Schalters vorgesehen sein, wobei die Reihenschaltung an einer Seite mit der leitenden Zuführung zur Steuerelektrode verbunden ist und auf der ande­ ren Seite mit der Kathode. Diese Reihenschaltung liefert da­ mit einen Leitungsweg zwischen Steuerelektrode und Kathode, der für eine Entladung der Steuerelektrode genutzt werden kann. Wird der Schalter geschlossen, so wird die Steuerelek­ trode über die steuerbare Widerstandsanordnung entladen. Der Entladevorgang wird dabei wesentlich durch den Widerstand dieser Widerstandsanordnung bestimmt. Verändert man diesen Widerstand in geeigneter Weise, wie hier geregelt durch die Signale des Vergleichsmittels, so kann die Entladung der Steuerelektrode über die Reihenschaltung und damit die Dauer des An- oder Abschaltevorgangs gesteuert werden.

Die Spannungsmeßeinrichtung, die zur Ermittlung der Spannung U_ref und einer damit verbundenen Stromstärke dient, umfaßt ein Vergleichsmittel. In einer bevorzugten Ausführungsform der Erfindung wird beispielsweise ein Eingang des Vergleichsmit­ tels mit der Kathode verbunden, der andere Eingang mit der Steuerelektrode. Vor einen der Eingänge wird zwischen die Elektrode und das Vergleichsmittel noch eine Spannungsquelle geschaltet, die gerade die Spannung U_ref liefert. Wird nun zwischen Steuerelektrode und Kathode der Wert für die Schwellspannung erreicht, so liefert das Vergleichsmittel ein Signal, das an das Regelungsmittel weitergeleitet werden kann.

Aufgrund von Fertigungstoleranzen oder unterschiedlichen Be­ triebstemperaturen können jedoch die Einsatzspannungen der Schaltungselemente gleichen Typs leicht voneinander abwei­ chen. Um dieser Tatsache Rechnung zu tragen, kann vorgesehen werden, daß eine zweite Spannungsquelle für U_tol zur Lieferung einer Toleranzausgleichsspannung vor den zweiten Eingang ge­ schaltet wird. Diese ermöglicht eine Nachregelung der Ver­ gleichsschaltung. Die Spannungsquelle liefert dabei eine Spannung, durch die die Toleranzen ausgeglichen werden.

Die Differenzspannung U_diff zwischen U_tol und dem gewünschten Wert für U_ref kann dabei durch eine Spannungsteilerschaltung eingestellt werden. Die Spannungsquelle für U_diff ist somit also Teil einer Spannungsteilerschaltung, d. h., es wird der entsprechende Wert der Differenzspannung U_diff aus einem Span­ nungsteiler abgegriffen.

Als Spannungsquelle für U_tol kann eine FET-Anordnung dienen, die in Reihe mit einem Widerstandselement liegt. Diese Rei­ henschaltung ist der Leitungsstrecke zwischen Anode und Kathode des Schaltungselements parallel geschaltet. Die FET- Anordnung wird dabei in analoger Weise zum Schaltungselement aufgebaut. Wird beispielsweise für das Schaltungselement eine Anordnung aus vielen Zellen mit einzelnen FET-Elementen ge­ wählt, so wird auch für die FET-Anordnung, die als Spannungs­ quelle für U_ref dient, eine solche Zellanordnung gewählt, wo­ bei die Zahl der Zellen wesentlich geringer sein wird. Für das Widerstandselement wird bevorzugt eine Stromquelle ge­ wählt, die den Strom durch die FET-Anordnung, die als Span­ nungsquelle für U_tol dient, so einstellt, daß an der Gate- Drain-Strecke der FET-Anordnung gerade die gewünschte Schwellspannung anliegt. Es kann somit ein Vergleich der Ga­ te-Drain-Spannung der FET-Anordnung, die als Spannungsquelle dient, mit der Spannung zwischen Steuerelektrode und Kathode des Schaltungselements erfolgen. Die Stromquelle kann bei­ spielsweise durch einen Depletion-MOSFET verwirklicht werden.

Auch als Vergleichsmittel kann prinzipiell jede entsprechend angepaßte Bauform einer Vergleichsanordnung Anwendung finden. Bevorzugt wird dabei eine Verstärkeranordnung als Vergleichs­ mittel vorgesehen, wobei ein Eingang des Verstärkers mit dem vorher genannten Widerstandselement, d. h. speziell der Strom­ quelle, verbunden wird.

Der Ausgang des Verstärkers kann direkt an das Regelungsmit­ tel weitergeleitet werden. Wird jedoch die Schaltungsanord­ nung als High-Side-Schalter verwendet, so kann es sinnvoll sein, daß der Ausgang des Verstärkers mit der Steuerelektrode eines FET verbunden wird. Das Ausgangssignal des Verstärkers wird dabei in das Leitungsverhalten der Source-Drain-Strecke des FET umgesetzt. Diese Source-Drain-Strecke kann dann wie­ derum mit dem Regelungsmittel der Steuerschaltung verbunden werden. Wird diese Maßnahme im Fall eines High-Side-Schalters nicht vorgesehen, so kann es dazu kommen, daß der Verstär­ kerausgang nur unzureichende Ausgangsspannungen liefert, die für eine Ansteuerung des nachfolgenden Regelungsmittels nicht ausreichen.

Im Regelungsmittel kann als Schalter ein FET, bei High-Side- Schaltern insbesondere ein Depletion-MOSFET vorgesehen sein. Als Widerstandselement kann ebenfalls ein FET vorgesehen sein, wobei dessen Source-Drain-Strecke in die leitende Zu­ führung zur Steuerelektrode des Schaltungselements geschaltet wird, und die Steuerelektrode des FET mit dem Vergleichsmit­ tel verbunden wird. Durch eine Beeinflussung des Leitungsver­ haltens des FET kann somit direkt der Ladungsfluß zu und von der Steuerelektrode des Schaltungselements beeinflußt werden. Da diese Beeinflussung in Abhängigkeit von Signalen des Ver­ gleichsmittels erfolgt, die durch eine Schwellspannung am Schaltungselement und damit durch eine Schwellstromstärke im Leistungskreis ausgelöst werden, erfolgt eine Regulierung der Ansteuerung des Schaltungselementes in Abhängigkeit von der Stromstärke im Leitungsstromkreis.

Die Beeinflussung der leitenden Zuführung kann dabei allein durch das Leitungsverhalten der Source-Drain-Strecke des FET erfolgen. Es kann jedoch auch vorgesehen sein, daß parallel zum FET noch weitere Bauelemente, speziell Widerstandselemen­ te angeordnet werden. Wird der FET in diesem Fall so gesteu­ ert, daß die Leitfähigkeit seiner Source-Drain-Strecke stark abnimmt, so wird das Leitungsverhalten der leitenden Zufüh­ rung nunmehr hauptsächlich durch das parallel angeordnete Wi­ derstandselement bestimmt. Dieses Widerstandselement kann da­ bei ein ohmscher Widerstand sein. Alternativ kann das Wider­ standselement durch eine Stromquelle gebildet werden, insbe­ sondere durch einen Depletion-MOSFET. Der als Regelungsmittel wirkende FET kann dabei als Enhancement-MOSFET oder auch als Depletion-MOSFET gewählt werden.

Als Regelungsmittel sind jedoch auch prinzipiell andere An­ ordnungen denkbar, die geeignet sind, das Leitungsverhalten der leitenden Zuführung zur Steuerelektrode des Schaltungse­ lements geeignet zu beeinflussen.

Die gesamte Schaltung kann als monolithisch integrierte Schaltung aufgebaut werden, da sich alle Elemente der Schal­ tung problemlos in einer solchen integrierten Schaltung ver­ wirklichen lassen.

Eine spezielle Ausführungsform der vorliegenden Erfindung wird anhand der Fig. 1 und 2 sowie der zugehörigen nach­ folgenden Beschreibung erläutert.

Es zeigen:

Fig. 1: schematische Darstellung der Schaltung aus Lei­ tungsstromkreis und Steuerschaltung mit Strommesser, der den Laststrom während des Schaltvorganges indi­ rekt über die Spannung zwischen Steuerelektrode und Kathode erfaßt, Vergleichsmittel und Regelungsmit­ tel.

Fig. 2: schematische Darstellung der Vergleichsanordnung Spannungsmessers mit Spannungsquellen für U_tol und U_diff

Fig. 3: Darstellung der Schaltung mit FET-Anordnung als Spannungsquelle für U_tol und FET-Anordnung als Wider­ standselement im Regelungsmittel

Fig. 4: Darstellung der Schaltung für eine Verwendung als High-Side-Schalter

Fig. 5: Darstellung der Schaltung mit FET-Anordnung als Schalter im Regelungsmittel, das zur Gate-Entladung dient, und Spannungsteiler zur Erzeugung von U_diff

Fig. 6: Darstellung des Stromverlaufes beim Abschaltvorgang im Leitungsstromkreis
A: ohne erfindungsgemäße Anordnung
B: durch erfindungsgemäße Anordnung optimierter Ver­ lauf

Zunächst wird eine Schaltung nach Fig. 1 betrachtet. Im vor­ liegenden Beispiel ist ein Ausschnitt eines Leitungsstrom­ kreises 1 dargestellt, der durch einen Leistungs-MOSFET- Transistor 2 gesteuert wird. Der Leistungs-MOSFET 2 wird ins­ besondere dazu verwendet, den Stromfluß im Leitungsstromkreis 1 an bzw. abzuschalten. Die als Steuerelektrode dienende Ga­ teelektrode 4 des Leistungs-MOSFET 2 ist mit einer Steuer­ schaltung 3 verbunden. Die Verbindung erfolgt über leitende Zuführungen 5.

Parallel zur Gate-Source-Strecke des Leistungs-MOSFET 2 ist eine Spannungsmeßschaltung 6 mit einem Vergleichsmittel 7 an­ geordnet, die dazu dient, das Erreichen einer bestimmten Schwellspannung zwischen dem Gate 4 und der Source 19 zu er­ fassen. Diese Schwellspannung ergibt einen Hinweis auf das Erreichen einer zugehörigen Schwellstromstärke im Lei­ tungsstromkreis 1, so daß die Spannungsmeßschaltung 6 als Strommeßschaltung für den Leitungsstromkreis 1 verwendet wer­ den kann.

Die Spannungsmeßschaltung 6 mit dem Vergleichsmittel 7 be­ steht dabei aus einer Verstärkerschaltung 11, wobei der eine Eingang mit dem Gate 4 verbunden ist und der andere Eingang mit einer Spannungsquelle 9 für die Referenzspannung U_ref, welche wiederum mit der Source 19 verbunden ist. Es kann nun vorgesehen werden, daß eine zweite Spannungsquelle 12 vorge­ sehen wird, die eine Spannung U_tol liefert und dadurch Tole­ ranzen in der Einsatzspannung des Leistungs-FET 2 ausgleicht. In Fig. 2 ist diese Spannungsquelle 9 zwischen Verstärker 11 und Gate 4 geschaltet, die Spannungsquelle 12 für U_diff zur Einstellung des Arbeitspunktes wurde zwischen Verstärker 11 und Source 19 angeordnet.

Der Ausgang der Verstärkerschaltung 11 liefert Signale an das Regelungsmittel 8, das den Gate-Entladepfad des Leistungs- MOSFET 2 darstellt und das im wesentlichen einen Schalter 15 und eine steuerbare Widerstandsanordnung 13 aufweist. Diese beiden Elemente 13, 15 liegen in Reihe und sind auf der einen Seite mit der leitenden Zuführung 5 und auf der anderen Seite mit der Source 19 verbunden.

Die konkrete Verbindung der Verstärkeranordnung 11 mit dem Regelungsmittel 8 hängt nun davon ab, wie dieses Regelungs­ mittel 8 konkret verwirklicht wird. Im Fall der Fig. 3 ist beispielsweise die Widerstandsanordnung 13 als FET-Anordnung ausgebildet. Hierbei wird der Ausgang der Verstärkeranordnung 11 mit dem Gate des FET 13 verbunden.

Im Falle der Fig. 4 ist die Verwendung der Schaltung als High-Side-Schalter dargestellt. Hierbei wird ein weiterer FET 16 vor den Ausgang des Verstärkers 11 geschaltet, wobei der Verstärker 11 mit dessen Gate verbunden ist. Der Ausgang des Verstärkers 11 ist mit der Gateelektrode des MOSFET 16 ver­ bunden. Der Sourceanschluß des MOSFET 16 ist mit dem Source­ anschluß des Leistungs-MOSFET 2 verbunden, der Drainanschluß des MOSFET 16 ist über eine Diode 17 in Sperrichtung mit der Gateelektrode des Leistungs-MOSFET 2 verbunden. Der MOSFET 16 ist dabei als Enhancement-MOSFET vorgesehen. Weiterhin ist der Drainanschluß des MOSFET 16 mit der Gateelektrode des MOSFET 13 verbunden. Die Sourceelektrode dieses MOSFET 13 ist ebenfalls mit der Sourceelektrode des Leistungs-MOSFET 2 ver­ bunden. Die Drainelektrode des MOSFET 13 ist über den Schal­ ter 15 mit der Gateelektrode des Leistungs-MOSFET 2 verbun­ den. Über die leitende Zuführung 5, die mit der Gateelektrode 4 des Leistungs-MOSFET 2 verbunden ist, erfolgt die Zuführung von Ladungen zur Gateelektrode 4. Nachdem die Diode 10 von G zur Gateelektrode des MOSFET 13 hin in Durchlaßrichtung ge­ schaltet ist, erfolgt durch die Zuführung 5 auch eine Zufüh­ rung von Ladungen zur Gateelektrode des MOSFET 13. Der MOSFET 13 kann als Enhancement-MOSFET ausgebildet sein. In diesem Fall ist ihm ein Widerstand 14, beispielsweise ein ohmscher Widerstand oder eine Stromquelle, parallel geschaltet. Die Stromquelle 14 kann dabei durch einen Depletion-MOSFET verwirklicht werden. Der MOSFET 13 kann alternativ als Depleti­ on-MOSFET ausgebildet sein. In diesem Fall kann auf die Stromquelle 14 verzichtet werden.

Es werden also durch die vorliegende Schaltung die Ausgangs­ signale des Verstärkers 11 in ein Leitungsverhalten des FET 16 umgesetzt, durch den das Gate des FET 13 auf das Potential der Source 19 geschaltet werden kann. Damit wird eine ausrei­ chende Ansteuerung des Regelungsmittels 8 auch für den Fall eines High-Side-Schalters gewährleistet.

Die Spannungsquelle für U_tol kann, wie in Fig. 3 dargestellt, als MOSFET 9 verwirklicht werden, der in einer Reihenschal­ tung 6 mit einer Stromquelle 10 liegt, wobei die Reihenschal­ tung dem Leistungs-MOSFET 2 parallel geschaltet ist. Der Drainanschluß des MOSFET 9 ist dabei mit dem Drainanschluß 18 des Leistungs-MOSFET 2 verbunden, der Sourceanschluß des MOSFET 9 mit der Stromquelle 10, die wiederum mit dem Source­ anschluß 19 des Leistungs-MOSFET 2 verbunden ist. Der Gatean­ schluß des MOSFET 9 ist mit dem Gateanschluß des Leistungs- MOSFET 2 verbunden.

Als Leistungs-MOSFET 2 wird dabei in der Regel nicht ein ein­ zelner MOSFET verwendet, sondern eine gesamte Anordnung aus vielen, z. B. mehreren tausend bis einigen hunderttausend Zel­ len, die jeweils einen einzelnen MOSFET beinhalten. Auch für den MOSFET 9 kann eine Anordnung aus mehreren Zellen, die je­ weils einen einzelnen MOSFET beinhalten, verwendet werden. Typischerweise werden hierfür Anordnungen mit geringerer Zel­ lenzahl, z. B. im Bereich von 10 bis 100 Zellen, verwendet. Durch die Dimensionierung der Reihenschaltung aus MOSFET 9 und Stromquelle 10 kann erreicht werden, daß in der Reihen­ schaltung 6 bei Erreichen einer Schwellstromstärke I_S im Lei­ tungsstromkreis dieselbe Stromdichte bezogen auf die Kanal­ weite in der MOSFET-Anordnung 9 vorliegt wie im Leistungs- MOSFET 2. Die Stromquelle sorgt dabei dafür, daß durch den MOSFET 9 ein Strom I₀ fließt, dessen Stromdichte der gewünschten Schwellstromdichte im Leitungsstromkreis ent­ spricht. Der Strom I₀ wird dabei so eingestellt, daß an der Gate-Source-Strecke des MOSFET 9 die Referenzspannung U_ref ab­ fällt, die mit der entsprechenden Gate-Source-Spannung des Leistungs-FET 2 verglichen wird. In diesem Fall wäre U_diff = 0. Alternativ kann dabei der Strom I₀ so klein eingestellt wer­ den, daß an der Gate-Source-Strecke des MOSFET 9 gerade die Einsatzspannung anliegt. Dann ist U_diff < 0.

Der Stromquelle 10 ist eine Verstärkerschaltung 7 als Ver­ gleichsmittel parallel geschaltet. Mit ihr kann überwacht werden, ob im Leitungsstromkreis 1 eine gewisse Schwellstrom­ stärke erreicht wird, bei der an der Gate-Source-Strecke ge­ rade die Einsatzspannung abfällt. Dazu werden die beiden Ein­ gänge eines Verstärkers 11 der Stromquelle 10 parallel ge­ schaltet. Der erste Eingang N1 wird dabei zwischen die Strom­ quelle 10 und den MOSFET 9 geschaltet, der zweite Eingang N2 wird mit dem Sourceanschluß des Leistungs-MOSFETS 2 verbun­ den. Es kann dabei vorgesehen werden, daß vor den Eingang N2, also zwischen Verstärker und Stromquelle, noch eine Span­ nungsquelle 12 geschaltet wird. Diese liefert eine Differenz­ spannung U_diff, die dazu dient, den genauen Punkt für das Einsetzen des Verstärkers 11 einzustellen. Die Schaltung für U_tol dient auch dazu, um Fertigungstoleranzen der FET- Anordnungen auszugleichen. U_diff < 0 ist im allgemeinen nötig wegen der Verwirklichung der Stromquelle 10 als einfach zu implemen­ tierende reale Stromquelle. Wenn am Gate von MOSFET 9 und Leistungs-FET gilt G = S = 0 V, dann ist immer noch ein Strom I₀ durch die Sromquelle 10 vorhanden und es liegt an der Source-Drain-Strecke des MOSFET 9 noch die Einsatzspannung an. Damit müßte jedoch an der Stromquelle 10 eine negative Spannung anliegen. Dieses Verhalten tritt in der Realität je­ doch normalerweise nicht auf. Es verbleibt im Arbeitsbereich der Schaltung, d. h. etwa beim Strom I_S durch den Leistungs- MOSFET 2, eine positive Spannung an der Stromquelle 10, die durch die Differenzspannung U_diff ausgeglichen wird.

Die Spannungsquelle 12 kann durch eine Spannungsteilerschal­ tung verwirklicht werden. Dabei kann dem Leistungs-MOSFET 2 eine Reihenschaltung einer Stromquelle und eines Widerstand­ selementes parallel geschaltet werden, wie in Fig. 5 gezeigt wird. Die Spannung U_diff kann dann am Widerstandselement ab­ gegriffen werden.

Es wird nun für die Schaltung nach Fig. 4 der Fall des Ab­ schaltens des Leitungsstromkreises 1 betrachtet. Der Lei­ stungs-MOSFET 2 befindet sich zunächst im leitenden Zustand. Hierzu wurden vorher von G aus über die Zuführung 5 Ladungs­ träger auf die Gateelektrode 4 des Leistungs-MOSFET 2 aufge­ bracht. Gleichzeitig wurde über die Diode 17 die Gateelektro­ de des MOSFET 13 geladen und somit auch der MOSFET 13 in lei­ tenden Zustand versetzt. Weiterhin wurde auch der MOSFET 9 in der Reihenschaltung 6 über die Zuführung 5 leitend geschal­ tet. In der Reihenschaltung 6 fließt damit ein durch die Stromquelle 10 bestimmter Strom I₀, der so eingestellt ist, daß an der Gate-Source-Strecke die Einsatzspannung des MOSFET 9 als U_tol abfällt. Der Schalter 15 ist im Leitungszustand des Leitungsstromkreises geöffnet. Als Schalter 15 kann hier be­ spielhaft ein Depletion-MOSFET verwendet werden.

Soll nun der Leitungsstromkreis 1 abgeschalten werden, so wird der Schalter 15 geschlossen. Damit fließt die Ladung von der Gateelektrode 4 des Leistungstransistors 2 über die lei­ tende Verbindung 5, den geschlossenen Schalter 15 und den leitend geschaltenen Transistor 13 ab. Die Ladung der Ga­ teelektrode des MOSFET 13 kann jedoch noch nicht abfließen, da die Diode 17 in Bezug auf diese Gateelektrode in Sperrich­ tung geschaltet ist. Ein Abfließen der Ladung der Gateelek­ trode des MOSFET 13 über den MOSFET 16 ist ebenfalls nicht möglich, da die Verstärkeranordnung 7 so dimensioniert ist, daß sie im Leitungsfall des Leitungsstromkreises 1 den MOSFET 16 in Sperrzustand schaltet. Somit erfolgt zunächst ein unge­ hindertes Abfließen der Ladung von der Gateelektrode 4 des Leistungs-MOSFET 2. Mit Abnehmen der Ladung der Gateelektrode 4 nimmt der Stromfluß durch den Leistungs-MOSFET 2 ab. Die Gate-Source-Spannung am Leitungs-MOSFET 2 verringert sich und nähert sich dem Wert für U_ref aus Fig. 1 (U_ref = U_dif + U_tol). Der Leitungsstromkreis 1 wird damit abgeschaltet.

Erreicht nun die Gate-Source-Spannung am Leistungs-FET 2 die Referenzspannung U_ref bzw. die Spannung am Eingang des Ver­ stärkers 11 den Wert für U_diff, so setzt der Verstärker 11 ein und schaltet den MOSFET 16 leitend. Damit erfolgt ein Abflie­ ßen der Ladung von der Gateelektrode des MOSFET 13. Dieser MOSFET 13 wird damit in Sperrzustand versetzt. Ein weiteres Abfließen der Ladung vom Gate 4 des Leistungs-MOSFET 2 über den MOSFET 13 ist damit nicht mehr möglich. Somit erfolgt ab diesem Zeitpunkt das Abfließen der Ladung über die Stromquel­ le 14, die als Widerstandselement wirkt. Damit wird das Ab­ fließen der Ladung vom Gate 4 ab diesem Zeitpunkt verzögert. Folge ist eine Abrundung der Schaltflanke des Stromflusses im Leitungsstromkreis 1 ab dem Erreichen einer gewissen Schwell­ stromstärke. Man erreicht damit, daß bis zum Erreichen dieser Schwellstromstärke ein relativ schnelles Abklingen des Strom­ flusses im Leitungsstromkreis 1 erfolgt, ab dem Erreichen der Schwellstromstärke jedoch ein verzögertes Abklingen erzielt werden kann. Eine abrupte Abnahme des Stromflusses im Lei­ tungsstromkreis 1 auf den Wert 0 wird damit verhindert. Die Erzeugung von EMV-Störungen kann somit weitgehend verhindert werden.

Wird, wie bereits erwähnt, der MOSFET 13 als Depletion-MOSFET gewählt, so beeinflußt die Leitfähigkeit seiner Source-Drain- Strecke direkt die Leitfähigkeit in der leitenden Verbindung 5. Für den ersten Zeitraum des Abschaltens wird der MOSFET 13 in gut leitendem Zustand gehalten. Ab Erreichen der Schwell­ stromstärke wird der MOSFET 13 durch die Verstärkerschaltung 7 in einen schlechter leitenden Zustand, typischerweise mit einer Gate-Source-Spannung von 0 V, versetzt. Damit nimmt der Widerstand in der leitenden Verbindung 5 zu, wodurch der La­ dungsabfluß vom Gate 4 gehemmt wird. Folge ist wiederum ein verzögertes Abklingen der Stromstärke im Leitungsstromkreis 1.

In Fig. 2 sind die Verläufe des Stromflusses im Lei­ tungsstromkreis 1 für ein normales Abschalteverhalten sowie für ein Abschalten mit Hilfe der erfindungsgemäßen Anordnung dargestellt. Es wird dabei deutlich, daß weitgehend ein iden­ tischer Verlauf für die Abnahme des Stromflusses vorliegt. Lediglich ab Erreichen einer Schwellstromstärke IS erfolgt eine Optimierung der Schaltflanke durch ein verzögertes Ab­ klingen des Stromflusses kurz vor Erreichen des Wertes I = 0. Ein abruptes Abklingen des Stromflusses im Bereich von I = 0 wird damit verhindert und somit werden EMV-Störungen bei gleichbleibender Flankensteilheit verringert.

Claims (16)

1. Schaltungsanordnung zur Ansteuerung eines mit seiner Last­ stromstrecke zwischen einem ersten und einem zweiten Versor­ gungspotential (D, S) angeordneten steuerbaren Leistungs­ schalters (2) und zur Einstellung der Abschaltflanke des Laststromes (I_DS),
mit einer Spannungsmesseinrichtung (6),
die eine Spannung zwischen einem Anschluss eines Versor­ gungspotentials (D, S) und einem Steueranschluss (4) des Leistungsschalters (2) erfasst,
mit einer Vergleichereinrichtung (7, 19),
die die erfasste Spannung mit einer Referenzspannung (12) vergleicht und
die abhängig davon ausgangsseitig ein Regelsignal bereit­ stellt,
mit einer steuerbaren Widerstandsanordnung (13),
die zwischen einem Anschluss eines Versorgungspotentials (S) und einem Steueranschluss (4) des Leistungsschal­ ters (2) geschaltet ist,
die von dem Regelsignal ansteuerbar ist, wobei deren Wi­ derstandswert sich bei einem Abschaltvorgang abhängig von dem Regelsignal derart verändert, dass ab einer Schwellenstromstärke (I_S) des Laststromes (I_DS), die erreicht wird kurz bevor der Laststrom (I_DS) den Wert 0 Ampere annimmt, die Abschaltflanke des Laststromes (I_DS) verzögert abklingt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Leistungsschalter (2) als Bipolartransistor-Anordnung ausgebildet ist.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Leistungsschalter (2) als FET-Anordnung ausgebildet ist.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Regelmittel (8) vorgesehen sind, wobei als Regelungsmit­ tel (8) eine Reihenschaltung einer steuerbaren Widerstandsan­ ordnung (13, 14) und eines Schalters (15) vorgesehen ist, wobei die Reihenschaltung mit der leitenden Zuführung (5) und der Kathode (19) verbunden ist.

5. Anordnung nach einem der Ansprüche 3 bis 4, dadurch gekennzeichnet,
daß ein Eingang der Vergleichereinrichtung (7) mit der Ka­ thode (19) verbunden ist,
der andere Eingang der Vergleichereinrichtung (7) mit der Steuerelektrode (4) verbunden ist,
wobei vor einen der Eingänge eine Spannungsquelle (9) zwi­ schen die Elektrode (4, 19) und die Vergleichereinrichtung (7) geschaltet ist und die Spannungsquelle (9) eine Spannung liefert, die der Schwellspannung zwischen Steuerelektrode (4) und Kathode (19) entspricht.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß als Spannungsquelle eine FET-Anordnung (9) dient, die in Reihe mit einem Widerstandselement (10) liegt, wobei diese Reihenschaltung der Leitungsstrecke des Leistungsschalters (2) parallel geschaltet ist.

7. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß das Widerstandselement (10) als Stromquelle ausgebildet ist.

8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet,
daß ein Verstärker (11) als Vergleichereinrichtung (7) vorge­ sehen ist, wobei
die Eingänge des Verstärkers (11) dem Widerstandselement (10) parallel geschaltet sind,
ein Eingang des Verstärkers (11) mit der FET-Anordnung (9) verbunden ist und
der andere Eingang des Verstärkers (11) mit der Kathode (19) verbunden ist.

9. Anordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Spannungsquelle (12) als Teil einer Spannungsteiler­ schaltung aus einem Widerstandselement (20) und einer Strom­ quelle (21) ausgebildet ist.

10. Anordnung nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, daß der Ausgang des Verstärkers (11) mit der Steuerelektrode eines FET (16) verbunden ist und dessen Source-Drain-Strecke mit dem Regelungsmittel (8) verbunden ist.

11. Anordnung nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, daß die Regelungsmittel (8) einen als FET ausgebildeten Schalter (15), insbesondere einen Depletion-MOSFET, aufwei­ sen.

12. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß als Widerstandselement im Regelungsmittel (8) ein FET (13) vorgesehen ist, dessen Source-Drain-Strecke in die lei­ tende Zuführung (5) geschaltet ist und dessen Steuerelektrode mit der Vergleichereinrichtung (7) verbunden ist.

13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Steuerelektrode des FET (13) zusätzlich über eine Di­ ode (17) in Sperrichtung mit der Steuerelektrode (4) der FET- Anordnung (2) verbunden ist.

14. Anordnung nach einem der Ansprüche 12 bis 13, dadurch gekennzeichnet, daß der FET (13) als Enhancement-MOSFET ausgebildet ist, dem ein Widerstand (14) parallel geschaltet ist.

15. Anordnung nach Anspruch 14, dadurch gekennzeichnet, daß der Widerstand (14) als Stromquelle ausgebildet ist.

16. Anordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der FET (13) als Depletion-MOSFET ausgebildet ist.