DE3613895A1

DE3613895A1 - Digital/analog-umsetzer mit hoher ausgangs-compliance

Info

Publication number: DE3613895A1
Application number: DE19863613895
Authority: DE
Inventors: Toshihiro Koganei Tokio/Tokyo Torii
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1985-04-24
Filing date: 1986-04-24
Publication date: 1986-10-30
Also published as: JPS61245718A; US4751497A; DE3613895C2

Description

Digital/Analog-Umsetzer mit hoher Ausgangs-Compliance

Die Erfindung bezieht sich auf Digital/Analog-Umsetzer und insbesondere auf einen solchen Digital/Analog-Umsetzer, der Spannungsspitzen, wie Einschaltimpulsspitzen und Überschwingungen unterdrücken kann, die sonst im Analog-Ausgang des Umsetzers als Folge von Übergängen im Digital-Eingang in Erscheinung treten.

Es sind bereits unterschiedliche Digital/Analog(D/A)-Umsetzer zum Erzeugen eines Analog-Ausgangsignals aus einem digital codierten Signal mit hoher Geschwindigkeit bekannt geworden. Einer dieser Umsetzer weist eine Vielzahl von Stromschaltern, und zwar einen für jedes Bit eines digital codierten Signals auf, die mit einem Widerstands-Kettennetzwerk zum binären Gewichten von Strömen aus den Schaltern verbunden sind. Bei einem typischen D/A-Umsetzer 10, wie er in Fig. 1 gezeigt ist, ist eine Steuerschaltung 12 mit vier Eingangsklemmen vorgesehen, die zum Empfang von vier digitalen Eingangsbitsignalen eines digitalen Eingangssignals ausgelegt sind. Diese digitalen Eingangsbitsignale werden an entsprechende Stromschalter 14, 16, 18 und 20 zum wahlweisen Steuern des Schalters derselben zugeführt. Jeder Stromschalter ist derart angeschlossen, daß er einen Bezugstrom aus einer entsprechenden Konstantstromquelle 22, 24, 26 oder 28 empfängt, und seine Ausgangsklemme ist an einem entsprechenden Eingang eines R-2R-Kettennetzwerks 30 angeschlossen. Das R-2R-Kettennetzwerk 30 weist einen Ausgang 32 auf, der ebenfalls als Eingang dient, welcher dem bedeutensten Bit zugeordnet ist. Jeder Stromschalter weist zwischen seiner Ausgangsklemme und der Erde die Streukapazität 36, 38, 40 oder 42 auf.

Die Konstantstroraquellen 22 bis 28 sind mit einer Gleichspannungsversorgung +V verbunden, um einen Bezugsstrom zu empfangen. Jeder Stromschalter weist zwei Abzweigungen auf, zwischen denen der Bezugsstrom gesteuert wird, um auf ein entsprechendes digitales Eingangsbitsignal hin in die Widerstandskette 30 oder die Erde zu fließen» Das heißt, wenn das digitale Eingangsbitsignal einem ersten Spannungspegel oder einer logischen 1 entspricht_? wird der Stromschalter leitend, so daß der Bezugsstrom aus der entsprechenden Konstantstromquelle in die Widerstandskette fließt. Andererseits wird der Stromschalter nichtleitend und der Bezugsstrom fließt zur Erde weiter, wenn das Bit einem zweiten Pegel oder einer logischen 0

entspricht.
15

Die Schalter 14 bis 20 sind üblicherweise Schnellstromschalter, wie etwa bipolare Transistoren oder Feldeffekttransistoren (FET's). Fig. 2 zeigt ein typisches Beispiel eines bekannten Stromschalters, der ein Paar von Schalt-

²^ transistoren (L· und Q~ enthält, die jeweils in einer linken und in einer rechten Schaltungsabzweigung angeordnet sind. Der Emitter des Schalttransistors Q^ ist mit dem Ausgang der Konstantstromquelle 22, 24, 26 oder 28 und der Kollektor desselben mit einem entsprechenden Ein-

^° gang der Widerstandskette 30 verbunden. Der Emitter des Schalttransistors Q~ ist mit der Konstantstromquelle und der Kollektor mit der Erde verbunden. Die Basis des Transistors Q- ist mit einem digitalen Eingangsbit- oder logischen Eingangssignal beaufschlagt, das die Ausge-

³^ wogenheit oder die Symmetrie des Flusses des Bezugsstroms aus der Konstantstromquelle überwacht. Die Basis des Transistors Q^ ist mit einem logischen Bezugssignal +V, , beaufschlagt, das den Schwellenwert einstellt, bei dem die Schaltung in ihrem unsymmetrischen Schaltzustand überführt wird, wobei es dem logischen Eingangssignal gestattet

wird, die Ausgewogenheit oder Symmetrie des Stromflusses von einer Abzweigung der Schaltung zur anderen zu ändern. Dadurch wird der Bezugsstrom I zwischen den Transistoren CL und Qp gesteuert und entweder auf die Widerstandskette 30 oder zur Erde geleitet. Wenn das logische Eingangssignal einer logischen 1 entspricht, wird der Transistor Q₂ aus- und der Transistor Q. eingeschaltet, so daß der Bezugsstrom I über die linke Schaltungsabzweigung auf die Widerstandskette 30 fließt. Wenn ein logisches O-Eingangssignal den Transistor Q₂ ein- und den Transistor Q. ausschaltet, fließt der Bezugsstrom aus der Konstantstromquelle zur Erde.

Aus Fig. 1 geht weiterhin hervor, daß das Widerstandsnetz-

¹^ werk 30 eine Ohm'sche Kette der herkömmlichen R-2R-Konfiguration wie vorstehend beschrieben, sein kann, die eine binäre Bewertung oder Gewichtung von Bezugsströmen aus den Stromschaltern 14, 16, 18 und 20 schafft. Dieses Netzwerk weist eine Vielzahl von Widerständen des

*® Wertes R auf, die mit den Bezugszeichen 50, 52 und 54 bezeichnet sind und die jeweils zwischen zwei benachbarten Eingänge des Netzwerks geschaltet sind. Die dem am wenigsten bedeutsamen und dem bedeutendsten Bit zugeordneten Eingänge sind auch mit weiteren Widerständen 56

^° bzw. 58 mit dem Wert R und ebenfalls mit der Erde verbunden. Die übrigen Eingänge des Netzwerks sind über die Widerstände 60 und 62 mit dem Wert 2R mit der Erde verbunden. Bei dieser Anordnung erniedrigt das Netzwerk 30 jeden aus einem entsprechenden Stromschalter empfangenen

SQ Bezugsstrom um den Faktor "zwei", während er in Richtung des Ausgangs 32 fließt. Da der dem bedeutendsten Bit zugeordnete Eingang als Ausgang des Netzwerks dient, wird dafür gesorgt, daß der an diesen gelieferte Bezugsstrom die höchste Bewertung oder Gewichtung aller Bezugsströme I aus den Stromschaltern 14, 16, 18 und 20 aufweist. Alle

erniedrigten Bezugsströme werden zusammengefaßt, während sie in Richtung des Ausgangs 32 fließen, um an diesem den Analog-Ausgang zu bilden.

Ein Problem dieses bekannten D/A-Umsetzers besteht darin, daß die Streukapazität jedes Stromschalters, die aufgrund der parasitären Kollektor/Basis-Kapazität seines züge= ordneten Schalttransistors zwischen der Ausgangsklemme desselben und der Erde auftritt, aufgeladen oder entladen werden muß, um ein Schalten in jedweder Richtung zu erreichen, was Spannungsspitzen im Ausgang des Umsetzers zur Folge hat. Wie aus Fig. 3 und 4 ersichtlich, kann der Umsetzer-Fehler oder können Spannungspitzen aufgrund der parasitären Kapazität wie folgt verdeutlicht werden.

¹^ Wenn die digitalen Eingangsbitsignale von 0000 auf 0001 übergehen, wird nur der Stromschalter 14 eingeschaltet, während die übrigen Schalter ausgeschaltet sind. Angenommen, daß in jedem mit einbezogenen Stromschalter keine Streukapazität vorhanden ist, würde jeder Eingang der

^ Ohm¹sehen Kette 30 schrittweise auf einen entsprechenden vorbestimmten Wert ansteigen. In Wirklichkeit hat jedoch jeder Stromschalter eine Streukapazität, so daß die sich ergebende Integriertätigkeit den Anstieg jeder Eingangsspannung V bis Vj, wie in Fig. 3 gezeigt, verzögert.

9R a α

^° Die Spannung am Eingang a wird letztlich unter dem fortschreitend geringeren Einfluß der Streukapazitäten 36, 38, 40 und 42 in der genannten Reihenfolge einen mit I χ 2/3R bezeichneten Pegel erreichen. Wie bekannt, bewirkt das R-2R-Kettennetzwerk eine Erniedrigung jedes Be-

3^ zugsstroms um einen Faktor von 2 pro Stufe. Dementsprechend werden die Spannungen V , V, , V und V, an den Eingängen a, b, c bzw. d ansteigen und sich, wie in Fig. 3 gezeigt, auf die betreffenden Werte einstellen=,

Wenn das digitale Eingangssignal von 0000 auf 1000 übergeht, kann der Stromschalter 20 eingeschaltet werden, so daß die Spannung der gleichen Wellenform wie V in Fig.

3.

am Eingang d erscheint. Hieraus folgt, daß ein einziger Biteingangsübergang oder ein einziger Übergang von einem Eingangsbit zum anderen Schwankungen in der Zeitverzögerung bewirkt, wodurch Spannungsänderungen am Ausgang bewirkt werden, abhängig davon, welches der Eingangsbits einen Übergang vornimmt.

Die jedem Bit zugeordnete veränderliche Zeitverzögerung ist also die Ursache von Spannungsspitzen 70, die wie in Fig. gezeigt, in V₁ erscheinen. Fig. 4 zeigt die Art und Weise, in der die Spannung am Ausgang 32 sich bei einem Übergang des Digitaleingangsignals von Olli zu 1000 verändert. In dieser Figur ist die Spannung V« diejenige, die sich am Ausgang aufbaut, wenn sich der Stromschalter 20 einschaltet und die Spannung allmählich auf I χ 2/3R ansteigt. Die andere Spannung Vo ist diejenige, die am Ausgang 32 erscheint und die das Ausschalten der übrigen Stromschalter 14, 16 und 18 bewirkt. Die sich ergebende Analog-Ausgangsspannung V₁ ist die Summe der Spannungen V^ und V-,.

Wie ersichtlich, hat die sich ergebende Spannung V₁ eine Spannungsspitze oder eine Einschaltimpulsspitze, die oberhalb des Pegels von I χ 2/3R auftritt; es ist nun erwünscht, solche Spannungsspitzen zu unterdrücken, um die Compliance der Analog-Ausgangsspannung mit einem entsprechenden Digitaleingang zu vergrößern.

Der Erfindung liegt die Aufgabe zugrunde, einen verbesserten Digital/Analog-Umsetzer zu schaffen, welcher die vorerwähnten Nachteile der bekannten Vorrichtungen nicht aufweist und bei welchen weiterhin Spannungsspitzen, wie Einschaltimpulsspitzen und Überschwingungen unterdrückt

Χ/7/7

werden, die ansonsten im Analog-Ausgang des Umsetzers als Folge von Übergängen zwischen digitalen Eingangsbitsignalen in Erscheinung treten.

Weiterhin sollen Spannungsspitzen unterdrückt werden, die im Analog-Ausgang eines Digital/Analog-Umsetzers erscheinen, und zwar einfach durch Einbauen von Kompensationskondensatoren in eine Ohm'sche Kette, ohne daß ein zusätzlicher, am Ausgang des Umsetzers vorgesehener Glitch-Unterdrücker erforderlich ist.

Die vorstehend angegebene Aufgabe wird gemäß der Erfindung durch die im Patentanspruch 1 bzw. 6 angegebenen Merkmale gelöst.

Weitere Merkmale des Gegenstandes der Erfindung gehen aus den Unteransprüchen, wie auch aus der Beschreibung eines bevorzugten Ausführungsbeispiels hervor.

In der zugehörigen Zeichnung zeigt:

Figur 1 ein elektrisches Schaltbild eines Digital/ Analog-Umsetzers nach dem Stand der Technik, der von einem herkömmlichen R-2R-Kettennetzwerk in Kombination mit einer Vielzahl von Stromschaltern Gebrauch macht,

Figur 2 ein elektrisches Schaltbild eines an sich bekannten Stromschalters, der in Digital/ Analog-Umsetzern Verwendund findet,

Figur 3 die Spannungsänderungen an den Eingängen a, b, c und d der Ohm¹sehen Kette, wenn sich der Stromschalter für das am wenigsten bedeutsame Bit einschaltet,

Figur 4 die Art und Weise, wie sich eine

Spannungsspitze oder eine Einschaltimpulsspitze am Umsetzerausgang entwickelt,

Figur 5 ein elektrisches Schaltbild eines bevorzugten Ausführungsbeispiels eines gemäß der Erfindung ausgebildeten Digital/ Analog-Umsetzers, und

Figur 6 ein äquivalentes Impedanz-Schaltbild des Digital/Analog-Umsetzers nach Fig. 5.

Der erfindungsgemäß verbesserte Digital/Analog-Umsetzer nach den Fig. 5 und 6, weist eine Steuerschaltung 12 mit Eingangsklemmen, die zum Empfangen eines digitalen 4-Bit-Eingangssignals geeignet sind, eine Vielzahl von identischen Konstantstromquellen 22, 24, 26 und 28, eine Vielzahl von Schnellstromschaltern 14, 16, 18 und 20, die jeweils auf ein entsprechendes, von der Steuerschaltung 12 aus zugeführtes logisches Eingangssignal ansprechen, um einem Bezugsstrom zu gestatten, von einer entsprechenden Konstantstromquelle aus zu ihrer Ausgangsklemme zu fließen, sowie 25

ein Widerstands-Kettennetzwerk 30 der herkömmlichen R-2R-

Konfiguration auf. Jeder Stromschalter weist zwischen seiner Ausgangsklemme und der Erde eine Streukapazität 36, 38, 40 oder 42 auf, wie dies mit Bezug auf Fig. 1 beschrieben ist.
30

Entsprechend dem Vorschlag gemäß der vorliegenden Erfindung ist für den D/A-Umsetzer 100 eine Einrichtung vorgesehen, die einen Impedanzausgleich für das R-2R-Kettennetzwerk

ermöglicht, um eine identische oder gleichmäßige Zeitver-35

zögerung für die Ausgangssignale der Stromschalter zu

schaffen, die über die betreffenden Eingänge zu dem Ausgang des Netzwerks fließen, wodurch Spannungsspitzen oder Einschaltimpulsspitzen, die ansonsten bei dem Analog-Ausgangssignal auftreten, unterdrückt werden» Das R-2R-Kettennetzwerk 30 weist insbesondere einen ersten und einen zweiten Kompensationskondensator 80 und 82 mit dem Wert G auf, die zwischen seine Eingänge a und d, welche dem am wenigsten bedeutsamen bzw. dem bedeutsamsten Bit zugeordnet sind, und der Erde geschaltet sind. Zusätzlich schließt die Ohm'sche Kette dritte Kompensationskondensatoren 84, 86 und 88 mit dem Wert 2C ein, die mit den R-Widerständen 50, 52 bzw. 54 parallel geschaltet sind. Der Kapazitätswert C ist gleich der Größe der Streukapazität jedes Stromschalters 14, 16, 18 oder 20, der im D/A-Umsetzer 100 Verwendung findet, und dieser Streukapazitätswert ist auch wegen der Verwendung von im wesentlichen identischen Stromschaltern der gleiche.

Fig. 6 zeigt ein vereinfachtes Impedanz-Schaltbild des R-2R-Kettennetzwerks 30 mit solchen G- und 2C-Kompensationskondensatoren, die in dieses eingebaut sind. Wenn zunächst der R-Widerstand 56, der C-Kompensationskondensator 80 und die Streukapazität 36 des Stromschalters 14 betrachtet werden, ergibt sich eine Impedanz wie folgt: 25

Z =

(1+2 j CP GR)

Diese sich ergebende Impedanz Z ist als Impedanzblock

in Fig. 6 dargestellt. Auf gleiche Art und Weise wird 30

auch die Impedanz einer Parallelkombination des R-Widerstandes 50, 52 oder 54 und des 2C-Kompensationskondensators 84, 86 oder 88, der jeweils zwischen zwei benachbarten Eingängen a, b, c und d des Netzwerks 30 geschaltet

ist, errechnet, so daß sie, wie in Fig. 6 dargestellt, 35

gleich Z ist.

Betrachtet man die Eingänge b und c, die den Bitstellen mit Ausnahme des am wenigsten bedeutsamen und des bedeutsamsten Bits zugeordnet sind, müßte die kombinierte Impedanz,

r. die sich aus dem mit diesen verbundenen 2R-Widerstand ο

oder 62 und der Streukapazität 38 oder 40 des zugeordneten Stromschalters 16 oder 18 ergibt, 2R

sein, und dieser Wert ist gleich 2Z. (1 + 2 jo>CR)

(1 + 2 jo>CR)

Diese sich ergebende Impedanz 2Z ist zur Vervollständigung des Impedanznetzwerks in Fig. 6 dargestellt.

Das in Fig. 6 dargestellte Impedanznetzwerk hat eine spezifische Verteilung der Impedanzen Z und 2Z, die mit

der der Widerstände R und 2R in dem herkömmlichen R-2R-15

Kettennetzwerk identisch ist. Eines der wichtigen Merkmale dieses Impedanznetzwerks ist, daß die Impedanz, gesehen von jedem Eingang a, b, c oder d aus in Richtung des Ausgangs 32 oder der (nicht dargestellten) Last, die damit verbunden ist, gleich 2Z/3 ist. Dementsprechend wird der von irgendeinem Stromschalter gelieferte Bezugsstrom I eine Spannung gleichbleibender Wellenform an jedem Eingang des Impedanznetzwerks entwickeln, unabhängig davon, welcher Stromschalter in Erwiderung auf das entsprechende

_ digitale Eingangsbitsignal eingeschaltet ist. 25

Die Teilung der an jedem Eingang gebildeten Spannung beseitigt durch die Impedanzen Z und 2Z jedweden Unterschied in der relativen Phasenverzögerung, während die Bezugsströme um einen Faktor "zwei" pro Stufe gleichmäßig er-30

niedrigt werden, während sie in Richtung des Ausgangs

32 fließen. Als Folge davon werden Übergänge an irgendeinem der Eingänge des Kettennetzwerkes, die sich aus dem Schalten von entsprechenden Stromschaltern ergeben, entsprechende Veränderungen in der Spannung an dem Ausgang 35

des Kettennetzwerks zu fast genau der gleichen Zeit wegen

des Nichtvorhandenseins einer veränderlichen Zeitverzögerung bewirken mit dem Endergebnis, daß es keine oder im wesentlichen keine Spannungsspitzen im Analog-Ausgang ,. gibt. Bei der herkömmlichen Schaltungsanordnung nach Fig. können logische Übergänge an Eingangsklemmen des Umsetzers 10 Stromimpulsspitzen über die Kollektor/Basis-Kapazitäten von Schalttransistoren in die Ausgangsklemme hineinkoppeln. So werden beispielsweise logische Übergänge von Olli zu 1000 eine Impulsspitze oder eine Spannungsspitze von 300 mV hervorrufen, wobei der Wert I χ 2/3R gleich 2V ist« Durch die erfindungsgemäße Maßnahme kann diese Impulsspitze auf einen unteren Wert von ungefähr 50 mV reduziert werden.

Zahlreiche Merkmale und Vorteile der vorliegenden Erfindung sind in der vorstehenden Beschreibung zusammen mit Einzelheiten des Aufbaus und der Funktion des erfindungsgemäß ausgebildeten D/A-Umsetzers angegeben. Die Beschreibung ist jedoch nur veranschaulichend zu verstehen, und es können im einzelnen Veränderungen vorgenommen werden, ohne den Gegenstand der Erfindung zu verändern. So können z.B. Stellkondensatoren als Kompensationskondensatoren der Werte C und 2C verwendet werden, um die Streukapazität der mit einbezogenen Stromschalter genau anzupassen. Weiterhin sollten, falls der Widerstand und die Kapazität der mit dem Ausgang des Umsetzers verbundenen Last nicht vernachlässigbar sind, der Widerstandswert des Widerstands 58 und der Kapazitätswert des Kompensationskondensators 82,

die beide mit dem Ausgang 32 des Kettennetzwerks verbunden 30

sind, unter Berücksichtigung der Impedanz der Last ausgewählt werden, so daß der sich ergebende Widerstand und die sich ergebende Kapazität gleich dem Wert R bzw. C sind. Außerdem können die Stromschalter Feldeffekttransistoren

(FET's) anstatt bipolare Transistoren aufweisen. 35

- Leerseite -

Claims

PATENTANWÄLTE O Q 1 O Q Q IT

iffer körner <L

800O MÜNCHEN 22 · Wl D E N MAYERSTRASS E 49 1O00 BERLIN-DAHLEM 33 ■ PODBIELSKIALLEE 68

Iwatsu Electric Co., Ltd.

Tokyo / Japan berlin: oipl.-ing. r. müller-börner

MÜNCHEN: DIPL.-INS. HANS-HEINRICH WEY

33 052

Patentansprüche

Digital/Analog-Umsetzer zum Umsetzen digitaler Eingangssignale, die jeweils eine Vielzahl von Bits einschließen, in entsprechende elektrische analoge Ausgangssignale, mit einer Vielzahl von Stromschaltern, die der Anzahl von Bits der digitalen Eingangssignale entspricht, wobei die Schalter in Erwiderung auf digitale Eingangsbitsignale eines gegebenen digitalen Eingangssignales wahlweise leitend gemacht werden, mit Einrichtungen zum Liefern eines Bezugstromes an die Vielzahl von Stromschaltern und mit einem Impedanznetzwerk mit einer Vielzahl von Eingängen, die jeweils mit der Ausgangsklemme eines entsprechenden Stromschalters verbunden sind und einem Ausgang, wobei das Impedanznetzwerk die Ausgangssignale der Stromschalter empfängt, wenn letztere leitend gemacht sind, und die betreffenden Stromschalterausgänge erniedrigt, während sie in Richtung der Ausgangsklemme fließen, um ein Analog-Ausgangssignal für jedes Digital-Eingangssignal zu erzeugen, wobei jeder Stromschalter eine Streukapazität besitzt, die zwischen seiner Ausgangsklemme und einem gemeinsamen Spannungspunkt auftritt und die Schwankungen in

MÜNCHEN: TELEFON (Ο89) 225585 BERLIN: TELEFON (O3O) 8312Ο88

KABEL: PROPINDUS · TELEX: 524244 KABEL: P ROP I N DUS · TELEX: 1 84Ο57

der Impedanz des Impedanznetzwerks, gesehen von jeder Eintrittsöffnung aus in Richtung des Ausgangs bewirkt, _ und mit einer Einrichtung für einen Impedanzausgleich zwecks identischer Zeitverzögerung für die Ausgangssignale der Stromschalter, die über die betreffenden Eingänge zu dem Ausgang des Netzwerks fließen.
2. Digital/Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß jeder Stromschalter eine symmetrische Transistor-Schalteinrichtung mit zwei Abzweigungen umfaßt, die jeweils einen Schalttransistor einschließen und vom Bezugsstrom betätigt sind, wobei der

Schalttransistor in einer Abzweigung das digitale 15

Eingangsbitsignal und der Schalttransistor in der anderen Abzweigung eine Schwellenstellspannung empfängt, wobei die Schalttransistoren abwechselnd eingeschaltet werden, um den Bezugsstrom zwischen den beiden Abzweigungen in Erwiderung auf das digitale Eingangsbitsignal zu schalten, und wobei sich die Streukapazität jedes Stromschalters aus der parasitären Kollektor/Basis-Kapazität des Schalttransistors in der anderen Abzweigung ergibt.
3. Digital/Analog-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß das Impedanznetzwerk ein R-2R-Kettennetzwerk umfaßt, das eine Vielzahl von Widerständen des Wertes R einschließt, die jeweils zwischen zwei

zueinander benachbarte Eingänge geschaltet sind, und 30

zwar einen Widerstand des Wertes R zwischen den Eingang für das am wenigsten bedeutsame Bit und den gemeinsamen Spannungspunkt, einen Widerstand des Wertes R zwischen den Eingang für das bedeutenste Bit und den

gemeinsamen Spannungspunkt und eine Vielzahl von Wider-35

ständen des Wertes 2R, von denen jeweils einer

13895

zwischen einen entsprechenden Eingang, der den Bitstellen mit Ausnahme des am wenigsten bedeutsamen und p. des bedeutsamsten Bits zugeordnet ist, und den gemeinsamen Spannungspunkt geschaltet ist, wobei der Eingang für das bedeutsamste Bit als Ausgang des R-2R-Kettennetzwerks dient.
4. Digital/Analog-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung zum Ermöglichen eines Impedanzausgleichs einen Kompensationskondensator des Wertes C umfaßt, der zwischen den Eingang für das am wenigsten bedeutsame Bit und den gemeinsamen Spannungspunkt geschaltet ist, einen weiteren

Kompensationskondensator des Wertes C, der zwischen den Eingang für das bedeutsamste Bit und den gemeinsamen Spannungspunkt geschaltet ist, und eine Vielzahl von dritten Kompensationskondensatoren des Wertes 2C, die jeweils parallel mit einem ent-₅jf

sprechenden der R-Widerstände geschaltet sind, die zwischen zwei benachbarte Eingänge geschaltet sind, wobei der Wert C gleich der Streukapazität jedes Stromschalters ist, der mit einem entsprechenden Eingang des R-2R-Kettennetzwerks verbunden ist. 25
5. Digital/Analog-Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß die Einrichtung zum Liefern eines Bezugsstromes eine Vielzahl von Konstantstromquellen

umfaßt, die jeweils mit einem entsprechenden der Strom-30

schalter verbunden sind.
6. Digital/Analog-Umsetzer zum Umsetzen jeweils eine Vielzahl von Bits einschließender digitaler Eingangssignale in entsprechende elektrische analoge Aus-

gangssignale, mit einer Vielzahl von Stromschaltern,

die der Anzahl von Bits der digitalen Eingangssignale entspricht, und die in Erwiderung auf digitale Eingangsbitsignale eines gegebenen digitalen Eingangssignals wahlweise leitend gemacht werden; mit Einrichtungen zum Liefern eines Bezugsstroms an die Vielzahl von Stromschaltern und mit einem R-2R-Kettennetzwerk mit einer Vielzahl von Eingängen, die jeweils mit der Ausgangsklemme eines entsprechenden Strom-, schalters und einem Ausgang verbunden sind, wobei das R-2R-Kettennetzwerk eine Vielzahl von Widerständen des Wertes R umfaßt, die jeweils zwischen zwei benachbarte Eingänge geschaltet sind, und zwar einen Widerstand des Wertes R, der zwischen den Eingang

für das am wenigsten bedeutsame Bit und einen gemein-15

samen Spannungspunkt geschaltet ist, und eine Vielzahl von Widerständen des Wertes 2R, von denen jeder zwischen einen entsprechenden Eingang, der den Bitstellen mit Ausnahme des am wenigsten bedeutsamen und

des bedeutsamsten Bits zugeordnet ist, und den gemein-20

samen Spannungspunkt geschaltet ist, wobei der Eingang für das bedeutsamste Bit als Ausgang des R-2R-Kettennetzwerks dient, wobei das Kettennetzwerk die Ausgangssignale der Stromschalter empfängt, wenn

letztere leitend gemacht sind, und die betreffenden 25

Stromschalter-Ausgangssignale erniedrigt, während sie in Richtung des Ausgangs fließen, um ein Analog-Ausgangssignal für jedes Digital-Eingangssignal zu erzeugen, wobei jeder Stromschalter eine Streukapazität des Wertes C zwischen seiner Ausgangsklemme in der Impedanz des R-2R-Kettennetzwerks, gesehen von jedem Eingang aus in Richtung der Austrittsöffnung, bewirkt, gekennzeichnet durch

erste und zweite Kompensationskondensatoren des Wertes C, die jeweils zwischen die Eingänge für das am wenigstens bedeutsame bzw. das bedeutsamste Bit

und den gemeinsamen Spannungspunkt geschaltet sind, und

eine Vielzahl von dritten Kompensationskondensatoren des Wertes 2C, von denen jeder parallel zu einem entsprechenden der R-Widerstände geschaltet ist, die zwischen zwei zueinander benachbarte Eingänge des R-2R-Kettennetzwerks geschaltet sind.
7. Digital/Analog-Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß jeder Stromschalter eine symmetrische Transistor-Schalteinrichtung mit zwei Abzweigungen umfaßt, die jeweils einen Schalttransistor einschließen und vom Bezugsstrom betätigt sind, wobei der Schalttransistor in der einen Abzweigung das digitale Eingangsbitsignal und der Schalttransistor in der anderen Abzweigung eine Schwellenstellspannung empfängt, wobei die Schalttransistoren abwechselnd

eingeschaltet werden, um den Bezugsstrom zwischen den 20

beiden Abzweigungen in Erwiderung auf das digitale

Eingangsbitsignal zu schalten, und wobei die Streukapazität jedes Stromschalters sich aus der parasitären Kollektor/Basis-Kapazität des Schalttransistors in der anderen Abzweigung ergibt. 25
8. Digital/Analog-Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß die Einrichtungen zum Liefern eines Bezugsstroms eine Vielzahl von Konstantstromquellen umfassen, die jeweils mit einem entsprechenden der Stromschalter verbunden sind.