DE4110340C2 - Aktive ansteuerbare digitale Verzögerungsschaltung - Google Patents

Aktive ansteuerbare digitale Verzögerungsschaltung

Info

Publication number
DE4110340C2
DE4110340C2 DE19914110340 DE4110340A DE4110340C2 DE 4110340 C2 DE4110340 C2 DE 4110340C2 DE 19914110340 DE19914110340 DE 19914110340 DE 4110340 A DE4110340 A DE 4110340A DE 4110340 C2 DE4110340 C2 DE 4110340C2
Authority
DE
Germany
Prior art keywords
current
input
multiplexer
pair
vin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19914110340
Other languages
English (en)
Other versions
DE4110340A1 (de
Inventor
Peter Parkinson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST. CLAIR INTELLECTUAL PROPERTY CONSULTANTS, INC.,
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE4110340A1 publication Critical patent/DE4110340A1/de
Application granted granted Critical
Publication of DE4110340C2 publication Critical patent/DE4110340C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/26—Time-delay networks
    • H03H11/265—Time-delay networks with adjustable delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors
    • H03K2005/00176—Layout of the delay element using bipolar transistors using differential stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00163—Layout of the delay element using bipolar transistors
    • H03K2005/00182—Layout of the delay element using bipolar transistors using constant current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00228—Layout of the delay element having complementary input and output signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft ein Verzögerungselement für eine aktive ansteuerbare digitale Verzögerungsschaltung, mit einem Stromschalter, an dessen Eingang ein Paar von Differenz-Eingangsspannungen angelegt ist und an dessen Ausgang ein Paar von verzögerten Differenz-Spannungen als Reaktion auf das Paar von Differenz-Eingangsspannungen erhalten wird, sowie einem Multiplexer für eine aktive ansteuerbare digitale Verzögerungsschaltung gemäß dem Oberbegriff des Anspruches 3 sowie eine aktive ansteuerbare digitale Verzögerungsschaltung.
Ein derartiges, im Oberbegriff des Anspruches 1 angegebene Verzögerungselement ist aus der US-A-4 795 923 bekannt. Die darin dargestellte Verzögerungsvorrichtung besteht aus zwei Differenzverstärkern, wobei der erste Differenzverstärker Eingangssignale erhält und der zweite Differenzverstärker die gleichen Eingangssignale, allerdings über einen Pufferspeicher mit einer festen Verzögerung erhält. Keiner der beiden Differenzverstärker weist dabei eine eigene nennenswerte Verzögerung auf, so daß die eigentliche Verzögerung durch ein zusätzliches Bauteil, nämlich dem Pufferspeicher, sichergestellt werden muß. Dieser zusätzliche Pufferspeicher erhöht die Anzahl der Bauteile der Verzögerungsvorrichtung und auch den Strombedarf.
Es liegt daher der Erfindung die Aufgabe zugrunde, ein Verzögerungselement für eine aktive ansteuerbare digitale Verzögerungsschaltung verfügbar zu machen, das zur Verringerung des Stromverbrauches, des Platzbedarfes und der minimalen Verzögerung digitale Gatter mit einem Multiplexer verbindbar macht.
Diese Aufgabe wird bei einem Verzögerungselement der im Oberbegriff des Anspruches 1 genannten Art erfindungsgemäß dadurch gelöst, daß eine Vorrichtung zur Veränderung einer Kapazitätsladungszeit des Stromschalters zur Bestimmung eines Ausbreitungsverzögerungsintervalls durch den Stromschalter vorgesehen ist.
Ein erfindungsgemäßer Multiplexer ist im Anspruch 3 und eine erfindungsgemäße Verzögerungsschaltung ist im Anspruch 5 angegeben.
Vorteilhafte Weiterbildungen sind in den jeweiligen Unteransprüchen dargestellt.
Dabei wird im wesentlichen ausgenutzt, daß ein Eingangswiderstand die Verzögerung durch diesen Eingangsstromschalter durch Beeinflussung der Basis-Emitter-Kapazitätsladungsrate steuert. In diesem Fall wird also ein Transistor, der normalerweise ein Schalter bzw. Schaltteil ist, als Zeitglied verwendet.
Die allgemeine Lösung dieser Aufgabe stellt gemäß der vor­ liegenden Erfindung eine aktive ansteuerbare digitale Ver­ zögerungsschaltung zur Verfügung, bei der der Multiplexer durch einen Baum von Stromschaltern gebildet ist. Die Strom­ schalter sind unterteilt in Eingangsstromschalter, an die Eingangsspannungen angelegt werden, und Steuerstromschalter, an die Steuerspannungen angelegt werden. Eine Stromquelle liefert Strom für die von den Steuerspannungen ausgewählten (angesteuerten) Stromschalter zur Wahl der Eingangsspannung, die an den Multiplexerausgang zu leiten ist. Ein jeder Multiplexereingang hat einen Eingangswiderstand, dessen Wert die Verzögerung durch diesen Eingangsstromschalter durch Erstellung der Basis-Emitter-Kapazitätsladungsrate steuert. Eine Vielzahl dieser Multiplexer lassen sich mit geeignet gewählten Eingangswiderständen kaskadisch zusammenschalten, um einen breiten Bereich von ansteuerbaren digitalen Verzögerungen zu schaffen.
Aus dem Sachbuch von Tietze, U., Schenk, Ch.: Halbleiter- Schaltungstechnik, 5. Auflage, Berlin, Springer-Verlag 1980, Seiten 128-132 ist lediglich ein Transistor bekannt, der als Schalter verwendet wird. Dabei ist auf Seite 129, Zeilen 10-15 ausdrücklich darauf hingewiesen, daß der Kollektorwiderstand RC so niedrig gewählt ist, daß die Schaltzeiten hinreichend klein sind, die Stromaufnahme aber nicht unnötig groß ist. Bei einem beispielhaft vorgegebenen Wert für den Widerstand RC wird nun der Basiswiderstand RB lediglich so gewählt, daß bei einer bestimmten Eingangsspannung Ue die Ausgangsspannung sicher unter einen bestimmten Wert UL absinkt. Hier wird also ganz gezielt der Basiswiderstand RB zur Erreichung einer kleinen Schaltzeit in Abhängigkeit von dem Kollektorwiderstand RC ermittelt. Dies ist auch aus der Gleichung auf Seite 129 entnehmbar. Des weiteren ist auf Seite 130 des Sachbuchs im ersten Absatz des Kapitels "Dynamische Eigenschaften" ganz eindeutig herausgestellt, daß bei der Anwendung eines Transistors als Schalter insbesondere die kurze Schaltzeit von Interesse ist.
Weitere Einzelheiten, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung eines in der Zeichnung dargestellten Ausführungsbeispiels.
Es zeigen
Fig. 1 ein Grundblockschaltbild eines Verzögerungselementes für eine aktive ansteuerbare digitale Verzögerungs­ schaltung gemäß vorliegender Erfindung,
Fig. 2 ein Zeitdiagramm zur Veranschaulichung der Arbeits­ weise des Verzögerungselementes aus Fig. 1,
Fig. 3 ein Blockschaltbild eines Multiplexerelementes für eine aktive ansteuerbare digitale Verzögerungs­ schaltung gemäß der vorliegenden Erfindung, und
Fig. 4 ein Blockschaltbild einer aktiven ansteuerbaren digitalen Verzögerungsschaltung gemäß der vor­ liegenden Erfindung unter Verwendung der Multi­ plexerelemente aus Fig. 3.
In Fig. 1 ist ein Stromschalter 10 mit einem Paar von Diffe­ renz-Eingangsspannungen Vip, Vin dargestellt. Eine Last 12 wird an den Ausgang des Stromschalters 10 angelegt, von dem ein Paar von Differenz-Ausgangsspannungen Vop, Von abgegriffen wird, und eine Stromquelle 14 treibt den Stromschalter 10. Bei den Eingängen des Stromschalters 10 befindet sich ein Paar Widerstände Rd, das die Eingangsspannungen Vip, Vin mit dem Stromschalter 10 verbindet. Wie in Fig. 2 dargestellt, wird vor einem Übergang der Eingangsspannungen Vip, Vin ein Transistor des Stromschalters 10 gesperrt, während der andere leitet, wobei der Strom von der Stromquelle 14 geliefert wird. Bei Übergang der Eingangsspannungen Vip, Vin dauert es eine begrenzte Zeit, ehe die Transistoren des Stromschalters 10 ihre Zustände von leitend auf gesperrt und umgekehrt umschalten. Diese begrenzte Zeit­ dauer ist eine Funktion der Basis-Emitter-Kapazität der Tran­ sistoren. Sind daher keine Widerstände an den Eingängen, Rd=0, so erscheint dennoch eine geringe Verzögerung D1 zwischen der Zeit, während der der Übergang der Eingangsspannungen Vip, Vin statt­ findet, und dieser Übergang erscheint in den Ausgangsspannun­ gen Vop, Von. Durch Hinzufügen von Widerstand in die Eingänge verrin­ gert sich der Basis-Strom und die Ladungszeit der Basis-Emit­ ter-Kapazität erhöht sich, was zu einer Erhöhung der Verzöge­ rung D2, D3 des Überganges durch den Stromschalter 10 führt.
Zwar wird in der dargestellten Ausführungsform ein Widerstand zur Änderung des Basis-Stromes und damit der Ladungszeit der Basis-Emitter-Kapazität verwendet; es lassen sich jedoch auch andere Vorrichtungen zur Veränderung des Basis-Stromes verwen­ den. Beispielsweise lassen sich die Widerstände durch Emitter­ folger-Anordnungs-Transistoren mit einer veränderlichen Strom­ quelle, die mit den Emittern gekoppelt ist, ersetzen, wobei die Emitter auch mit den Basen der Stromschalttransistoren verbunden sind. Eine Veränderung der Stromquelle 14 bewirkt eine Veränderung des Basisstromes an die Stromschalttransistoren, wodurch die Ladungszeit der Basis-Emitter-Kapazität und die entsprechende Verzögerung verändert werden.
Ein Multiplexer 20 ist in Fig. 3 dargestellt, der aus einer Vielzahl von Stromschaltern 10 in baumartiger Anordnung ge­ bildet ist. Die Eingangssignalpaare Vp1, Vn1; Vp2, Vn2; Vp3, Vn3; Vp4, Vn4 werden als Eingänge an vier getrennte Eingangsstrom­ schalter 22 über verschiedene Widerstandspaare R1, R2, R3, R4 angelegt, wobei ein jedes Widerstandspaar einen höheren Wert als das vorhergehende Widerstandspaar hat, d. h. R1<R2<R3<R4. Ein Differenzsteuersignal Sp1, Sn1; Sp2, Sn2 wird an die Viel­ zahl dreier separater Stromsteuerschalter 24 angelegt, so daß der Strom von der Stromquelle 14 durch die Stromschalter 10 geführt wird, um eines der Eingangssignale Vp1, Vn1; Vp2, Vn2; Vp3, Vn3; Vp4, Vn4 auszuwählen, um es als Ausgang Vop, Von durchzuleiten, der um ein Maß verzögert wurde, wie es von dem geeigneten Eingangswiderstand Rd bestimmt wurde. Wie beschrie­ ben wird ein 4 : 1-Multiplexer gebildet, bei dem die Verzöge­ rungselemente in dem Multiplexer zusammengeschlossen sind.
Um einen breiteren Verzögerungsbereich verfügbar zu machen, läßt sich eine Vielzahl von Multiplexern 20 kaskadisch zu­ sammenschalten, wie es in Fig. 4 dargestellt ist. Die Ein­ gangsspannungen Vip, Vin werden an vier Gruppen von Eingangs­ widerständen Rd parallel angelegt. "0" steht für den minimalen Verzögerungspfad, bei dem Rd null sein kann, und "1", "2" und "3" stellen die entsprechenden Verzögerungseinheiten dar, d. h. bei einer minimalen Verzögerungseinheit von einer Picosekunde steht "1" für eine Verzögerung von einer Picosekunde gegenüber "0", "2" für eine Verzögerung von zwei Picosekunden gegenüber "0", usw. Der jeweilige Verzögerungsausgang von dem ersten Multiplexer 20 wird durch ein erstes Steuersignal S1 bestimmt, das von einem Steuerteil 30 ausgegeben wird. Auf ähnliche Weise wird der Ausgang des ersten Multiplexers 20 an vier weitere Gruppen von Widerständen RD gegeben, die Verzögerungseinheiten von "0", "4", "8" und "12" darstellen. Die Ausgänge dieser Gruppen von Widerständen RD werden an einen zweiten Multiplexer 20 gegeben, der von einem zweiten Steuersignal S2 gesteuert wird. Wird daher vom ersten Multiplexer 20 ein Signal von "3" ausge­ wählt und von dem zweiten Multiplexer 20 ein Signal von "8", be­ trägt die Gesamtverzögerung am Ausgang des zweiten Multi­ plexers 20 elf Einheiten. Die Kaskade läßt sich auf ähnliche Weise fortsetzen, indem zusätzliche Multiplexer 20 von dem Aus­ gang des vorherigen Multiplexers durch entsprechende Gruppen von Widerständen RD gespeist werden, bis der gewünschte Verzöge­ rungsbereich erhalten wird. Der Ausgang des letzten Multi­ plexers 20 ist das verzögerte Ausgangsspannungspaar Vop, Von.
Der Stromverbrauch wird durch Eliminieren der für ein jedes Verzögerungselement oder digitales Gatter erforderlichen Stromquelle verringert, Platz einer IC-Schaltungsausführung wird eingespart, indem die Mehrzahl der zur Implementierung eines jeden digitalen Gatters erforderlichen Schaltungs­ elemente entfallen, und die minimale Verzögerungszeit wird durch Eliminierung der Ausbreitungsverzögerungen der Reihe von digitalen Gattern, die vor dem Multiplexer 20 angeordnet sind, verringert.
Die vorliegende Erfindung stellt daher eine aktive ansteuer­ bare digitale Verzögerungsschaltung zur Verfügung, in der sich die Verzögerungselemente durch Verwendung von Stromschaltern mit Eingangswiderständen zur Steuerung des Verzögerungsgrades von jedem Schalter in dem Multiplexer 20 zusammenschließen.

Claims (6)

1. Verzögerungselement für eine aktive ansteuerbare digitale Verzögerungsschaltung mit einem Stromschalter (10), an dessen Eingang ein Paar von Differenz-Eingangsspannungen (Vip, Vin) angelegt ist, und an dessen Ausgang ein Paar von verzögerten Differenz- Spannungen (Vop, Von) als Reaktion auf das Paar von Dif­ ferenz-Eingangsspannungen (Vip, Vin) erhalten wird; gekennzeichnet durch eine Vorrichtung (Rd) zur Veränderung einer Kapazi­ tätsladungszeit des Stromschalters (10) zur Bestimmung eines Ausbreitungsverzögerungsintervalles durch den Stromschalter (10).
2. Verzögerungselement nach Anspruch 1, dadurch gekennzeichnet, daß die Veränderungsvorrichtung einen Widerstand (Rd) umfaßt, der zwischen dem Eingang des Stromschalters (10) und dem Paar von Differenz-Eingangsspannungen (Vip, Vin) geschaltet ist, wobei der Wert des Widerstandes (Rd) das Ausbreitungsverzögerungsintervall durch den Stromschalter (10) bestimmt.
3. Multiplexer für eine aktive ansteuerbare digitale Verzögerungsschaltung mit einer Vielzahl von Stromschaltern (10) in baumartiger Anordnung, wobei die Stromschalter (10) in eine Gruppe von Eingangsstromschaltern (22) und eine Gruppe von Steuerstromschaltern (24) unterteilt sind und wobei Paare von Differenz-Eingangsspannungen (Vpx, Vnx) an die Eingänge der entsprechenden Eingangsstromschalter (22) angelegt werden und ein Steuersignal (Spx, Snx) an die Eingänge der Steuerstromschalter (24) angelegt wird, so daß ein Paar von verzögerten Differenz-Spannungen (Vop, Von) von einem der Eingangsstromschalter (22), der von dem Steuersignal (Spx, Snx) bestimmt wurde, abgenommen wird; gekennzeichnet durch eine Vorrichtung (Rx), die zwischen ein jedes Paar von Differenz-Eingangsspannungen (Vpx, Vnx) und den entsprechenden Eingängen der Eingangsstromschalter (22) geschaltet ist, um eine Kapazitätsladungszeit für jeden Stromschalter (22) zu verändern, so daß das Ausbreitungsverzögerungsintervall durch jeden Eingangsstromschalter (22) einen anderen Betrag hat.
4. Multiplexer nach Anspruch 3, dadurch gekennzeichnet, daß die Veränderungsvorrichtung ein Paar von Widerständen (Rx) umfaßt, die zwischen ein jedes Paar von Differenz- Eingangsspannungen (Vpx, Vnx) und den entsprechenden Eingängen der Eingangsstromschalter (22) geschaltet sind, wobei ein jedes Widerstandspaar (Rx) einen unterschiedlichen Wert aufweist, um den unterschiedlichen Betrag des Ausbreitungsverzögerungsintervalles für jeden Eingangsstromschalter zu gewährleisten.
5. Aktive ansteuerbare digitale Verzögerungsschaltung mit einer Vielzahl von kaskadisch geschalteten Multi­ plexern (20), wobei der Ausgang eines jeden Multiplexers (20) an eine Vielzahl von Stromänderungsvorrichtungen (Rd) gegeben wird, die zwischen dem Ausgang eines vorhergehenden Multiplexers (20) und dem Eingang eines nachfolgenden Multiplexers (20) geschaltet sind, wobei eine jede Stromveränderungsvorrichtung (Rd) einen unterschiedlichen Stromwert ausgibt, ein Eingangssignal (Vip, Vin) an einen ersten Multiplexer (20) der Kaskade über eine Vielzahl von Eingängen von Stromveränderungsvorrichtungen (Rd) gelegt wird, eine jede Stromveränderungsvorrichtung (Rd) einen unterschiedli­ chen Stromwert ausgibt und wobei ein verzögertes Signal (Vop, Von) von einem letzten Multiplexer (20) der Kaskade erhalten wird, wobei eine Ausbreitungsverzögerung zwischen dem Eingangssignal (Vip, Vin) und dem verzögerten Signal (Vop, Von) über einen Signalpfad zwischen dem Eingangssignal (Vip, Vin) und dem verzögerten Signal (Vop, Von) bestimmt wird, und mit
einer Vorrichtung (30) zur Auswahl, welcher Ein­ gang an jedem Multiplexer (20) mit dem Ausgang dieses Multiplexers (20) verbunden wird, um den Signalpfad festzulegen.
6. Aktive ansteuerbare digitale Verzögerungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß eine jede Stromveränderungsvorrichtung einen Widerstand (Rd) umfaßt, der für jede Stromveränderungs­ vorrichtung einen unterschiedlichen Wert hat.
DE19914110340 1990-04-16 1991-03-28 Aktive ansteuerbare digitale Verzögerungsschaltung Expired - Lifetime DE4110340C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US50927390A 1990-04-16 1990-04-16

Publications (2)

Publication Number Publication Date
DE4110340A1 DE4110340A1 (de) 1991-10-17
DE4110340C2 true DE4110340C2 (de) 1993-11-25

Family

ID=24025950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19914110340 Expired - Lifetime DE4110340C2 (de) 1990-04-16 1991-03-28 Aktive ansteuerbare digitale Verzögerungsschaltung

Country Status (3)

Country Link
JP (1) JPH04227314A (de)
DE (1) DE4110340C2 (de)
FR (1) FR2661059A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845115A1 (de) * 1998-09-30 2000-04-13 Siemens Ag Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit
DE10196304B4 (de) * 2000-05-30 2004-04-08 Advantest Corp. Variable Verzögerungsschaltung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677791A (ja) * 1992-08-26 1994-03-18 Nippondenso Co Ltd 遅延装置，プログラム可能遅延線及び発振装置
EP0703663B1 (de) * 1994-09-21 1997-12-29 STMicroelectronics S.r.l. Programmierbare digitale Verzögerungsschaltungseinheit
US7019576B1 (en) 2003-03-24 2006-03-28 Cypress Semiconductor Corporation Delay circuit that scales with clock cycle time
US7705600B1 (en) 2006-02-13 2010-04-27 Cypress Semiconductor Corporation Voltage stress testing of core blocks and regulator transistors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129867A (en) * 1977-04-28 1978-12-12 Motorola Inc. Multi-pulse modulator for radar transponder
JPS595736A (ja) * 1982-06-30 1984-01-12 Fujitsu Ltd タイミング作成回路
JPS6089774A (ja) * 1983-08-01 1985-05-20 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 最小メモリを使用した自動テスト方式における信号タイミング装置の制御
DE3673942D1 (de) * 1985-09-27 1990-10-11 Siemens Ag Schaltungsanordnung zur kompensation des temperaturganges von gatterlaufzeiten.
US4795923A (en) * 1987-11-25 1989-01-03 Tektronix, Inc. Adjustable delay circuit
US4797586A (en) * 1987-11-25 1989-01-10 Tektronix, Inc. Controllable delay circuit
GB8728495D0 (en) * 1987-12-05 1988-01-13 Int Computers Ltd Variable digital delay
US4862020A (en) * 1988-06-20 1989-08-29 Tektronix, Inc. Electronic delay control circuit having pulse width maintenance
US4893036A (en) * 1988-08-15 1990-01-09 Vtc Incorporated Differential signal delay circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845115A1 (de) * 1998-09-30 2000-04-13 Siemens Ag Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit
DE19845115C2 (de) * 1998-09-30 2000-08-31 Siemens Ag Integrierte Schaltung mit einer einstellbaren Verzögerungseinheit
US6194928B1 (en) 1998-09-30 2001-02-27 Siemens Aktiengesellschaft Integrated circuit with adjustable delay unit
DE10196304B4 (de) * 2000-05-30 2004-04-08 Advantest Corp. Variable Verzögerungsschaltung
US6791389B2 (en) 2000-05-30 2004-09-14 Advantest Corporation Variable delay circuit and a testing apparatus for a semiconductor circuit

Also Published As

Publication number Publication date
JPH04227314A (ja) 1992-08-17
FR2661059A1 (fr) 1991-10-18
DE4110340A1 (de) 1991-10-17

Similar Documents

Publication Publication Date Title
DE2540451C2 (de) Digital/Analog-Umsetzer
DE69426406T2 (de) Schaltung zur Verteilung des Hochfrequenz-Taktsignals mit reduzierter Taktverschiebung
DE2920934C2 (de) Analog-Digital-Umsetzer
DE2555297C2 (de) Digitalschaltung mit Feldeffekttransistoren
DE69124002T2 (de) Programmierbare Verzögerungsschaltung
DE3613895C2 (de)
DE19958049B4 (de) Transkonduktor und Strommodus D/A-Wandler
DE2059933C3 (de) Digital-Analog-Umsetzer
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
DE3706104A1 (de) Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements
DE69018429T2 (de) Digital/Analog-Wandler.
DE3623516A1 (de) Ausgangspufferschaltung
DE3309897C2 (de)
DE3685836T2 (de) Interpolativer da-wandler.
DE4110340C2 (de) Aktive ansteuerbare digitale Verzögerungsschaltung
DE2932587C2 (de) Breitbandkoppelanordnung mit einer Matrix von Koppelpunktschaltkreisen in ECL-Technik
DE69416554T2 (de) Ringoszillatorschaltung für spannungsgesteuerten Oszillator mit frequenzunabhängigem Tastverhältnis
DE3012812A1 (de) Elektronischer schalter
DE3525522C2 (de)
DE3511688C2 (de)
DE3602551C2 (de) Operationsverstärker
DE69320776T2 (de) Transkonduktanzverstärker
DE2803099C3 (de) Digital-Analog-Umsetzer in integrierter Schaltungstechnik
DE2635574C3 (de) Stromspiegelschaltung
EP0610770B1 (de) Multiplexeranordnung in Stromschaltertechnik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ST. CLAIR INTELLECTUAL PROPERTY CONSULTANTS, INC.,

R071 Expiry of right