JPS595736A - タイミング作成回路 - Google Patents
タイミング作成回路Info
- Publication number
- JPS595736A JPS595736A JP57114439A JP11443982A JPS595736A JP S595736 A JPS595736 A JP S595736A JP 57114439 A JP57114439 A JP 57114439A JP 11443982 A JP11443982 A JP 11443982A JP S595736 A JPS595736 A JP S595736A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- delayed
- register
- leading edge
- trailing edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、タイミングパルスの前線の位相と後縁の位相
を所望の時間だけ遅らせるタイミング作成回路に関する
。
を所望の時間だけ遅らせるタイミング作成回路に関する
。
従来、タイミングパルスの前縁の位相と後縁の位相を各
々独立に所望の時間だけ遅延させようとすると、タイミ
ングパルスの前縁用として一系統。
々独立に所望の時間だけ遅延させようとすると、タイミ
ングパルスの前縁用として一系統。
京だ後縁用として一系統１合わせて二系統のタイミング
作成回路が必要になり、構成も複雑になるという欠点が
あった。
作成回路が必要になり、構成も複雑になるという欠点が
あった。
本発明は上記従来の欠点に鑑み、一系統の回路でタイミ
ングパルス信号の前縁の位相と後縁の位相とを各々独立
に遅延させるよう圧したタイミング作成回路を提供する
ことを目的とするものである魯 〔発明の構成〕 そしてこの目的は本発明によれば、第１図に示すように
、タイミングパルス信号の前縁の位相または後縁の位相
を異る遅延時間だけ遅らせた複数の信号と遅らせない信
号を出力する遅延信号発生手段】、前縁位相指示レジス
タ２．後縁位相指示レジスタ３．遅延信号発生手段ｌの
発生する最も遅れた信号により前縁位相指示レジスタ２
か後縁位相指示レジスタ３の一万の出力から他方の出力
へ切換え出力する切換手段４．切換手段４の出力により
複数の遅延信号を選択して出力する選択手段５とからな
り、タイミングパルス信号の前縁の位相と後縁の位相と
を各々独立に遅延させることを特徴とてるタイミング作
成装置を提供することによりて連取される。
ングパルス信号の前縁の位相と後縁の位相とを各々独立
に遅延させるよう圧したタイミング作成回路を提供する
ことを目的とするものである魯 〔発明の構成〕 そしてこの目的は本発明によれば、第１図に示すように
、タイミングパルス信号の前縁の位相または後縁の位相
を異る遅延時間だけ遅らせた複数の信号と遅らせない信
号を出力する遅延信号発生手段】、前縁位相指示レジス
タ２．後縁位相指示レジスタ３．遅延信号発生手段ｌの
発生する最も遅れた信号により前縁位相指示レジスタ２
か後縁位相指示レジスタ３の一万の出力から他方の出力
へ切換え出力する切換手段４．切換手段４の出力により
複数の遅延信号を選択して出力する選択手段５とからな
り、タイミングパルス信号の前縁の位相と後縁の位相と
を各々独立に遅延させることを特徴とてるタイミング作
成装置を提供することによりて連取される。
以下本発明の実施例を図面により詳述する。
第２図は本発明によるタイミング作成回路のより詳細な
ＳＸを示す図である。
ＳＸを示す図である。
１１〜】６はタイミングパルス信号の前縁の位相または
後縁の位相を遅らせる遅延回路であり、各々異なる遅延
時間をもっている。遅延回路１１〜１３の出力はマルチ
プレクサＭＰＸＯに入力される。
後縁の位相を遅らせる遅延回路であり、各々異なる遅延
時間をもっている。遅延回路１１〜１３の出力はマルチ
プレクサＭＰＸＯに入力される。
遅延回路１４〜１６の出力はマルチプレクサＭＰＸ１に
入力される・３ｎｌの遅延回路１３とｌ２ｉｚの遅延回
路１６の出力はそれぞれフリップフロップＦＦＯ，フリ
ップフロップＦＦＩのクロック端子に入力される。スリ
ップフロックＦＦＯは、そのり出力を入力端子に入力し
ているのでタイミングパルスの前線が３ｎｚの遅延回路
から出力されたときに反転し、切換回路５ＥＬＯに信号
を与え、前縁位相指令レジスタＲｅｇＯＯ代わりに後縁
位相指令レジスタＲｅｇｌの内容をマルチプレクサＭＰ
ＸＯに送出する。スリップフロックＦＦＩも同様に動作
し。
入力される・３ｎｌの遅延回路１３とｌ２ｉｚの遅延回
路１６の出力はそれぞれフリップフロップＦＦＯ，フリ
ップフロップＦＦＩのクロック端子に入力される。スリ
ップフロックＦＦＯは、そのり出力を入力端子に入力し
ているのでタイミングパルスの前線が３ｎｚの遅延回路
から出力されたときに反転し、切換回路５ＥＬＯに信号
を与え、前縁位相指令レジスタＲｅｇＯＯ代わりに後縁
位相指令レジスタＲｅｇｌの内容をマルチプレクサＭＰ
ＸＯに送出する。スリップフロックＦＦＩも同様に動作
し。
レジスタＲｅ ｇ ２の代わりにレジスタＲ＠ｇ３の内
容をマルチプレクサＭＰＸＩＫ送出する。そして、タイ
ミングパルスの後縁では上で述べた切換えは逆に行われ
る。前縁位相指令レジスタＲｅｇＯ，Ｒｅｇ２は処理装
置により指定された位相データを格納する。後縁位相指
令レジスタＲｅｇ１．Ｒｅｇ３も同様である。マルチプ
レクサＭＰＸＯはレジスタＲｅｇＯまたはレジスタＲｅ
ｇｌの内容により入力信号ＤＯ〜Ｄ３のいずれかを選択
する。マルチプレクサＭＰＸｌも同様である。
容をマルチプレクサＭＰＸＩＫ送出する。そして、タイ
ミングパルスの後縁では上で述べた切換えは逆に行われ
る。前縁位相指令レジスタＲｅｇＯ，Ｒｅｇ２は処理装
置により指定された位相データを格納する。後縁位相指
令レジスタＲｅｇ１．Ｒｅｇ３も同様である。マルチプ
レクサＭＰＸＯはレジスタＲｅｇＯまたはレジスタＲｅ
ｇｌの内容により入力信号ＤＯ〜Ｄ３のいずれかを選択
する。マルチプレクサＭＰＸｌも同様である。
さて、このようなタイミング作成回路の動作を以下に説
明する。
明する。
点Ａに与えられるタイミングパルスは各遅延回路１１〜
１３に入力される。スリップフロックＦＦＯは最初、切
換回路５ＥＬＯにレジスタＲｅｇＯの内容を選択するよ
う信号を与えている１例えば処理装から前縁のタイミン
グ４ｎｚ、後縁のタイミングを９？Ｌ＃遅延させるよう
指令データが与えられるとすると、レジスタＲｅｇＯの
内容はマルチプレクサＭＰＸＯにおいて入力信号ＤＯを
選択する。スリップフロックＦＦＩも最初は切換回路５
ＥＬＩによりレジスタＲｅｇ２の内用をマルチプレクサ
ＭＰＸＩに与えており、マルチプレクサＭ Ｐ Ｘ Ｉ
は入力信号ＤＩを選択する・その結果出力端子Ｂに出現
するパルスの前縁は４Ｗ＆遅延して出力される。
１３に入力される。スリップフロックＦＦＯは最初、切
換回路５ＥＬＯにレジスタＲｅｇＯの内容を選択するよ
う信号を与えている１例えば処理装から前縁のタイミン
グ４ｎｚ、後縁のタイミングを９？Ｌ＃遅延させるよう
指令データが与えられるとすると、レジスタＲｅｇＯの
内容はマルチプレクサＭＰＸＯにおいて入力信号ＤＯを
選択する。スリップフロックＦＦＩも最初は切換回路５
ＥＬＩによりレジスタＲｅｇ２の内用をマルチプレクサ
ＭＰＸＩに与えており、マルチプレクサＭ Ｐ Ｘ Ｉ
は入力信号ＤＩを選択する・その結果出力端子Ｂに出現
するパルスの前縁は４Ｗ＆遅延して出力される。
次にタイミングパルスの前縁が遅延回路１３．１６を通
過するとき、スリップフロックＦＦＯ，ＦＦ１は反転し
、切論回路５ＥＬＯ，５ＥＬＩ ’に動作させ、今度は
マルチプレクサＭＰＸＯにはレジスタ１の内容を、マル
チプレクサＭＰＸ１にはレジスタ３の内容が与えられる
。マルチプレクサＭＰＸＯは入力信号ＤＩを選択し、マ
ルチプレクサＭＰＸＩは入力信号Ｄ２を選択する。その
結果出力端子ＢＫ現われるノ（ルスの後縁は入力パルス
のそれに対して９ＷＪ’遅れる。
過するとき、スリップフロックＦＦＯ，ＦＦ１は反転し
、切論回路５ＥＬＯ，５ＥＬＩ ’に動作させ、今度は
マルチプレクサＭＰＸＯにはレジスタ１の内容を、マル
チプレクサＭＰＸ１にはレジスタ３の内容が与えられる
。マルチプレクサＭＰＸＯは入力信号ＤＩを選択し、マ
ルチプレクサＭＰＸＩは入力信号Ｄ２を選択する。その
結果出力端子ＢＫ現われるノ（ルスの後縁は入力パルス
のそれに対して９ＷＪ’遅れる。
なお、本実施例において、遅延回路の組合わせは一例で
あり、任意の数体系が可能である・〔発明の効果〕 以上、詳細に説明したように本発明のタイミング作成回
路は、処理装置からの指示により任意の位相１幅のパル
スが、一系統の回路により作成可能であるという効果を
奏する。
あり、任意の数体系が可能である・〔発明の効果〕 以上、詳細に説明したように本発明のタイミング作成回
路は、処理装置からの指示により任意の位相１幅のパル
スが、一系統の回路により作成可能であるという効果を
奏する。
篤１図は本発−〇構成を説明する図、第２図は本発明の
実施例を詳細に説明する図である。 １・・・遅延信号発生手段、２・・・前縁位相指示レジ
スタ、３・・・後縁位相指示レジスタ、４・・・切換手
段、５・・・選択手段。 特許出願人 富士通株式会社 代理人弁理士 東 谷 四 部
実施例を詳細に説明する図である。 １・・・遅延信号発生手段、２・・・前縁位相指示レジ
スタ、３・・・後縁位相指示レジスタ、４・・・切換手
段、５・・・選択手段。 特許出願人 富士通株式会社 代理人弁理士 東 谷 四 部
Claims (1)
- タイミングパルス信号の前線の位相または後縁の位相を
異る遅延時間だけ遅らせた複数の信号と遅らせない信号
を出力する遅延信号発生手段、前縁位相指示レジスタ、
後縁位相指示レジスタ、遅延信号発生手段の発生する最
も遅れた信号により前縁位相指示レジスタか後縁位相指
示レジスタの−１の出力から他方の出力へ切換え出力す
る切換手段、切換手段の出力により複数の遅延信号を選
択して出力する選択手段とからなり、タイミングパルス
信号の前縁の位相と後縁の位相とを各々独立に遅延させ
ることを特徴とするタイミング作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114439A JPS595736A (ja) | 1982-06-30 | 1982-06-30 | タイミング作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114439A JPS595736A (ja) | 1982-06-30 | 1982-06-30 | タイミング作成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595736A true JPS595736A (ja) | 1984-01-12 |
Family
ID=14637757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114439A Pending JPS595736A (ja) | 1982-06-30 | 1982-06-30 | タイミング作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595736A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171210A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 遅延回路 |
| JPS62111517A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | クロツク発生方式 |
| JPS62123821A (ja) * | 1985-11-25 | 1987-06-05 | Asia Electron Kk | タイミング信号発生器 |
| JPS62156714A (ja) * | 1985-12-28 | 1987-07-11 | Fuji Electric Co Ltd | 入力フイルタ回路 |
| JPS6390912A (ja) * | 1986-10-03 | 1988-04-21 | Nippon Telegr & Teleph Corp <Ntt> | タイミング信号遅延回路装置 |
| JPS63261920A (ja) * | 1987-04-20 | 1988-10-28 | Nec Corp | プログラム可能なタイミング発生用集積回路 |
| JPH02237253A (ja) * | 1989-03-10 | 1990-09-19 | Canon Inc | 電話機 |
| JPH02145816U (ja) * | 1989-05-15 | 1990-12-11 | ||
| JPH04227314A (ja) * | 1990-04-16 | 1992-08-17 | Sony Tektronix Corp | デジタル遅延回路 |
| US6791389B2 (en) | 2000-05-30 | 2004-09-14 | Advantest Corporation | Variable delay circuit and a testing apparatus for a semiconductor circuit |
-
1982
- 1982-06-30 JP JP57114439A patent/JPS595736A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61171210A (ja) * | 1985-01-25 | 1986-08-01 | Hitachi Ltd | 遅延回路 |
| JPH0812987B2 (ja) * | 1985-01-25 | 1996-02-07 | 株式会社日立製作所 | 遅延回路 |
| JPS62111517A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | クロツク発生方式 |
| JPH0355051B2 (ja) * | 1985-11-08 | 1991-08-22 | ||
| JPS62123821A (ja) * | 1985-11-25 | 1987-06-05 | Asia Electron Kk | タイミング信号発生器 |
| JPH054684B2 (ja) * | 1985-12-28 | 1993-01-20 | Fuji Denki Kk | |
| JPS62156714A (ja) * | 1985-12-28 | 1987-07-11 | Fuji Electric Co Ltd | 入力フイルタ回路 |
| JPS6390912A (ja) * | 1986-10-03 | 1988-04-21 | Nippon Telegr & Teleph Corp <Ntt> | タイミング信号遅延回路装置 |
| JPS63261920A (ja) * | 1987-04-20 | 1988-10-28 | Nec Corp | プログラム可能なタイミング発生用集積回路 |
| JPH02237253A (ja) * | 1989-03-10 | 1990-09-19 | Canon Inc | 電話機 |
| JPH0728735Y2 (ja) * | 1989-05-15 | 1995-06-28 | 株式会社アドバンテスト | 遅延発生回路 |
| JPH02145816U (ja) * | 1989-05-15 | 1990-12-11 | ||
| JPH04227314A (ja) * | 1990-04-16 | 1992-08-17 | Sony Tektronix Corp | デジタル遅延回路 |
| US6791389B2 (en) | 2000-05-30 | 2004-09-14 | Advantest Corporation | Variable delay circuit and a testing apparatus for a semiconductor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268656A (en) | Programmable clock skew adjustment circuit | |
| JP2639543B2 (ja) | デジタル・フィルタ装置 | |
| US4970405A (en) | Clock selection circuit for selecting one of a plurality of clock pulse signals | |
| US20110116337A1 (en) | Synchronising between clock domains | |
| JPH02284215A (ja) | コンピユータのシステム・クロツク発生器 | |
| JPH0214318A (ja) | 構成可能な数の乗算器サイクル及び可変除算サイクル比を有する浮動小数点回路 | |
| US4835414A (en) | Flexible, reconfigurable terminal pin | |
| US5551017A (en) | Polycyclic timing and apparatus for pipelined computer operation | |
| EP0645717A1 (en) | System for data synchronization and method therefor | |
| JPS595736A (ja) | タイミング作成回路 | |
| JP2003500723A (ja) | マルチプルコンポーネントシステム用クロックシステム | |
| US6049236A (en) | Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies | |
| US3997771A (en) | Apparatus and method for performing an arithmetic operation and multibit shift | |
| US4722070A (en) | Multiple oscillation switching circuit | |
| JPH11184555A (ja) | ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法 | |
| US20010005879A1 (en) | Inter-device coupler | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JP2653281B2 (ja) | 多相クロック制御回路 | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JPH0643961A (ja) | データ処理装置 | |
| JP3019049B2 (ja) | クロック制御回路およびクロック制御方法 | |
| JPH0561648A (ja) | 部分乗数選択回路 | |
| JP2685012B2 (ja) | ディジタル集積回路およびディジタルフィルタ | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPS6094522A (ja) | デイジタルミキシング回路 |