JPH054684B2 - - Google Patents
Info
- Publication number
- JPH054684B2 JPH054684B2 JP60293599A JP29359985A JPH054684B2 JP H054684 B2 JPH054684 B2 JP H054684B2 JP 60293599 A JP60293599 A JP 60293599A JP 29359985 A JP29359985 A JP 29359985A JP H054684 B2 JPH054684 B2 JP H054684B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- time
- von
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、シーケンサーにおける入力フイル
タ回路、すなわち、外部信号の状態を内部ロジツ
クレべルに変換する部分に関し、特に入力電圧の
しきい値を自由に設定できる入力フイルタ回路に
関する。
タ回路、すなわち、外部信号の状態を内部ロジツ
クレべルに変換する部分に関し、特に入力電圧の
しきい値を自由に設定できる入力フイルタ回路に
関する。
［従来技術とその問題点］
第２図に従来の入力フイルタ回路を示す。抵抗
２（抵抗値R1）は、電流制限抵抗であつて、定
格電圧（Vs）および定格電流（Is）なる製品仕様
にとつて設定される値によつてR1≒Vs／Isとなる
ような値を選ぶ。そして、０（Ｖ）からVs（Ｖ）
の間にしきい値電圧VON（Ｖ）を設定する。抵抗
３（抵抗値R2）はこのしきい値を調整する。１
は外部信号電源、５０はホトカプラ４の出力を入
力するバスドライバである。
２（抵抗値R1）は、電流制限抵抗であつて、定
格電圧（Vs）および定格電流（Is）なる製品仕様
にとつて設定される値によつてR1≒Vs／Isとなる
ような値を選ぶ。そして、０（Ｖ）からVs（Ｖ）
の間にしきい値電圧VON（Ｖ）を設定する。抵抗
３（抵抗値R2）はこのしきい値を調整する。１
は外部信号電源、５０はホトカプラ４の出力を入
力するバスドライバである。
なお、ホトカプラ４のホトダイオードの特性
を、VF（Ｖ）以下の電圧でインピーダンス無限
大、VF（Ｖ）以上で０（Ω）と近似すると、VON
を印加したとき、抵抗３（R2）による電圧効果
がVFとなるようにその抵抗値R2を選ぶ。
を、VF（Ｖ）以下の電圧でインピーダンス無限
大、VF（Ｖ）以上で０（Ω）と近似すると、VON
を印加したとき、抵抗３（R2）による電圧効果
がVFとなるようにその抵抗値R2を選ぶ。
この関係で式を表わすと、
R2×（VON／R1）＝VF
VONを越えたVTrなる電圧を印加した状態では、
（VTr−VF）／R1なる電流がホトダイオードを流
れ、２次側ホトトランジスタにON信号を伝達す
る。
（VTr−VF）／R1なる電流がホトダイオードを流
れ、２次側ホトトランジスタにON信号を伝達す
る。
しかしながら、抵抗２，３の抵抗値R1，R2は
連続した値ではなく、標準数なる離散した値であ
るので、VONは実際には離散した値しかとれな
いという欠点があつた。
連続した値ではなく、標準数なる離散した値であ
るので、VONは実際には離散した値しかとれな
いという欠点があつた。
［発明の目的］
この発明は、入力フイルタ回路における前述の
ような問題を解消し、任意にしきい値を選択する
ことができる入力フイルタ回路を提供することを
目的とする。
ような問題を解消し、任意にしきい値を選択する
ことができる入力フイルタ回路を提供することを
目的とする。
［発明の要点］
この発明は、所定レべル以上の外部入力信号を
内部ロジツクレべルに変換する入力フイルタ回路
において、前記所定レべル以上の外部入力信号に
対して信号を出力する第１手段と、該第１手段か
らの信号の入力開始時点から内部ロジツクレべル
に適合する出力信号を出力開始する時点までの時
間を調整する第２手段と、前記第１手段からの信
号の入力停止時点から前記出力信号を出力停止す
る時点までの時間を調整する第３手段とを備えた
ことを特徴とする。
内部ロジツクレべルに変換する入力フイルタ回路
において、前記所定レべル以上の外部入力信号に
対して信号を出力する第１手段と、該第１手段か
らの信号の入力開始時点から内部ロジツクレべル
に適合する出力信号を出力開始する時点までの時
間を調整する第２手段と、前記第１手段からの信
号の入力停止時点から前記出力信号を出力停止す
る時点までの時間を調整する第３手段とを備えた
ことを特徴とする。
［実施例］
第１図にこの発明の実施例を示す。第１図にお
いて第２図と同一部分は同一符号を付す。
いて第２図と同一部分は同一符号を付す。
１は外部信号電源、２は電流制限抵抗であつ
て、直列に接続されているホトカプラ４のダイオ
ードに流れる電流を制限する。ホトカプラ４は、
入力信号と内部ロジツク信号とを電気的に絶縁す
る。５は信号変換手段であつて、ホトカプラ４か
らの信号を入力して内部ロジツク信号を発生す
る。この信号変換手段５は、ホトカプラ４からの
出力信号を入力する入力ポート５Ａ、クロツクを
内蔵したCPU５Ｂ、入力ポート５Ａに入力され
た信号をCPU５Ｂを介して一時記憶するRAM５
Ｃ、後述の第４図の如き手順を記憶したROM５
ＤおよびRAM５Ｃに記憶された信号をCPU５Ｂ
を介して内部ロジツク信号として出力する出力ポ
ート５Ｅとを有する。
て、直列に接続されているホトカプラ４のダイオ
ードに流れる電流を制限する。ホトカプラ４は、
入力信号と内部ロジツク信号とを電気的に絶縁す
る。５は信号変換手段であつて、ホトカプラ４か
らの信号を入力して内部ロジツク信号を発生す
る。この信号変換手段５は、ホトカプラ４からの
出力信号を入力する入力ポート５Ａ、クロツクを
内蔵したCPU５Ｂ、入力ポート５Ａに入力され
た信号をCPU５Ｂを介して一時記憶するRAM５
Ｃ、後述の第４図の如き手順を記憶したROM５
ＤおよびRAM５Ｃに記憶された信号をCPU５Ｂ
を介して内部ロジツク信号として出力する出力ポ
ート５Ｅとを有する。
第３図ａはホトカプラ４への入力信号およびし
きい値VONを示す。第３図ｂに示すように、しき
い値VON以上の電圧の信号の入力時にホトカプラ
４（トランジスタ）のＣ−Ｅ間にオン電圧（入力
ポート５Ａへの入力電圧）が発生する。
きい値VONを示す。第３図ｂに示すように、しき
い値VON以上の電圧の信号の入力時にホトカプラ
４（トランジスタ）のＣ−Ｅ間にオン電圧（入力
ポート５Ａへの入力電圧）が発生する。
ついで信号処理手段５の作動について第４図を
参照して説明する。まずステツプS1において入
力ポートにホトカプラ４からの出力信号が入力さ
れたかを判断し、入力された場合はステツプS2
において、その入力時点からt1時間が経過したか
を判断する。t1時間経過したならば、ステツプS3
にすすんで、出力ポートから信号を出力開始す
る。ついでステツプS4にすすんでホトカプラ４
からの出力信号がオフになつたかを判断し、オフ
になつた場合はステツプS5にすすんでオフ時点
からt2時間経過したかを判断する。t2時間経過し
たならばステツプS6にすすんで出力ポートから
の信号出力を停止し、終了する。
参照して説明する。まずステツプS1において入
力ポートにホトカプラ４からの出力信号が入力さ
れたかを判断し、入力された場合はステツプS2
において、その入力時点からt1時間が経過したか
を判断する。t1時間経過したならば、ステツプS3
にすすんで、出力ポートから信号を出力開始す
る。ついでステツプS4にすすんでホトカプラ４
からの出力信号がオフになつたかを判断し、オフ
になつた場合はステツプS5にすすんでオフ時点
からt2時間経過したかを判断する。t2時間経過し
たならばステツプS6にすすんで出力ポートから
の信号出力を停止し、終了する。
したがつて、出力ポートからは、第３図Ｃに示
すような入力ポートへの信号入力開始からt1時間
経過した時点から開始（オン）し、入力ポートへ
の信号入力停止からt2時間経過時点で停止（オ
フ）する信号が出力ポートから出力される。この
ため、第３図ａとｃとから本入力フイルタ回路へ
の信号入力時点におけるしきい値電圧は擬似的に
VONからVON+に移行する。このように第３図
ａのような立上り特性をもつ入力信号波形に対し
て、適当にt1時間を設定することによつて、ハー
ド的なしきい値VONとは別のしきい値電圧
VON+を任意に設定できる。立ち下り時にも同様
にt2時間を設定することによつてしきい値を
VONからVON-に移行することができる。
すような入力ポートへの信号入力開始からt1時間
経過した時点から開始（オン）し、入力ポートへ
の信号入力停止からt2時間経過時点で停止（オ
フ）する信号が出力ポートから出力される。この
ため、第３図ａとｃとから本入力フイルタ回路へ
の信号入力時点におけるしきい値電圧は擬似的に
VONからVON+に移行する。このように第３図
ａのような立上り特性をもつ入力信号波形に対し
て、適当にt1時間を設定することによつて、ハー
ド的なしきい値VONとは別のしきい値電圧
VON+を任意に設定できる。立ち下り時にも同様
にt2時間を設定することによつてしきい値を
VONからVON-に移行することができる。
なお、信号変換手段５においては、CPUの読
み誤りを少なくするために、複数回のサンプリン
グを行い、その値の多数決結果を出力ポートに出
力するといつたリフトフイルタ処理をすることが
できる。
み誤りを少なくするために、複数回のサンプリン
グを行い、その値の多数決結果を出力ポートに出
力するといつたリフトフイルタ処理をすることが
できる。
また入力信号波形の立上り、立下り時間に対し
て充分周波数の高いクロツクでCPUを作動させ
れば、非常に細かく、VON+，VON-の値を設定
できる。
て充分周波数の高いクロツクでCPUを作動させ
れば、非常に細かく、VON+，VON-の値を設定
できる。
さらに、（VON+ −VON-）はヒステリシス
特性を示しており、ヒステリシス特性を有するゲ
ートを通さなくともこの特性が得られるという利
点も得られる。すなわち、入力信号電源の電圧が
変動して入力信号電圧がしきい値VON付近で振
動し、しきい値VONを超えたり下回つたりする
場合にも出力がオン、オフを繰り返すような不安
定な動作をすることがなく安定した動作が得られ
る。
特性を示しており、ヒステリシス特性を有するゲ
ートを通さなくともこの特性が得られるという利
点も得られる。すなわち、入力信号電源の電圧が
変動して入力信号電圧がしきい値VON付近で振
動し、しきい値VONを超えたり下回つたりする
場合にも出力がオン、オフを繰り返すような不安
定な動作をすることがなく安定した動作が得られ
る。
［効果］
以上説明したように、本発明によれば、きわめ
て簡単に、入力信号電圧のしきい値を任意に設定
することが可能で、かつヒステリシス特性を有す
るゲート回路を用いなくてもヒステリシス特性を
もたせることができるという利点を有する。
て簡単に、入力信号電圧のしきい値を任意に設定
することが可能で、かつヒステリシス特性を有す
るゲート回路を用いなくてもヒステリシス特性を
もたせることができるという利点を有する。
第１図はこの発明にかかる入力フイルタ回路の
一実施例を示す図、第２図は従来の入力フイルタ
回路を示す図、第３図は外部電源信号と信号変換
手段の入力ポートおよび出力ポートにおける波形
との関係を示す図、第４図は信号変換手段の作動
の一例を示すフローチヤートである。 １……外部信号電源、２……入力電源制限抵
抗、３……レべル調整抵抗、４……ホトカプラ、
５……信号変換手段。
一実施例を示す図、第２図は従来の入力フイルタ
回路を示す図、第３図は外部電源信号と信号変換
手段の入力ポートおよび出力ポートにおける波形
との関係を示す図、第４図は信号変換手段の作動
の一例を示すフローチヤートである。 １……外部信号電源、２……入力電源制限抵
抗、３……レべル調整抵抗、４……ホトカプラ、
５……信号変換手段。
Claims (1)
- １ 所定レべル以上の外部入力信号を内部ロジツ
クレべルに変換する入力フイルタ回路において、
前記所定レべル以上の外部入力信号に対して信号
を出力する第１手段と、該第１手段からの信号の
入力開始時点から内部ロジツクレべルに適合する
出力信号を出力開始する時点までの時間を調整す
る第２手段と、前記第１手段からの信号の入力停
止時点から前記出力信号を出力停止する時点まで
の時間を調整する第３手段とを備えたことを特徴
とする入力フイルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29359985A JPS62156714A (ja) | 1985-12-28 | 1985-12-28 | 入力フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29359985A JPS62156714A (ja) | 1985-12-28 | 1985-12-28 | 入力フイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62156714A JPS62156714A (ja) | 1987-07-11 |
| JPH054684B2 true JPH054684B2 (ja) | 1993-01-20 |
Family
ID=17796800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29359985A Granted JPS62156714A (ja) | 1985-12-28 | 1985-12-28 | 入力フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156714A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100578121C (zh) | 1997-12-16 | 2010-01-06 | 松下电器产业株式会社 | 使用可燃性致冷剂的空调器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595736A (ja) * | 1982-06-30 | 1984-01-12 | Fujitsu Ltd | タイミング作成回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55159633U (ja) * | 1979-05-02 | 1980-11-17 |
-
1985
- 1985-12-28 JP JP29359985A patent/JPS62156714A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595736A (ja) * | 1982-06-30 | 1984-01-12 | Fujitsu Ltd | タイミング作成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62156714A (ja) | 1987-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753592B2 (ja) | ２線式計器 | |
| US5912593A (en) | IC (current-capacitor) precision oscillator having frequency and duty cycle controls | |
| JP3338758B2 (ja) | 遅延回路 | |
| JPS62149215A (ja) | 時定数回路 | |
| JPH054684B2 (ja) | ||
| JPH05275999A (ja) | パワーデバイスの駆動保護回路 | |
| EP1083436B1 (en) | Method and circuit for testing the presence of multiple supply voltages in an integrated circuit | |
| JPH11248761A (ja) | 電圧比較回路 | |
| JPH0514150A (ja) | 可変遅延装置 | |
| JP3600817B2 (ja) | 電圧比較回路 | |
| SU838682A1 (ru) | Стабилизатор посто нного напр жени | |
| KR940006092Y1 (ko) | 파워 온 리셋 회로 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JPS6243368B2 (ja) | ||
| JPH0514121A (ja) | 遅延回路 | |
| JPH05283994A (ja) | リセット回路 | |
| SU1436106A1 (ru) | Импульсный параметрический стабилизатор посто нного напр жени | |
| KR860003524Y1 (ko) | 마이크로 프로세서의 리세트 회로 | |
| JPH02105631A (ja) | 比較回路 | |
| JPH05291957A (ja) | 比較基準切換スイッチ付ワンチップ・コンパレータ | |
| JPH0538132A (ja) | スイツチングレギユレータの保護回路 | |
| JPH0334693B2 (ja) | ||
| JPH03250815A (ja) | Ａ／ｄコンバータ | |
| JPH0311187B2 (ja) | ||
| JPH0553693A (ja) | 情報端末機器等のリセツト回路 |