JPH05283994A - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPH05283994A JPH05283994A JP7967592A JP7967592A JPH05283994A JP H05283994 A JPH05283994 A JP H05283994A JP 7967592 A JP7967592 A JP 7967592A JP 7967592 A JP7967592 A JP 7967592A JP H05283994 A JPH05283994 A JP H05283994A
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- voltage
- resistor
- power supply
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】電源電圧が変動した時にディジタル回路が誤動
作する事を防ぐこと。 【構成】システム動作時にスイッチ素子５がオン状態と
なり、システム全体に電圧を供給する。前記スイッチ素
子５に並列に抵抗６，８を接続し、抵抗６と直列に抵抗
７を、抵抗８と直列に抵抗９をそれぞれ接続する。抵抗
９と８の接続点と電源端子２との間に容量１０を接続
し、前記抵抗６と抵抗７の接続点１３の電圧を抵抗８と
抵抗９の接続点１２の電圧より高く設定する。接続点１
３を電圧比較器の＋側に、接続点１２を−側に接続し、
安定状態とする。電源電圧が安定状態から変動した時、
接続点１２には容量１０が接続されている為、容量１０
の時定数により接続点１３より立下がりが遅れ、接続点
１２と１３の電位が逆転した時にリセット信号を出力
し、回路システムの誤動作を防ぐ。
作する事を防ぐこと。 【構成】システム動作時にスイッチ素子５がオン状態と
なり、システム全体に電圧を供給する。前記スイッチ素
子５に並列に抵抗６，８を接続し、抵抗６と直列に抵抗
７を、抵抗８と直列に抵抗９をそれぞれ接続する。抵抗
９と８の接続点と電源端子２との間に容量１０を接続
し、前記抵抗６と抵抗７の接続点１３の電圧を抵抗８と
抵抗９の接続点１２の電圧より高く設定する。接続点１
３を電圧比較器の＋側に、接続点１２を−側に接続し、
安定状態とする。電源電圧が安定状態から変動した時、
接続点１２には容量１０が接続されている為、容量１０
の時定数により接続点１３より立下がりが遅れ、接続点
１２と１３の電位が逆転した時にリセット信号を出力
し、回路システムの誤動作を防ぐ。
Description
【０００１】
【産業上の利用分野】本発明はリセット回路に関し、特
にディジタル回路を内蔵したＬＳＩのリセット回路に関
する。
にディジタル回路を内蔵したＬＳＩのリセット回路に関
する。
【０００２】
【従来の技術】従来のリセット回路は、図３に示すよう
に、電源端子１６と電源に端子１８との間に、抵抗１３
と容量１４とが直列接続され、その接続点１９をインバ
ータ１５に入力する構成となっている。次に動作につい
て説明する。
に、電源端子１６と電源に端子１８との間に、抵抗１３
と容量１４とが直列接続され、その接続点１９をインバ
ータ１５に入力する構成となっている。次に動作につい
て説明する。
【０００３】電源端子１６と電源端子１８との間の接続
点１９の電位がインバータ１５のスレッショルド電圧に
達する間、リセット信号を出力端子１７を通して出力し
ている。接続点１９の電位がインバータ１５のスレッシ
ョルド電圧以上になると、インバータ１５の出力は反転
し、リセット信号は解除される。このようにして、リセ
ット信号が得られるようになっていた。
点１９の電位がインバータ１５のスレッショルド電圧に
達する間、リセット信号を出力端子１７を通して出力し
ている。接続点１９の電位がインバータ１５のスレッシ
ョルド電圧以上になると、インバータ１５の出力は反転
し、リセット信号は解除される。このようにして、リセ
ット信号が得られるようになっていた。
【０００４】
【発明が解決しようとする課題】この従来のリセット回
路は、インバータ１５を用いて構成しているが、一般に
インバータ１５を用いるとスレッショルド電圧が一定に
保てず、温度特性が悪く、パルス幅にばらつきが生じる
などの欠点があり、特に電圧変動の為にシステムが誤動
作した事を感知し、リセット信号を出力しなければなら
ない場合に、インバータのスレッショルド電圧に影響さ
れる為リセット信号が出力されない時があり、システム
誤動作の修復ができないという欠点があった。
路は、インバータ１５を用いて構成しているが、一般に
インバータ１５を用いるとスレッショルド電圧が一定に
保てず、温度特性が悪く、パルス幅にばらつきが生じる
などの欠点があり、特に電圧変動の為にシステムが誤動
作した事を感知し、リセット信号を出力しなければなら
ない場合に、インバータのスレッショルド電圧に影響さ
れる為リセット信号が出力されない時があり、システム
誤動作の修復ができないという欠点があった。
【０００５】本発明の目的は、前記欠点を解決し、正確
にセットできるようにしたリセット回路を提供すること
にある。
にセットできるようにしたリセット回路を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明のリセット回路の
構成は、電源電圧を抵抗分割した第１の電圧を一方の入
力とし、前記電源電圧を抵抗分割すると共に時定数を持
たせるための容量を負荷した第２の電圧を他方の入力と
する電圧比較器を備えたことを特徴とする。
構成は、電源電圧を抵抗分割した第１の電圧を一方の入
力とし、前記電源電圧を抵抗分割すると共に時定数を持
たせるための容量を負荷した第２の電圧を他方の入力と
する電圧比較器を備えたことを特徴とする。
【０００７】
【実施例】図１は本発明の実施例のリセット回路を示す
回路図である。
回路図である。
【０００８】図１において、本実施例のリセット回路
は、第１の電源端子１と、第２の電源端子２と、入力端
子３からの制御信号をゲートに入力され第１の電源端子
１に接続されたスイッチ素子５と、このスイッチ素子５
の他端に並列接続された第１の抵抗６と第２の抵抗８
と、第１の抵抗６に直列接続され他端を第２の電源端子
２に接続された第３の抵抗７と、第２の抵抗８に直列接
続され他端を第２の電源端子２に接続された第４の抵抗
９と、第４の抵抗９と第２の抵抗８との共通接続点を第
１の接続点１２とし、第１の接続点１２と前記第２の電
源端子２との間に接続された容量１０と、第１の抵抗６
と第３の抵抗７との共通接続点を第２の接続点１３と
し、第１の接続点１２と第２の接続点１３からの信号を
入力信号とする電圧比較器１１と、この電圧比較器１１
からの信号を出力する出力端子４で構成されている。
は、第１の電源端子１と、第２の電源端子２と、入力端
子３からの制御信号をゲートに入力され第１の電源端子
１に接続されたスイッチ素子５と、このスイッチ素子５
の他端に並列接続された第１の抵抗６と第２の抵抗８
と、第１の抵抗６に直列接続され他端を第２の電源端子
２に接続された第３の抵抗７と、第２の抵抗８に直列接
続され他端を第２の電源端子２に接続された第４の抵抗
９と、第４の抵抗９と第２の抵抗８との共通接続点を第
１の接続点１２とし、第１の接続点１２と前記第２の電
源端子２との間に接続された容量１０と、第１の抵抗６
と第３の抵抗７との共通接続点を第２の接続点１３と
し、第１の接続点１２と第２の接続点１３からの信号を
入力信号とする電圧比較器１１と、この電圧比較器１１
からの信号を出力する出力端子４で構成されている。
【０００９】次に本実施例の動作を説明する。システム
動作時に第１の電源端子１は高電位に第２の電源端子２
は接地電位とする。入力端子３からの制御信号によりス
イッチ素子５がオン状態となり、システム全体に電位を
供給する。この電位は抵抗により分圧され、電圧比較器
１１の−側への入力となっている接続点１２の電位を、
図２に示されるように、Ｖ（１２）とし、前記電圧比較
器１１の＋側の入力となっている接続点１３の電位をＶ
（１３）とする。
動作時に第１の電源端子１は高電位に第２の電源端子２
は接地電位とする。入力端子３からの制御信号によりス
イッチ素子５がオン状態となり、システム全体に電位を
供給する。この電位は抵抗により分圧され、電圧比較器
１１の−側への入力となっている接続点１２の電位を、
図２に示されるように、Ｖ（１２）とし、前記電圧比較
器１１の＋側の入力となっている接続点１３の電位をＶ
（１３）とする。
【００１０】電源電圧安定状態では、接続点１２と接続
点１３の電位差は〔Ｖ（１３）−Ｖ（１２）〕あるが、
電源電圧変動時には接続点１２には容量１０が接続され
ている為に、前記抵抗と容量の時定数により立下がり
〔Ｖ（１３）＜Ｖ（１２）〕になった時に電圧比較器１
１の＋側の入力より−側の入力が大きくなる。この為
に、前記電圧比較器１１でこれを検出し、出力端子４で
リセット信号が得られる。
点１３の電位差は〔Ｖ（１３）−Ｖ（１２）〕あるが、
電源電圧変動時には接続点１２には容量１０が接続され
ている為に、前記抵抗と容量の時定数により立下がり
〔Ｖ（１３）＜Ｖ（１２）〕になった時に電圧比較器１
１の＋側の入力より−側の入力が大きくなる。この為
に、前記電圧比較器１１でこれを検出し、出力端子４で
リセット信号が得られる。
【００１１】
【発明の効果】以上説明したように、本発明は、電圧変
動によりシステムが誤動作した場合、特に電圧比較器の
＋側と−側の入力すなわち第１の抵抗と第３の抵抗の接
続点の電圧と第２の抵抗と第４の抵抗の接続点の電圧差
分の電位が変動した時に、第２の抵抗と第４の抵抗の接
続点には容量が接続されている為に、前記抵抗と容量に
よる時定数で、第２の抵抗と第４の抵抗の接続点の電位
は立ち下がり、これにより第１の抵抗と第３の抵抗の接
続点の電位より第２の抵抗と第４の抵抗の接続点の電位
が高くなった時に、電圧比較器でこれを検出し、リセッ
ト信号を出力することができ、また抵抗値の値のきめ方
により電圧比較器の入力である抵抗の分圧点の電位を決
定できる為、任意の電位差を感知してリセット信号を出
力するという効果を有する。
動によりシステムが誤動作した場合、特に電圧比較器の
＋側と−側の入力すなわち第１の抵抗と第３の抵抗の接
続点の電圧と第２の抵抗と第４の抵抗の接続点の電圧差
分の電位が変動した時に、第２の抵抗と第４の抵抗の接
続点には容量が接続されている為に、前記抵抗と容量に
よる時定数で、第２の抵抗と第４の抵抗の接続点の電位
は立ち下がり、これにより第１の抵抗と第３の抵抗の接
続点の電位より第２の抵抗と第４の抵抗の接続点の電位
が高くなった時に、電圧比較器でこれを検出し、リセッ
ト信号を出力することができ、また抵抗値の値のきめ方
により電圧比較器の入力である抵抗の分圧点の電位を決
定できる為、任意の電位差を感知してリセット信号を出
力するという効果を有する。
【図１】本発明の一実施例のリセット回路を示す回路図
である。
である。
【図２】図１に示した実施例のタイミング図である。
【図３】従来のリセット回路を示す回路図である。
１，２，１６，１８ 電源端子 ３ 入力端子 ４ 出力端子 ５ スイッチ素子 ６，７，８，９，１３ 抵抗 １０，１４ 容量 １１ 電圧比較器 １２，１３ 抵抗分圧された接続点
Claims (2)
- 【請求項１】 電源電圧を抵抗分割した第１の電圧を一
方の入力とし、前記電源電圧を抵抗分割すると共に時定
数を持たせるための容量を負荷した第２の電圧を他方の
入力とする電圧比較器を備えたことを特徴とするリセッ
ト回路。 - 【請求項２】 第１及び第２の電源端子と、入力端子か
らの制御信号がゲートに入力され、前記第１の電源端子
に接続されたスイッチ素子と、前記スイッチ素子の他端
に並列接続された第１及び第２の抵抗と、前記第１の抵
抗に直列接続され他端を前記第２の電源端子に接続され
た第３の抵抗と、前記第２の抵抗に直列接続され他端を
前記第２の電源端子に接続された第４の抵抗と、前記第
４の抵抗と前記第２の抵抗とを共通接続点とする第１の
接続点と、前記第１の接続点と前記第２の電源端子との
間に接続された容量と、前記第１の抵抗と第３の抵抗と
を共通接続点とする第２の接続点と、前記第２の接続点
及び前記第１の接続点からの信号をそれぞれ入力信号と
する電圧比較器と、前記電圧比較器からの信号を出力す
る出力端子とを備えることを特徴とするリセット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7967592A JPH05283994A (ja) | 1992-04-01 | 1992-04-01 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7967592A JPH05283994A (ja) | 1992-04-01 | 1992-04-01 | リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283994A true JPH05283994A (ja) | 1993-10-29 |
Family
ID=13696774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7967592A Withdrawn JPH05283994A (ja) | 1992-04-01 | 1992-04-01 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283994A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0872790A2 (en) * | 1997-04-16 | 1998-10-21 | Nec Corporation | Power supply voltage detection device |
| US6675301B1 (en) * | 1999-10-26 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer malfunction preventive apparatus and microcomputer malfunction preventive method |
-
1992
- 1992-04-01 JP JP7967592A patent/JPH05283994A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0872790A2 (en) * | 1997-04-16 | 1998-10-21 | Nec Corporation | Power supply voltage detection device |
| EP0872790A3 (en) * | 1997-04-16 | 2003-11-19 | NEC Electronics Corporation | Power supply voltage detection device |
| US6675301B1 (en) * | 1999-10-26 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer malfunction preventive apparatus and microcomputer malfunction preventive method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4963840A (en) | Delay-controlled relaxation oscillator with reduced power consumption | |
| JPS62149215A (ja) | 時定数回路 | |
| JPH0124444B2 (ja) | ||
| US4883993A (en) | Antibounce circuit for digital circuits | |
| JPH05283994A (ja) | リセット回路 | |
| US4370619A (en) | Phase comparison circuit arrangement | |
| US9093961B2 (en) | Operational amplifier | |
| JP2850618B2 (ja) | リセット制御回路 | |
| US3980901A (en) | Trigger pulse generator circuit | |
| JP2006112889A (ja) | 電源電圧検出回路 | |
| US7683591B2 (en) | Semiconductor device with voltage variation detector | |
| JPH0229117A (ja) | リセット回路 | |
| JPS62196919A (ja) | 比較器 | |
| JP3526103B2 (ja) | 電圧検出器のヒステリシス回路 | |
| KR940007252B1 (ko) | 리세트 회로 | |
| JPH0157529B2 (ja) | ||
| JP2775088B2 (ja) | 異常検出装置 | |
| JP2985582B2 (ja) | クロック回路 | |
| JPH04277922A (ja) | リセット回路 | |
| JPH0358614A (ja) | 半導体装置 | |
| JPH04326811A (ja) | 積分回路 | |
| JPH06289961A (ja) | リセット回路 | |
| JPH05153102A (ja) | クロツク断検出回路 | |
| JPS6130116A (ja) | 電圧検出回路 | |
| JPH06242845A (ja) | 直流安定化電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |