JP2003500723A - マルチプルコンポーネントシステム用クロックシステム - Google Patents

マルチプルコンポーネントシステム用クロックシステム

Info

Publication number
JP2003500723A
JP2003500723A JP2000620448A JP2000620448A JP2003500723A JP 2003500723 A JP2003500723 A JP 2003500723A JP 2000620448 A JP2000620448 A JP 2000620448A JP 2000620448 A JP2000620448 A JP 2000620448A JP 2003500723 A JP2003500723 A JP 2003500723A
Authority
JP
Japan
Prior art keywords
clock
clock signal
bus
module
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000620448A
Other languages
English (en)
Inventor
ルーネ エッチ ジェンセン
ミヒャエル ガートラン
トーマス オデュワイア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003500723A publication Critical patent/JP2003500723A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 信頼性がありかつ頑強なバスシステムインターフェースを提供するクロックアーキテクチャを提供すること。 【解決手段】 クロックモジュールは、バス-クロックのスピードでの処理モジュール間のデータ転送に対して適切な安全性マージンを提供することができるモジュールクロックの組合せを提供するバス-クロック信号の生成と共に作動する。好適な一実施例の場合、システム-クロックは、バス-クロックと、バス-クロックに対して所定位相関係を有するサンプル-クロックを生成する。各処理モジュールに対する必要な各々の周波数でのベース-クロックは、従来の態様で生成され、そして本発明に従って、生成するサンプル-クロックにより各対応する処理モジュールに提供されるサンプリングされるモジュールクロックによりサンプリングされる。バス-クロックに対して対応する所定の位相関係を有するサンプル-クロックにより各ベース-クロックをサンプリングすることにより、各モジュールクロックは、バス-クロックに対して所定の位相関係を有するであろう。所定の位相関係を適切に選択することにより、最適のデータ転送速度を、達成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、エレクトロニックシステムの分野、特に、マルチプルクロックコン
ポーネントまたはモジュールを有するコンポーネントを有するシステムに関する
。
【０００２】
【従来の技術】
大規模システムは、しばしば共通バスを介して通信するマルチプルコンポーネ
ントを含む。従来の共通バス方式の場合、バス-クロックが、モジュール間の通
信を同期させるために提供される。すなわち、モジュールの間の信頼できるバス
通信は、通信されているデータが、その通信が、実際に発生する時に安定してい
ることを要求する。バス-クロックは、これらの安定通信時刻を識別する。従来
、モジュールは、通信時刻が発生するときにそれが安定しているように、その通
信時刻の充分前にバスにそのデータを書き、そしてモジュールは、バス-クロッ
ク遷移により識別されて、通信時刻が発生すると、バスからデータを読出す。
【０００３】 伝搬遅延およびコンポーネント遅延などにより、モジュールがデータを読出す
実時刻は、バス-クロック遷移が発生する時刻と必ずしも一致しないので、書込
みモジュールは、遷移の前後のある許容範囲バンド内でデータの安定性を維持し
なければならず、そして他のモジュールは、例えば、次のバス-クロック遷移を
見越して、この許容範囲バンド内でバスへの書込みを開始することはできない。
バスからデータを読出す各モジュールは、この許容範囲バンドの範囲内でその読
出し操作を遂行しなければならない。
【０００４】 一般に、バス-クロック遷移の前後の許容範囲バンドの幅は、バス-クロック遷
移が発生することができるスピードを制限するので、バスによる達成データ転送
速度を制限する。しかしながら、許容範囲バンドを狭くすることは、モジュール
がより厳しい限界を確実に満たすためのより厳しい設計と製造ルールを必要とす
るので、モジュールのコストは増大する。典型的な設計の場合、システム性能を
より向上させると言う常に増大する要求は、可能な限りの最速スピードを達成す
るために許容範囲を可能な限り小さくし、バス-クロックスピードに「限界をプ
ッシュ」させる。実際の伝播遅延およびコンポーネント遅延等は、各モジュール
をチップまたはボード上に実際に配置およびルーティングすることによる効果が
決るまで、決定出来ないので、モジュールは、データが、正しく正確な時間にバ
スから読出されまたはバスに書込まれることが保証されるように、典型的には、
繰り返し設計されそして再設計される。すなわち、各モジュールのクロックは、
その特定のルーティング路およびそれに関連する遅延パラメータにより、それが
、チップまたはボード上のその特定位置でバス-クロックと同位相で同期するよ
うに、調整されまたは再設計される。この反復的な設計過程は、高価であり、そ
してモジュールの各々の干渉および設計またはレイアウト変化の各々が、設計と
タイミングのトレードオフと制約のますます困難になる組み合わせを発生させる
ので、しばしば、プログラムスケジュールに重大な支障が生じてしまう。
【０００５】 反復的な設計過程の尤度を減少させるために、代替技術が、厳しいクロック許
容範囲要求に適合する尤度を増大させるために開発されて来た。一般的な技術は
、自己同期設計技法の使用である。例えば、チップまたはボード上のモジュール
の位置に関わらずモジュールの入力または出力がバス-クロックに同期している
ことを保証するために、モジュールは、その名が意味するように、モジュールの
データ転送クロックの位相をバス-クロックの位相にロックする、位相同期ルー
プ（PLL）を含むことができる。すなわち、バス-クロックの位相と整合させるた
めに各モジュールのクロックを物理的に調整するよりも、PLLは、この整合化を
電子的にかつ自動的に実行する。各モジュールのレイアウトパラメータが、各モ
ジュールのバス-クロックとの位相関係に影響を及ぼすので、この代替技術にお
ける各モジュールは、正確な位相整合を遂行するためにPLLを含まなければなら
ない。
【０００６】 自己同期モジュールの使用は、必要な設計反復の数を実質上減少させるが、PL
L回路を各モジュールに加えることに関連する付加コストが必要である。これら
のコストには、使用されるコンポーネントの付加コスト、各PLLをテストするこ
との付加コスト、各PLLを収容するために必要なチップまたはボードの面積等が
含まれる。加えて、従来のPLLは、この技術分野において周知のように、デジタ
ルコンポーネントに較べて設計製造が本質的により困難でかつ高価で、そしてデ
ジタルコンポーネントほどより新たな技術に基準化出来ないアナログコンポーネ
ントを含む。また、各PLLは、デジタルコンポーネントに比較してかなりの量の
電力を消費する。
【０００７】
【課題を解決するための手段】
本発明の目的は、信頼性がありかつ頑強なバスシステムインターフェースを提
供するクロックアーキテクチャを提供することである。本発明の他の目的は、モ
ジュール式であるクロックアーキテクチャを提供することである。本発明の他の
目的は、スケーラブルであるクロックアーキテクチャを提供することである。本
発明の他の目的は、テストが容易なクロックアーキテクチャを提供することであ
る。本発明の他の目的は、システムテストに関連した複雑さを減少させるクロッ
クアーキテクチャを提供することである。本発明の他の目的は、PLLにもとずく
設計の場合に比較して電力消費が実質上少ないクロックアーキテクチャを提供す
ることである。
【０００８】 これらのおよびその他の目的は、前記バス-クロックの前記速度での処理モジ
ュール間のデータ転送に対する適切な安全マージンを提供するモジュールクロッ
クの組合せを提供する前記バス-クロック信号の前記生成と連動して ― ために
作動するクロックモジュールを提供することにより達成される。好適な一実施例
の場合、マスタ-クロックは、バス-クロックと、バス-クロックに対して所定の
位相関係を有するサンプル-クロックを生成する。各処理モジュールに対して必
要な各々の周波数でのベース-クロックは、従来の態様で生成され、そして、本
発明によると、サンプル-クロックによりサンプリングされ、各対応する処理モ
ジュールに提供されるサンプリングされたモジュールクロックが生成される。バ
ス-クロックに対して対応する所定の位相関係を有するサンプル-クロックにより
、各ベース-クロックをサンプリングすることにより、各モジュールクロックは
、バス-クロックに対して所定の位相関係を有するであろう。所定位相関係を適
切に選択することにより、最適なデータ転送速度を、達成することができる。
【０００９】 本発明は、以下に、添付の図面を参照して、より詳細に具体例により説明され
る。
【００１０】
【発明を実施するための形態】
図1は、本発明のクロックモジュール120を有する処理システム100のダイアグ
ラムの一具体例を示す。クロックモジュール120に加えて、処理システム100は、
共通バス150を介して相互に通信する一つ以上の処理モジュール131-133を有する
。
【００１１】 処理モジュール131-133は、ここでは、クロック信号121-123に応じてある機能
をそれぞれ実行し、そして共通バス150により、相互にかつ潜在的に他の装置と
通信する装置の具体例として使用される。処理モジュールは、例えば、バス150
からの入力データに応答し、かつバス150に出力データを生成するステートマシ
ンとすることができる。そのステートマシンは、一連のコマンドを開始して、バ
ス150を介してそれに通信される文字または画像の印刷を遂行するプリンタコン
トローラ、現在ロードされたディスクの内容を読出し、そして上述したプリンタ
コントローラにより次のプリントアウトに対してバス150にその内容を提供するC
Dプレーヤコントローラ等とすることができる。
【００１２】 クロックモジュール120は、各々の処理モジュール131-133に対し必要なモジュ
ールクロック信号121-123を提供する。本発明の一態様によると、クロックモジ
ュール120は、共通バス-クロック信号125も提供する。クロックモジュール120は
マスタ-クロック信号101に基づいて、これらのモジュールクロック信号121-123
とバス-クロック信号125を提供し、同期と他の時間に関する動作を容易にする。
本発明によると、各モジュールクロック信号121-123は、バス-クロック125と所
定の位相関係を有する。
【００１３】 図2は、本発明のクロックモジュール120のダイアグラムの一具体例である。こ
のクロックモジュール120の具体例は、モジュールクロック信号A-clock 121と、
B-clock 122と、バス-クロック信号125と所定の位相関係を有するK-clock 123と
を生成する。さらに以下に議論される所定の位相は、モジュール131-133からバ
ス150に与えられるデータの遷移と、バス150のデータ転送を制御するバス-クロ
ック125の遷移との間に安全性マージンを提供するように、決定される。この具
体例のクロック-モジュール120に所定の位相関係を提供することは、ベース-ク
ロック信号281-283を、サンプラ221-223によりバス-クロック125と所定の位相関
係を有するサンプル-クロック241に対応させることによる、サンプリングにより
遂行される。サンプル-クロック241は、バス-クロック125の周波数の「n」（nは
整数）倍の周波数を有するマスタ-クロック信号から導出される。図2の具体例の
実施例の場合、バス-クロック125は、f/n分周器230により、このマスタクロック
信号から導出される。このようにして、マスタークロックに対し位相シフトモジ
ュール240により導入されるサンプル-クロック241の位相シフトは、バス-クロッ
ク125に対するサンプル-クロック241の位相シフトでもある。他の信号に対し固
定された位相関係を有する信号を提供する代替構成は、一般に、従来技術におい
て周知である。
【００１４】 ベース-クロック信号281-283は、対応する処理モジュール（各処理モジュール
は潜在的に異なる要求を有する）が必要とするクロック信号である。各ベース-
クロック信号281-283の特定周波数は、システム設計における通常の技術を使用
して定義される。従来、各ベース-クロック信号の周波数は、モジュール間の変
化する位相関係を避けるために、バス-クロック125の周波数の整数分数である。
例えば、一番目の処理モジュールは、バス-クロック周波数の三分の一で、二番
目は半分で、三番目はバス-クロック周波数と同じで作動するように構成するこ
とができる。これらの整数分数（nA、nB、nK）は、図2の具体例にベース-クロッ
ク信号281-283を生成する分周器271-273により示されている。ここで、nは、バ
ス-クロック周波数を提供する整数除数で、そしてA、BとKはバス-クロックに対
し各モジュールクロック周波数を提供する整数除数である。バス-クロック125に
対し固定された周波数関係を有する各ベース-クロック信号281-283を提供する代
替構成は、従来技術において広く知られている。
【００１５】 図3は、ベース-クロック信号281-283におけるこのサンプリングプロセスの効
果を示すタイミング図の一具体例である。ライン3Cに示されるように、サンプル
-クロック241は、オンライン3Bに示されているバス-クロック125に対し303位相
シフトされている。バスクロック125に対し所望の所定位相関係にないベース-ク
ロック信号281、282と283は、ライン3D、3Fと3Hに示されている。図2と3の具体
例の場合、本発明の視点でこの技術の当業者には明白であるように、バス-クロ
ック125に対する各々のベース-クロック信号281-283は、上述した所定の位相未
満しか必要としないが、ベース-クロック信号281-283は、相互にかつバス-クロ
ック150と同じ位相関係を有するものとして示されている。
【００１６】 結果として得られるサンプリングされたモジュールクロック信号121-123は、
それぞれ、ライン3E、3Gおよび3Jに示されている。図示されるように、モジュー
ルクロック信号121-123の上昇エッジ311-313は、それぞれ、サンプルクロック24
1の上昇エッジ350に対応し、かつモジュールクロック信号121-123の立下りエッ
ジ321-323も、サンプル-クロック241の上昇エッジ351-353に対応する。このよう
に、サンプル-クロック241の活性エッジが、バス-クロック125に対する所定位相
303で発生するので、サンプ化されたクロック信号121-123の遷移は、バス-クロ
ック125に対する所定位相で発生する。サンプル-クロック241の所定位相303と各
サンプリングされたクロック信号121-123の所定位相との間の差は、各サンプラ2
21-223により導入される、好適な一実施例においては、最小の位相シフトである
。例えば、サンプラ221-223は、サンプル-クロック241によりエッジトリガーさ
れる、入力としてベース-クロック信号281-283を有する従来のフリップフロップ
とすることができる。参照と理解の容易さのために、以下では、各サンプラ221-
223により導入される位相シフトは、等しくかつ実質上ゼロとみなすので、各サ
ンプリングされたクロック信号121-123の所定位相シフトは、図3に示されるよう
に、サンプル-クロック241の所定位相シフト303に実質上等しいと考える。
【００１７】 所定位相シフト303は、この技術分野において一般的なタイミング解析技術を
使用して決定することができる。信頼性がある動作を保証するために、クロック
モジュール120からその対応する処理モジュール131-133への各クロック信号121-
123の推定されるスキューは、推定される伝搬遅延に基づいて決定される。バス1
50にアクセスするために使用される対応する処理モジュール131-133におけるデ
ータ切り替え装置の特性に基づいて、または各クロック信号121-123に関連する
全位相シフトを提供する、バス150にアクセスする全ての装置に関連する一般的
な仕様に基づいて、クロック信号121-123とバス-クロック125との間に必要な位
相シフトが、この推定されたスキューに加えられる。好適な一実施例の場合、サ
ンプル-クロック241の所定位相303は、各クロック信号121-123と関連する全位相
シフトの最大値に安全性マージンを加えたものとなるように決定される。この技
術分野において一般的であるように、安全性マージンの選択は様々なファクタに
依存する。しばしば、これらのファクタは、安全性マージンが、（所定位相303
から各クロック信号121-123の全位相シフトの最大値を減算して）計算される所
定位相303を決定する設計制約条件である。例えば、設計制約条件が最小コスト
である場合、位相シフトモジュール240は、実質上180°に等しい固定された位相
シフトを提供する単純な反転器とすることができる。同様に、バス-クロック125
の周波数は、より高いレベルシステムへのインターフェース要求に基づく、また
は業界標準とのコンプライアンスに基づく、所定周波数とすることができる。こ
のようなシステム設計制約条件が与えられ、所定の安全性マージンが個々のまた
は全体の目標を満たすことが出来ない場合、設計制約条件は再評価され、設計変
更または要求変更がなされ、安全性マージンが再計算されてそして評価される。
このプロセスは、適切な安全性マージンが達成されるまで繰り返すことができる
が、それは、しばしば、従来のモジュールクロック設計技法を使用する完了した
設計のレイアウトまたは製造に比較して、充分事前にかつかなり少ないコストで
実行することができる。
【００１８】 図2のダイアグラムの具体例で示されるように、本発明のクロックモジュール1
20は、ディジタル分周器271-273とサンプラ221-223を使用して実施することがで
き、これにより、従来技術システムに関して上に議論したように、各処理モジュ
ール131-133に関連したアナログPLL回路の必要性を取り除くことが出来る。また
、好適な一実施例における位相シフトモジュール240は、180°の位相シフトを提
供する上述した反転器のようなデジタル論理回路のみを、または、マスタークロ
ックがバス-クロック周波数の2倍より高い場合、バス-クロック周期の個別サブ
マルティプルの選択を提供するリング-シフトレジスタを使用して、実施される
ことに留意されたい。ディジタル素子により位相シフトを提供するこれらのそし
てまた他の技術は、この技術分野において広く知られている。このような技術を
使用して、全体のクロックモジュール120は、ディジタル素子を使用して実施さ
れることができ、これにより、コスト、消費電力、クロック生成と同期に対する
従来のアナログ装置の使用による他の複雑さが排除される。
【００１９】 前述したことは、本発明の原理を示すものに過ぎない。当業者が、ここでは明
示的に記載または示されていないが、本発明の原理を具体化しかつその趣旨およ
び範囲内にある、種々の構成を考案することが可能であろうことは、理解される
であろう。図4は、処理システム100のクロックモジュール120の具体例において
採用され、そして、いくつかの代替具体例構成を示すために使用されるであろう
、本発明のクロック信号を生成するフローチャートの一具体例を示す。410で、
バス-クロックが、図2の、例えば、分周器230を使用して生成され、そして420で
、サンプル-クロックが、バス-クロックから固定された位相で生成される。これ
に代えて、外部源によりバス-クロックを提供することもでき、この場合、サン
プル-クロックは、この技術分野において一般的な同期技術を使用して、所定の
固定された位相で、この外から提供されたバス-クロックに同期されている。ル
ープ430-460は、図2の、例えば、分周器271-273とサンプリア 221-223を使用し
て、このベース-クロックの各ベース-クロックとサンプリング450の生成440を遂
行する。これに代えて、一つ以上のベース-クロックを、例えば、対応する処理
モジュールで外から生成することもできる。例えば、0より大きくかつサンプル-
クロックの所定の位相より小さい任意の位相で、バス-クロックと同期するある
大きな許容範囲内で外部で生成されたベース-クロックを保つ注意が払われると
、対応するサンプラは、バス-クロックと正確に位相が合っているサンプリング
されたモジュールクロックを提供するであろう。また、これに代えて、一つ以上
の処理モジュールに異なった所定位相を提供するために、多重サンプルクロック
を採用することもできる。例えば、バスからのデータを読出す装置に、一つの所
定位相遅れを有するクロック信号を提供すること、データを読み書きする装置に
、両方のクロック信号または第三の所定位相を有する他のクロック信号を提供す
ること、バスにデータを書込む装置に、他の所定位相遅れを有するクロック信号
を提供すること等が、可能である。
【００２０】 特定の構成と構造は、説明の目的のためのみで図示されている。処理モジュー
ル131-133の一つにクロックモジュール120を組み込むような代替構成は、この技
術分野の当業者には、明らかであろう。機能ブロックを、ハードウェア、ソフト
ウェアまたはこれらの組合せにより実施させることができる。例えば、分周器27
1-273の機能は、埋め込まれたプロセッサにおいて実行されるプログラミングコ
ード、またはサンプラ221-223を従来の論理ゲートとし、必要な機能を遂行する
ステートマシンとして作動するプログラマブルロジックアレイの生成を遂行する
プログラムミングコードにおいて具体化することができる。これらのそしてまた
他のシステム実現と最適化テクニックは、この技術分野において本発明の観点か
ら貼付の請求項の意図した範囲内で、当業者には明らかであろう。
【図面の簡単な説明】
【図１】本発明のクロックモジュールを有する処理システムのダイアグラムの一
具体例である。
【図２】本発明のクロックモジュールのダイアグラムの一具体例である。
【図３】本発明の処理システムのタイミング図の一具体例である。
【図４】本発明の処理システムに対するクロックモジュールのフローチャートの
一具体例である。
【符号の説明】
101 マスタ-クロック信号 120 クロックモジュール 121-123 モジュールクロック信号 125 バス-クロック信号 131-133 処理モジュール 150 バス 221-233 クロックサンプラ 230 分周器 240 移相器 241 サンプル-クロック信号 281-283 ベース-クロック信号 303 固定された位相
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガートラン ミヒャエル オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ (72)発明者 オデュワイア トーマス オランダ国 5656 アー アー アインド ーフェン プロフホルストラーン ６ Ｆターム(参考） 5B077 FF11 GG05 GG12 MM02 5B079 CC14 DD03 DD17 5K047 AA11 BB12 GG02 GG45 MM27 MM38 MM55 MM56 MM59

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 複数の処理モジュールの各処理モジュールが、モジュールクロック信号に応答
    し、かつバス-クロック信号に応じてバスを介してデータを通信する複数の処理
    モジュールと、クロックモジュールとを有する処理システムであって、 前記クロックモジュールが、 前記バス-クロック信号に対し固定された位相を有するサンプル-クロック信号
    を提供する移相器と、 各クロックサンプラが、前記バス-クロック信号に対し所定の位相を有する前
    記モジュールクロック信号を各対応する処理モジュールに対して生成するために
    、前記サンプル-クロック信号に応じて対応するベース-クロック信号をサンプリ
    ングする、複数のクロックサンプラとを 含む処理システム。
  2. 【請求項２】 前記移相器が、マスタ-クロック信号に基づいて前記サンプル-クロック信号を
    提供し、前記マスタ-クロック信号が、前記バス-クロック信号と同期している請
    求項1の処理システム。
  3. 【請求項３】 前記クロックモジュールが、更に、前記マスタ-クロック信号に基づいて前記
    バス−クロック信号を提供する分周器を含む請求項2の処理システム。
  4. 【請求項４】 前記クロックモジュールが、更に、前記マスタ-クロック信号に基づいて前記
    ベース-クロック信号の一つ以上を提供する一つ以上のベース分周器を含む請求
    項3の処理システム。
  5. 【請求項５】 前記クロックモジュールが、更に、マスタ-クロック信号に基づいて前記バス
    −クロック信号を提供する分周器を含む請求項1の処理システム。
  6. 【請求項６】 前記クロックモジュールが、更に、前記マスタ-クロック信号に基づいて前記
    ベース-クロック信号の一つ以上を提供する一つ以上のベース分周器を含む請求
    項5の処理システム。
  7. 【請求項７】 前記クロックモジュールが、更に、マスタ-クロック信号に基づいて前記ベー
    ス-クロック信号の一つ以上を提供する一つ以上のベース分周器を含む請求項1の
    処理システム。
  8. 【請求項８】 前記移相器が、インバータ、シフトレジスタ、カウンタおよびステートマシン
    の内の少なくとも一つを有する請求項1の処理システム。
  9. 【請求項９】 各々が、バス−クロック信号に対して所定の位相を有する複数のモジュールク
    ロック信号を提供するクロックモジュールであって、 マスタ-クロック信号を入力として受け入れかつそれから前記バス−クロック
    信号に対して前記所定の位相を有するサンプル-クロック信号を生成する移相器
    と、 使用可能な状態で移相器に結合されている複数のサンプラと、 一つ以上のベース-クロック信号と前記サンプル-クロック信号のベース-クロ
    ック信号を入力として受け入れ、かつそれから前記サンプル-クロック信号に同
    期している前記複数のモジュールクロック信号のモジュールクロック信号を生成
    する前記複数のサンプラの各サンプラとを 有するクロックモジュール。
  10. 【請求項１０】 バス−クロック信号と所定の位相関係を有する複数のクロック信号を生成する
    方法であって、 前記バス−クロック信号を生成し、 前記バス−クロック信号に対し固定された位相関係を有するサンプル-クロッ
    ク信号を生成し、 少なくとも一つのベース-クロック信号を生成し、 前記複数のクロック信号を生成する前記サンプル-クロック信号に応じて前記
    少なくとも一つのベース-クロック信号をサンプリングする方法。
  11. 【請求項１１】 更に、マスタ-クロック信号の生成を含み、そして 前記バス−クロック信号の生成が、前記マスタ−クロック信号に依存し、かつ
    前記信号の生成が、前記マスタ-クロック信号に依存する請求項10の方法。
  12. 【請求項１２】 少なくとも一つのベース−クロック信号の生成が、前記マスタ-クロック信号
    に依存する請求項11の方法。
JP2000620448A 1999-05-24 2000-05-04 マルチプルコンポーネントシステム用クロックシステム Withdrawn JP2003500723A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/316,983 1999-05-24
US09/316,983 US6434706B1 (en) 1999-05-24 1999-05-24 Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules
PCT/EP2000/004209 WO2000072121A1 (en) 1999-05-24 2000-05-04 Clock system for multiple component system

Publications (1)

Publication Number Publication Date
JP2003500723A true JP2003500723A (ja) 2003-01-07

Family

ID=23231592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000620448A Withdrawn JP2003500723A (ja) 1999-05-24 2000-05-04 マルチプルコンポーネントシステム用クロックシステム

Country Status (8)

Country Link
US (2) US6434706B1 (ja)
EP (1) EP1099149B1 (ja)
JP (1) JP2003500723A (ja)
KR (1) KR100661673B1 (ja)
CN (1) CN1171132C (ja)
DE (1) DE60021983T2 (ja)
TW (1) TW533346B (ja)
WO (1) WO2000072121A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247045B1 (ko) * 2008-04-29 2013-03-25 퀄컴 인코포레이티드 분주기 유닛 동기화를 위한 방법 및 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434706B1 (en) * 1999-05-24 2002-08-13 Koninklijke Philips Electronics N.V. Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules
US6573761B1 (en) * 2002-04-08 2003-06-03 Agilent Technologies, Inc. Timebase for sampling an applied signal having a synchronous trigger
US6650101B2 (en) * 2002-04-08 2003-11-18 Agilent Technologies, Inc. Timebase for sampling an input signal having a synchronous trigger
US7111186B2 (en) * 2003-04-28 2006-09-19 Sun Microsystems, Inc. Method and apparatus for static phase offset correction
CN100397791C (zh) * 2003-08-06 2008-06-25 华为技术有限公司 传输系统开销处理芯片侧时钟域转换电路的asic实现方法
KR100990484B1 (ko) * 2004-03-29 2010-10-29 삼성전자주식회사 직렬 버스 통신을 위한 송신 클럭 신호 발생기
US7844847B2 (en) * 2006-09-18 2010-11-30 Samsung Electronics Co., Ltd. System and method for tuning power consumption and group delay in wireless RFICs
US7685458B2 (en) * 2006-12-12 2010-03-23 Kabushiki Kaisha Toshiba Assigned task information based variable phase delayed clock signals to processor cores to reduce di/dt
US7574548B2 (en) * 2007-09-12 2009-08-11 International Business Machines Corporation Dynamic data transfer control method and apparatus for shared SMP computer systems
JP5432749B2 (ja) * 2010-02-01 2014-03-05 トヨタ自動車株式会社 マルチコアプロセッサを備える車載電子制御装置
US8564330B1 (en) * 2012-06-05 2013-10-22 Xilinx, Inc. Methods and systems for high frequency clock distribution
WO2014014520A1 (en) 2012-07-18 2014-01-23 Intel Corporation Measuring time offsets between devices with independent silicon clocks
WO2014093862A1 (en) * 2012-12-13 2014-06-19 Coherent Logix, Incorporated Reconfiguration of clock generation circuitry
US20190050020A1 (en) * 2017-08-10 2019-02-14 Qualcomm Incorporated Clock Signal Staggering with Clock Frequency Adjustment
WO2019199609A1 (en) * 2018-04-09 2019-10-17 The Regents Of The University Of California Quarter-rate serial-link receiver with low-aperture-delay samplers
CN112559268B (zh) * 2020-12-18 2024-04-26 北京华峰测控技术股份有限公司 测试装置、测试方法和计算机可读存储介质
US11764834B2 (en) 2022-02-15 2023-09-19 Raytheon Company Device for and method of synchronizing multiple beamforming devices
CN115877914B (zh) * 2023-01-17 2024-02-20 北京象帝先计算技术有限公司 信号控制方法、采样方法、装置、系统及电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600700A (en) * 1968-06-12 1971-08-17 Nippon Electric Co Circuit for phase locking an oscillator to a signal modulated in n-phases
JP2629028B2 (ja) * 1988-08-10 1997-07-09 株式会社日立製作所 クロック信号供給方法および装置
US4998244A (en) * 1989-07-17 1991-03-05 Racal Data Communications Inc. High speed module interconnection bus
US5036230A (en) * 1990-03-01 1991-07-30 Intel Corporation CMOS clock-phase synthesizer
JPH0436800A (ja) * 1990-05-31 1992-02-06 Sharp Corp 録音再生装置
US5341031A (en) 1990-08-27 1994-08-23 Mitsubishi Denki Kabushiki Kaisha Stable high speed clock generator
US5428764A (en) 1992-04-24 1995-06-27 Digital Equipment Corporation System for radial clock distribution and skew regulation for synchronous clocking of components of a computing system
US5734877A (en) * 1992-09-09 1998-03-31 Silicon Graphics, Inc. Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns
JP2755183B2 (ja) 1994-09-26 1998-05-20 日本電気株式会社 低消費電力動作用のクロックジェネレータ／コントローラ内蔵ｌｓｉ
US5577236A (en) * 1994-12-30 1996-11-19 International Business Machines Corporation Memory controller for reading data from synchronous RAM
US5565816A (en) * 1995-08-18 1996-10-15 International Business Machines Corporation Clock distribution network
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5712883A (en) 1996-01-03 1998-01-27 Credence Systems Corporation Clock signal distribution system
US5719511A (en) * 1996-01-31 1998-02-17 Sigma Designs, Inc. Circuit for generating an output signal synchronized to an input signal
US6125157A (en) * 1997-02-06 2000-09-26 Rambus, Inc. Delay-locked loop circuitry for clock delay adjustment
DE69700660T2 (de) * 1997-05-30 2000-02-10 Hewlett Packard Co Mehrkanalanordnung mit einem unabhängigen Taktsignal pro Kanal
US6047346A (en) * 1998-02-02 2000-04-04 Rambus Inc. System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers
US6434706B1 (en) * 1999-05-24 2002-08-13 Koninklijke Philips Electronics N.V. Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247045B1 (ko) * 2008-04-29 2013-03-25 퀄컴 인코포레이티드 분주기 유닛 동기화를 위한 방법 및 장치

Also Published As

Publication number Publication date
EP1099149A1 (en) 2001-05-16
US20020157032A1 (en) 2002-10-24
WO2000072121A1 (en) 2000-11-30
CN1171132C (zh) 2004-10-13
KR100661673B1 (ko) 2006-12-26
TW533346B (en) 2003-05-21
EP1099149B1 (en) 2005-08-17
DE60021983D1 (de) 2005-09-22
CN1310814A (zh) 2001-08-29
KR20010099599A (ko) 2001-11-09
DE60021983T2 (de) 2006-06-08
US6434706B1 (en) 2002-08-13
US6640310B2 (en) 2003-10-28

Similar Documents

Publication Publication Date Title
JP2003500723A (ja) マルチプルコンポーネントシステム用クロックシステム
US8205110B2 (en) Synchronous operation of a system with asynchronous clock domains
JPH10327047A (ja) 半導体集積回路およびその設計方法
US7496779B2 (en) Dynamically synchronizing a processor clock with the leading edge of a bus clock
JP4130006B2 (ja) 半導体装置
KR100195855B1 (ko) 소수배 시스템에 있어서 클록 동기 체계
US20020181639A1 (en) Adaptive de-skew clock generation
US7831856B1 (en) Detection of timing errors in programmable logic devices
US5758131A (en) Bus adapter for synchronizing communications between two circuits running at different clock rates
US6255870B1 (en) Apparatus for compensating locking error in high speed memory device with delay locked loop
US7119582B2 (en) Phase detection in a sync pulse generator
KR100419795B1 (ko) 위상 차 확대기
US7392406B2 (en) Circuit and method for generating clock signals for clocking digital signal processor and memory
EP1402641B1 (en) Method and apparatus for a clock circuit
US7382847B2 (en) Programmable sync pulse generator
US6774823B1 (en) Clock synchronization logic
US6185720B1 (en) Slaveless synchronous system design
US7340631B2 (en) Drift-tolerant sync pulse circuit in a sync pulse generator
US6552590B2 (en) Clocking scheme for ASIC
CN112737571A (zh) 时钟电路和时钟电路生成方法、装置、设备和介质
JPH0659768A (ja) フリップフロップ使用のｌｓｉ装置
JPH08204524A (ja) クロック位相制御回路とこれを用いたデジタル信号処理回路
JP2005210270A (ja) クロック生成装置、及びクロック生成方法
JPH03229516A (ja) Ｐｌｌ回路
JP2011232787A (ja) 半導体集積回路の設計装置、設計方法及びプログラム

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090828

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20100119