KR100990484B1 - 직렬 버스 통신을 위한 송신 클럭 신호 발생기 - Google Patents

직렬 버스 통신을 위한 송신 클럭 신호 발생기 Download PDF

Info

Publication number
KR100990484B1
KR100990484B1 KR1020040021285A KR20040021285A KR100990484B1 KR 100990484 B1 KR100990484 B1 KR 100990484B1 KR 1020040021285 A KR1020040021285 A KR 1020040021285A KR 20040021285 A KR20040021285 A KR 20040021285A KR 100990484 B1 KR100990484 B1 KR 100990484B1
Authority
KR
South Korea
Prior art keywords
clock signal
sampling
abandoned
generating
clock
Prior art date
Application number
KR1020040021285A
Other languages
English (en)
Other versions
KR20050096030A (ko
Inventor
성혁준
김찬용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040021285A priority Critical patent/KR100990484B1/ko
Priority to FR0502868A priority patent/FR2869426B1/fr
Priority to US11/091,427 priority patent/US7493510B2/en
Priority to CNB2005100595357A priority patent/CN100435064C/zh
Priority to DE102005015764A priority patent/DE102005015764B4/de
Publication of KR20050096030A publication Critical patent/KR20050096030A/ko
Application granted granted Critical
Publication of KR100990484B1 publication Critical patent/KR100990484B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 USB(Universal Serial Bus)를 통하여 호스트와 통신할 수 있는 스마트 카드를 제공한다. 상기 스마트 카드는 내부 클럭 신호를 발생하는 내부 클럭 발생기와, 상기 내부 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기 그리고 상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 초기 클럭 신호를 가변시켜 일정한 송신 클럭 신호를 발생하는 송신 클럭 발생기를 포함한다. 스마트 카드는 송신 클럭 발생기로부터 발생된 송신 클럭 신호에 동기된 데이터를 USB를 통하여 호스트로 전송한다.

Description

직렬 버스 통신을 위한 송신 클럭 신호 발생기{TRANSMISSION CLOCK SIGNAL GENERATOR FOR SERIAL BUS COMMUNICATION}
도 1은 직렬 버스인 USB를 통하여 호스트와 연결되는 본 발명의 바람직한 실시예에 따른 스마트 카드를 보여주는 도면;
도 2는 셋업 단계에서 호스트와 장치 간의 데이터 송수신을 보여주는 도면;
도 3은 데이터 전송 단계 중 호스트(100)로부터 장치(200)로 데이터를 전송하는 출력 전송(OUT transaction)과 장치(200)로부터 호스트(100)로 데이터를 전송하는 입력 전송(IN transaction)을 보여주는 도면;
도 4는 동기 패턴(SYNC pattern)과 동기 패턴 신호를 보여주는 도면;
도 5는 도 1에 도시된 본 발명의 바람직한 실시예에 따른 클럭 발생기를 보여주는 도면;
도 6은 주기 검출기와 클럭 발생기의 구체적인 구성이 포함된 본 발명의 바람직한 실시예에 따른 클럭 발생기를 보여주는 도면;
도 7은 다중 위상 발생기의 상세한 회로 구성을 보여주는 도면;
도 8은 본 발명의 바람직한 실시예에 따른 VCO;
도 9는 주기 카운터의 상세한 회로 구성;
도 10은 동기 패턴 신호와 샘플링 클럭 신호들(CLK1-CLK6)의 타이밍도;
도 11은 분수 분주기의 구체적인 구성을 보여주는 도면;
도 12는 내부 클럭 신호(I_CLK)의 주파수에 따른 분주비 계수 N+K/F에 대한 테이블;
도 13은 본 발명의 바람직한 실시예에 따른 송신 클럭 발생 방법을 보여주는 플로우차트;
도 14는 내부 클럭 소스(310)에서 발생된 내부 클럭 신호(I_CLK)의 주파수에 따라서 샘플링 펄스 수(CNT)와 분주비(N+K/F)의 값의 변화를 보여주는 테이블; 그리고
도 15는 USB 송신 클럭 신호(USB_TX_CLK)의 지터(jitter) 사양을 보여주고 있다.
*도면의 주요 부분에 대한 설명
100 : 호스트 10 : USB
200 : 스마트 카드 210 : 수신기
220 : 클럭 발생기 230 : 전송기
221, 310 : 내부 클럭 소스 222, 320 : 주기 검출기
223 : 클럭 발생기 310 : 내부 클럭 소스
330 : 샘플링 클럭 발생기 340 : 주기 카운터
350 : 레지스터 360 : 제어 로직
370 : 분수 PLL 331, 371 : 위상 검출기
332, 372 : 챠지 펌프 333, 373 : 루프 필터
334, 374 : VCO 335, 375 : 분주기
341-346 : 카운터 347 : 가산기
376 : 델타 시그마 모듈레이터 377 : 모듈러스 확장 회로
378 : 듀얼 모듈러스 분주기
본 발명은 직렬 버스를 통한 통신에 관한 것으로 좀 더 구체적으로는 직렬 버스를 통해 호스트와 통신하는 전자 장치의 송신 클럭 신호 발생기에 관한 것이다.
소형 컴퓨터라 불리는 집적 회로(integrated circuit : IC) 카드는, 신용카드 크기의 플라스틱 카드에 얇은 반도체 소자를 부착한 형태로서, 기존의 자기 띠(magnetic stripe)를 붙여 사용하는 카드에 비해 안전성이 높고, 데이터가 지워질 염려가 없을 뿐만 아니라, 보안성이 높아 차세대 멀티미디어 정보매체로 급부상하고 있다. IC 카드는 신용카드 크기와 두께를 가지는 플라스틱에 0.5mm 두께의 반도체 칩이 COB(Chip On Board) 형태로 이루어져 있다.
IC 카드는 기존의 자기 띠 카드(magnetic stripe card)와 같은 모양과 크기를 가지며, 접촉형 IC 카드와, 두 종류의 무선형 비접촉식 카드 CICC(Contactless IC Card) 및 RCCC(Remote Coupling Communication Card)가 있다. ISO/IEC 14443는 비접촉식 IC 카드 중 근접형 IC 카드에 대한 물리적 특성과 무선 주파수 전원, 신 호 접속, 초기화 및 충돌 방지에 대한 프로토콜을 정의하고 있다. ISO/IEC 14443에 의하면 비접촉식 IC 카드는 프로세싱 및/또는 메모리 기능을 수행하기 위한 집적 회로(IC)를 포함한다. 비접촉식 IC 카드는 유전 소자(galvanic element)를 사용하지 않고 근접한 커플링 디바이스(proximity coupling device) 즉, 카드 리더(card reader)와의 유도 커플링(inductive coupling)에 의해서 신호의 교환과 전원을 공급받는다. 비접촉식 IC카드와 결합하는 카드 리더는 RF(radio frequency) 영역(field)의 에너지를 생성하고, 비접촉식 IC카드로 전원을 전송한다. RF 신호의 주파수(fc)는 13.56 MHz ±7 kHz이다. IC 카드의 일종인 스마트 카드는 CPU를 내장하고 있어 자체 연산기능을 수행한다.
한편, 마우스, 프린터, 모뎀, 스피커 등과 같은 주변기기와 컴퓨터를 연결하기 위한 인터페이스의 규격화를 목적으로 개발된 USB(Universal Serial Bus)는 인텔, 컴팩, 마이크로소프트, Philips, IBM, 및 NEC 등 PC 제조업자 컨소시엄이 만든 직렬 포트의 일종으로 윈도98의 출시와 더불어 관심을 끌게 됐다. 본 명세서에서는 USB Specification Revision 2.0, April 27 2000의 내용을 참조한다.
이를 이용하면 복잡한 어댑터들의 설치를 제거할 수 있어 현재 대부분의 PC 표준장비에 장착되고 있다. 최근에는 핸드폰이나 디지털카메라에서 퍼스널 컴퓨터로 데이터를 전송할 경우에도 대부분 USB 포트를 사용한다.
직렬포트의 한계속도가 초당 100K도 채 안되는데 반해 USB 풀-스피드(full-speed)는 12Mbps의 데이터 전송속도를 지원하므로 웬만한 주변기기를 연결해도 속도가 충분하고, 최대 127개까지 장치들을 사슬처럼 연결한다. PC를 사용하는 도중 에 연결해도 인식을 하며, 주변기기의 전원이 필요없다. USB를 사용하면 주변 기기 등을 PC와 연결할때 소프트웨어나 하드웨어를 별도로 설정할 필요 없이 모든 주변 기기를 동일한 접속기로 접속하기 때문에 포트 수를 획기적으로 줄일 수 있을뿐만 아니라 설치가 간편하고, 휴대형 PC의 소형화가 가능하게 되는 장점이 있다.
최근 IC 카드의 응용 범위가 확대됨에 따라 USB를 통하여 호스트와 IC 카드 간의 통신에 대한 필요성이 대두되고 있다. USB 풀-스피드(full-speed) 모드 통신을 위해서는 12MHz±0.25%의 안정된 클럭 신호가 요구된다. 퍼스널 컴퓨터, 노트북, PDA, 핸드폰, 디지털 카메라 등와 같은 장치들은 내장된 발진기에 의해서 안정된 클럭 신호를 생성하기 때문에 USB 풀-스피드 모드를 충분히 지원한다. 일반적으로 발진기를 구비하지 않은 IC 카드는 호스트로부터 클럭 신호를 공급받아 동작한다. 자체적으로 클럭 신호를 생성하지 않는 IC 카드와 호스트 간에 USB를 이용하여 통신하기 위해서 IC 카드는 데이터 통신을 위한 클럭 발생기를 내장하여야만 한다. 그러나, IC 카드는 특성상 수정 발진기(crystal oscillator)와 같은 안정된 발진기를 구비하기 어렵다.
따라서, 본 발명의 목적은 직렬 버스 통신에 적합한 안정된 클럭 신호를 생성하는 송신 클럭 신호 발생기를 제공하는데 있다.
본 발명의 다른 목적은 직렬 버스 통신에 적합한 안정된 클럭 신호를 생성하는 송신 클럭 신호 발생기를 내장한 전자 장치를 제공하는데 있다.
본 발명의 또다른 목적은 USB를 통하여 호스트와 통신할 수 있는 IC 카드를 제공하는데 있다.
본 발명의 다른 목적은 직렬 버스를 통하여 호스트와 통신하기 위한 IC 카드의 클럭 생성 방법을 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 클럭 신호 발생기는, 제 1 클럭 신호를 발생하는 제 1 클럭 발생기와, 상기 제 1 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기 그리고 상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 제 2 클럭 발생기를 포함한다.
바람직한 실시예에 있어서, 상기 주기 검출기는, 상기 제 1 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 샘플링 클럭 신호 발생기, 및 상기 샘플링 클럭 신호들을 이용해서 호스트로부터 입력되는 동기 신호를 샘플링하고, 샘플링 결과에 대응하는 제어 코드를 발생하는 제어 로직을 포함한다.
이 실시예에 있어서, 상기 샘플링 클럭 신호들 각각의 주파수는 상기 제 1 클럭 신호의 주파수보다 높다.
이 실시예에 있어서, 상기 제어 로직은 다수의 제어 코드들을 저장하기 위한 수단을 포함한다.
이 실시예에 있어서, 상기 제어 로직은, 상기 다수의 제어 코드들 중 상기 샘플링 결과에 대응하는 제어 코드를 출력한다.
바람직한 실시예에 있어서, 상기 제 2 클럭 발생기는, 상기 제어 코드에 대응하는 분주비에 의해 상기 제 1 클럭 신호를 실수배로 체배해서 일정한 주파수 클럭 신호를 출력하는 위상 고정 루프(phase locked loop)를 포함한다.
이 실시예에 있어서, 상기 위상 고정 루프는 분수 위상 고정 루프이다.
이 실시예에 있어서, 상기 분주비는, 정수 분주비에 대응하는 계수 N(N은 양의 정수) 및 분주 분주비에 대응하는 계수 K(K는 양의 정수)를 포함한다.
이 실시예에 있어서, 상기 분수 위상 고정 루프의 분주비는 N+(K/F)(F는 양의 정수)이다.
바람직한 실시예에 있어서, 상기 제 1 클럭 발생기는 RC 발진기를 포함한다.
본 발명의 다른 특징에 따른 전자 장치는, 제 1 클럭 신호를 발생하는 제 1 클럭 발생기와, 상기 제 1 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 샘플링 클럭 발생기와, 상기 샘플링 클럭 신호들을 이용해서 상기 호스트로부터 입력되는 동기 신호를 샘플링하고, 샘플링 결과에 대응하는 제어 코드를 발생하는 제어 로직, 그리고 상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 제 2 클럭 발생기를 포함한다.
바림직한 실시예에 있어서 상기 제 2 클럭 발생기는, 상기 제어 코드에 대응하는 분주비에 의해 상기 제 1 클럭 신호를 분주해서 클럭 신호를 출력하는 분수 위상 고정 루프(fractional phase locked loop)를 포함한다.
바람직한 실시예에 있어서, 상기 전자 장치는 집적 회로(IC) 카드이다.
본 발명의 또 다른 특징에 따른 직렬 버스를 통하여 호스트와 통신하는 집적 회로(IC) 카드는: 제 1 클럭 신호를 발생하는 제 1 클럭 발생기와, 상기 제 1 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기, 그리고 상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 제 2 클럭 발생기를 포함한다.
바람직한 실시예에 있어서, 상기 제어 로직은, 상기 다수의 제어 코드들 중 상기 동기 신호가 제 1 레벨인 동안 상기 샘플링 클럭 신호들의 펄스 수들의 합에 대응하는 상기 제어 코드를 출력한다.
바람직한 실시예에 있어서, 상기 직렬 버스는 USB(Universal Serial Bus)이다.
바람직한 실시예에 있어서, 상기 집적 회로 카드는 스마트 카드이다.
본 발명의 다른 특징에 따른 직렬 버스를 통하여 호스트와 통신하는 스마트 카드는: 상기 직렬 버스를 통하여 상기 호스트로부터 동기 신호를 수신하는 수신기와, 상기 동기 신호를 입력받아 송신 클럭 신호를 발생하는 클럭 신호 발생기, 그리고 상기 송신 클럭 신호에 동기해서 상기 직렬 버스를 통하여 상기 호스트로 데이터를 전송하는 전송기를 포함한다. 상기 클럭 신호 발생기는, 내부 클럭 신호를 발생하는 내부 클럭 발생기와, 상기 동기 신호를 이용하여 상기 내부 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기, 그리고 상기 내부 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 상기 송신 클럭 신호를 발생하는 송신 클럭 발생기를 포함한다.
바람직한 실시예에 있어서, 상기 주기 검출기는, 상기 내부 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 제 1 위상 고정 루프, 그리고 상기 샘플링 클럭 신호들에 각각 대응하고, 상기 동기 신호의 활성화 구간동안 대응하는 샘플링 클럭 신호의 주기를 카운트하는 카운터들과, 상기 카운터들의 카운트 값들을 더하는 가산기, 그리고 상기 가산기로부터 출력되는 합에 대응하는 상기 제어 코드를 출력하는 제어 로직을 포함한다.
상기 제 1 위상 고정 루프는 정수 위상 고정 루프이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 차동 링 오실레이터를 포함한다.
상기 샘플링 클럭 신호들 각각의 주파수는 상기 내부 클럭 신호의 주파수보다 높다.
상기 제 2 클럭 발생기는, 상기 제어 코드에 대응하는 분주비로 상기 내부 클럭 신호를 분주하는 제 2 위상 고정 루프를 포함한다. 제 2 위상 고정 루프는 분수 위상 고정 루프이다.
본 발명에 따른 클럭 발생 방법은: 제 1 클럭 신호를 발생하는 단계와, 상기 제 1 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 단계, 그리고 상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 단계를 포함한다.
본 발명에 따른 직렬 버스를 통하여 호스트와 통신하는 스마트 카드의 제어 방법은: 상기 직렬 버스를 통하여 상기 호스트로부터 동기 신호를 수신하는 단계와, 내부 클럭 신호를 발생하는 단계와, 상기 동기 신호를 이용하여 상기 내부 클 럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 단계와, 상기 내부 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 상기 송신 클럭 신호를 발생하는 단계, 그리고 상기 송신 클럭 신호에 동기해서 상기 직렬 버스를 통하여 상기 호스트로 데이터를 전송하는 단계를 포함한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 직렬 버스인 USB(10)를 통하여 호스트(100)와 연결되는 본 발명의 바람직한 실시예에 따른 장치(200)를 보여주고 있다. 호스트(100)는 퍼스널 컴퓨터(PC) 뿐만 아니라 노트북, PDA(personal digital assistant), 캠코더, 디지털 카메라, 핸드폰 등과 같은 장치들이 포함된다. 본 명세서에서는 호스트(100)와 연결되는 IC 카드로서 스마트 카드(200)를 일 예로서 설명하나, 안정된 클럭 신호를 발생하는 발진기를 구비하지 않은 장치들에 모두 적용될 수 있다.
다시 도 1을 참조하면, USB(10)는 4-선 케이블(four-wire cable)을 통하여 신호와 전원을 전송한다. 전원은 전원 공급 선들(VCC, GND)을 통해 호스트(100)로부터 스마트 카드(200)로 전달된다. 신호는 두 개의 신호 선들(D+, D-)을 통하여 호스트(100)와 스마트 카드(200) 사이에 전송된다. 본 명세서에서는 호스트(100)와 스마트 카드(200) 사이의 데이터 전송 속도 중 풀-스피드 전송(full-speed)를 기준으로 설명하나 다른 전송 속도들에서는 그에 적합하도록 변형하여 실시될 수 있다.
USB 프로토콜은, 장치(200)가 호스트(100)에 처음 접속되었을 때 호스트(100)와 장치(200) 사이의 연결을 설정하기 위한 제어 전송(control transfer)을 정의하고 있다. 제어 전송은 셋업 단계(setup phase), 데이터 전송 단계(data phase) 그리고 핸드쉐이크 단계(handshake phase)로 구분된다.
도 2는 셋업 단계에서 호스트(100)와 장치(200) 간의 데이터 송수신을 보여주고 있다. 도 3은 데이터 전송 단계 중 호스트(100)로부터 장치(200)로 데이터를 전송하는 출력 전송(OUT transaction)과 장치(200)로부터 호스트(100)로 데이터를 전송하는 입력 전송(IN transaction)을 보여주고 있다. 도 2 및 도 3에서 알 수 있는 바와 같이, 호스트(100)와 장치(200) 사이의 제어 및 데이터 송수신을 위해서는 항상 호스트(100)로부터 장치(200)로의 SOF, SETUP, IN, OUT 등과 같은 패킷 전송이 선행된다. 또한, 각 패킷의 첫머리에는 도 4에 도시된 바와 같은 동기 패턴(SYNC pattern)이 놓인다. 풀-스피드를 위한 동기 패턴은 전체 8 심볼들 중 KJ 3 쌍들과 2 개의 K들로 구성된다.
본 발명의 바람직한 실시예에 따른 스마트 카드(200)의 수신기(210)는 호스트(100)로부터 제공되는 동기 패턴을 검출하고, 동기 패턴 신호(SYNC_P)(도 4 참조)를 출력한다. 수신기(210)는 복원 회로(211)를 포함한다. 복원 회로(211)는 규정된 클럭 신호보다 2배 빠른 클럭 신호를 생성하여 호스트(100)로부터 수신된 데이터 신호를 복원한다.
본 발명의 바람직한 실시예에 따른 스마트 카드(200)는 안정된 송신 클럭 신호(USB_TX_CLK)를 발생하기 위한 클럭 발생기(220)를 포함한다. 클럭 발생기(220) 는 내부 클럭 신호를 생성하고, 동기 패턴 신호(SYNC_P)를 이용하여 생성된 내부 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 안정된 송신 클럭 신호(USB_TX_CLK)를 발생한다. 송신기(230)는 송신 클럭 신호(USB_TX_CLK)에 동기해서 데이터 신호를 호스트(100)로 전송한다.
도 5는 도 1에 도시된 본 발명의 바람직한 실시예에 따른 클럭 발생기(220)를 보여주고 있다. 도 5를 참조하면, 클럭 발생기(220)는 내부 클럭 소스(221), 주기 검출기(222) 그리고 클럭 발생기(223)를 포함한다. 내부 클럭 소스(221)는 예컨대, RC 발진기로 구성되며, 내부 클럭 신호(I_CLK)를 발생한다. 내부 클럭 소스(221)는 RC 발진기 이외에 집적 회로로 구현될 수 있는 어떤 종류의 발진기로도 구성할 수 있다. 주기 검출기(222)는 동기 패턴 신호(SYNC_P)를 이용하여 내부 클럭 신호(I_CLK)가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어코드를 발생한다. 클럭 발생기(223)는 내부 클럭 신호(I_CLK)를 입력받고, 제어 코드에 따라 가변되는 송신 클럭 신호(USB_TX_CLK)를 발생한다. 발생된 송신 클럭 신호(USB_TX_CLK)는 도 1에 도시된 송신기(230)로 전달된다.
도 6은 주기 검출기와 클럭 발생기의 구체적인 구성이 포함된 본 발명의 바람직한 실시예에 따른 클럭 발생기(300)를 보여주고 있다.
이 실시예에서, 내부 클럭 소스(310)는 RC 발진기로 구현된다. 일반적으로, RC 발진기의 오차는 ±15%이다. 예컨대, 내부 클럭 소스(310)가 10.41MHz의 클럭 신호를 발생하도록 설계되는 경우, 주변 환경(예를 들면, 온도)에 따라서 내부 클럭 소스(310)는 10.41MHz±15%의 내부 클럭 신호(I_CLK)를 발생한다. 이와 같이, 편차가 큰 클럭 신호는 USB 송신 클럭 신호로 부적합하다. 본 발명의 클럭 발생기(300)는 호스트로부터 제공된 동기 패턴을 이용하여 내부 클럭 소스(310)에서 발생된 편차가 큰 내부 클럭 신호(I_CLK)를 USB 표준에서 정의하고 있는 12MHz±0.25%를 만족하는 클럭 신호로 변환하여 출력한다.
주기 검출기(320)는 다중 위상 발생기(330), 주기 카운터(340), 레지스터(350) 및 제어 로직(360)을 포함한다. 다중 위상 발생기(330)의 상세한 회로 구성이 도 7에 도시되어 있다. 도 7을 참조하면, 다중 위상 발생기(330)는 위상 검출기(331), 챠지 펌프(32), 루프 필터(333), 전압 제어 발진기(VCO : Voltage Controlled Oscillator, 334) 그리고 분주기(335)를 포함한다.
위상 검출기(331)는 내부 클럭 소스(310)로부터 발생된 내부 클럭 신호(I_CLK)의 위상과 분주기(335)로부터 출력되는 클럭 신호의 위상을 비교하고, 위상차에 대응하는 위상차 신호들(UP1, DN1)을 출력한다. 챠지 펌프(332)는 위상차 신호들(UP1, DN1)에 따라서 루프 필터(333)로 공급되는 전하량(charge)을 조절한다. 루프 필터(333)는 챠지 펌프(332)로부터 공급되는 전하량에 비례하는 직류(DC) 전압을 발생한다. VCO(334)는 루프 필터(333)로부터의 직류 전압에 대응하는 주파수의 클럭 신호를 출력한다. VCO(334)로부터 출력되는 클럭 신호는 분주기(335)에 의해서 8분주된 후 위상 검출기(331)로 입력된다. VCO(334)는 위상이 서로 다른 샘플링 클럭 신호들(CLK1-CLK6)을 더 출력한다. 본 발명의 바람직한 실시예에 따른 VCO(334)는 도 8에 도시된 바와 같이 차동 링 오실레이터(differential ring oscillator)로 구현된다. VCO(334)로부터 출력되는 6 개의 샘플링 클럭 신호들(CL1-CLK6)은 동일한 주파수를 가지되, 한 주기동안 서로 다른 위상을 갖는다. 수학식 1의 Phase_CLKn은 샘플링 클럭 신호들(CLK1-CLK6)의 위상을 나타낸다.
Phase_CLKn = SIN((2π*(8*I_CLK)*t)+nπ/3) n=0, 1, 2, 3, 4, 5
본 명세서에서는 VCO(334)로부터 출력되는 클럭 신호의 수가 6 개이나, 내부 클럭 소스(310)로부터 발생된 내부 클럭 신호(I_CLK)의 주파수 및 다중 위상 발생기(330)의 분주비에 따라서 클럭 신호들의 수는 변경될 수 있다. 샘플링 클럭 신호들(CL1-CLK6)은 도 10에 도시되어 있다.
다시 도 6을 참조하면, 주기 카운터(340)는, 내부 클럭 신호(I_CLK)의 주기를 검출하기 위해, 동기 패턴 신호(SYNC_P)가 논리 '1'인 동안 다중 위상 발생기(330)로부터의 6 개의 샘플링 클럭 신호들(CLK1-CLK6)의 펄스 수를 각각 카운트하고, 펄스 수들의 합(CNT)을 출력한다. 동기 패턴 신호(SYNC_P)는 8 심볼 구간 동안 논리 '1'이고, 666.6ns이다. 주기 카운터(340)의 상세한 회로 구성이 도 9에 도시되어 있다.
도 9를 참조하면, 주기 카운터(340)는 샘플링 클럭 신호들(CLK1-CLK6)에 각각 대응하는 6 개의 카운터들(341-346)과 가산기(347)를 포함한다. 카운터들(341-346)은 동기 패턴 신호(SYNC_P)가 논리 '1'인 동안 입력된 클럭 신호의 펄스 수를 각각 카운트한다. 가산기(347)는 카운터들(341-346)로부터 출력되는 펄스 수들을 더해서 전체 펄스 수(CNT)를 출력한다. 샘플링 클럭 신호들(CLK1-CLK6) 각각의 주 파수는 내부 클럭 신호(I_CLK)의 주파수보다 8배 높으므로, 동기 패턴 신호(SYNC_P)가 논리 '1'인 동안 6 개의 샘플링 클럭 신호들(CLK1-CLK6)의 펄스 수의 합(CNT)은 내부 클럭 신호(I_CLK)보다 8 * 6 배 빠른 주파수를 갖는 신호로 동기 패턴 신호(SYNC_P)를 샘플링한 수와 동일하다.
앞서 설명한 바와 같이 동기 패턴 신호(SYNC_P)가 논리 '1'인 구간은 666.6ns±0.25% = 666.6ns±166ps이다. 동기 패턴 신호(SYNC_P)의 1 심볼의 주기는 83.3ns±200ps이다. 다시 말하면, 클럭 발생기(300)에서 얻고자 하는 USB 송신 클럭 신호(USB_TX_CLK)의 1 주기는 83.3ns±200ps이다. 만일 주기가 10.41ns±25ps인 클럭 신호를 생성할 수 있다면 주기가 10.41ns±25ps인 클럭 신호를 8 분주해서 주기가 83.3ns±200ps인 송신 클럭 신호(USB_TX_CLK)를 얻을 수 있다.
만일 발생된 클럭 신호의 주기가 10.41ns±25ps의 최소값인 10.375ns이면 동기 패턴 신호(SYNC_P)가 논리 '1'인 동안 666.6/10.375 = 64.25 개의 펄스가 존재한다. 만일 발생된 클럭 신호의 주기가 10.41ns±25ps의 최대값인 10.425ns이면 동기 패턴 신호(SYNC_P)가 논리 '1'인 동안 666.6/10.425 = 63.94 개의 펄스가 존재한다. 그러므로, 64.25-63.94 즉, 0.3 정도의 오차가 존재한다. 0.3의 오차를 구분할 수 있도록 10.41ns±25ps의 신호로부터 6 개의 위상을 갖는 샘플링 클럭 신호들(CLK1-CLK6)을 발생함으로서 0.16 정도의 오차를 구분할 수 있다.
도 6에 도시된 다중 위상 발생기(330)는 48 분주 PLL로 대체될 수 있다. 그러나, 높은 동작 주파수는 집적 회로 공정에 어려움을 준다. 본 발명에서는 48 분 주 PLL 대신 8 분주 PLL을 사용하고, 6 개의 서로 다른 위상을 갖는 샘플링 클럭 신호들(CLK1-CLK6)을 발생함으로써 집적 회로 설계를 용이하게 한다.
다시 도 6을 참조하면, 제어 로직(360)은 펄스 수 합(CNT)에 대응하는 계수들 N 및 K를 분수 분주기(370)로 출력한다. 펄스 수 합(CNT)에 대응하는 계수들 N 및 K은 테이블(361)에 저장되어 있으며, 테이블(361)은 ROM(Read Only Memory)과 같은 저장 수단으로 구현될 수 있다. 제어 로직(360)은 테이블(361)을 포함하지 않고 로직 게이트들만으로 구성되어서 펄스 수 합(CNT)에 대응하는 계수들 N 및 K을 출력하도록 구성될 수 있으며 이러한 제어 로직은 다양하게 변경해서 구현할 수 있다.
분수 분주기(370)는 계수들 N 및 K에 대응하는 분주비로 내부 클럭 신호(ICLK)를 분주해서 12MHz±0.25% 인 USB 송신 클럭 신호(USB_TX_CLK)를 출력한다.
도 11은 분수 분주기(370)의 구체적인 구성을 보여주고 있다. 도 11을 참조하면, 분수 분주기(370)는 위상 검출기(371), 챠지 펌프(372), 루프 필터(373), 전압 제어 발진기(374), 분주기(375), 델타 시그마 모듈레이터(376), 모듈러스 확장 회로(377) 그리고 듀얼 모듈러스 분주기(378)를 포함한다. 위상 검출기(371)는 내부 클럭 소스(310)로부터의 내부 클럭 신호(I_CLK)의 위상과 듀얼 모듈러스 분주기(378)로부터의 피드백 클럭 신호의 위상을 비교하고, 위상차 신호들(UP2, DN2)을 출력한다. 챠지 펌프(372)는 위상차 신호들(UP2, DN2)에 따라서 루프 필터(373)로 공급되는 전하량을 조절한다. 루프 필터(373)는 챠지 펌프(372)로부 터 공급되는 전하량에 비례하는 직류(DC) 전압을 발생한다. VCO(374)는 루프 필터(373)로부터의 직류 전압에 대응하는 주파수의 클럭 신호(Fvco)를 출력한다.
분수 분주기(370)는 앞서 설명된 주기 카운터(340)으로부터 출력되는 펄스 수 합(CNT)에 대응하는 계수 N 및 K에 근거해서 내부 클럭 신호(I_CLK)를 분수 분주한다. 일반적으로 디지털 플립플롭을 사용하여 구현되는 분주기는 2n 즉, 2, 4, 8, 16…과 같은 분주비를 갖는다. 분수 분주기(370)는 2n 뿐만 아니라 자연수 또는 분수 분주비로 클럭 신호를 분주할 수 있다.
듀얼 모듈러스 분주기(378)의 분주비를 pa+b라 하면, p를 고정하고 a와 b(0≤b≤a)를 조절하면 모든 자연수를 얻을 수 있다. 분수(또는 소수) 분주비는 델타 시그마 모듈레이터(376)에 의해 b를 주기적으로 변화시킴으로써 얻을 수 있다.
FVCO= FI_CLK(N + K/F ) N, K, F는 각각 양의 정수
내부 클럭 신호(I_CLK)의 주파수가 10.41MHz±14%이고, 원하는 FVCO=12MHz±0.25%일 때 내부 클럭 신호(I_CLK)의 주파수에 따른 분주비 계수 N+K/F에 대한 테이블(361)이 도 12에 도시되어 있다.
도 10에 도시된 바와 같이, 내부 클럭 신호(I_CLK)의 주기를 T1이라 하고, 샘플링 클럭 신호들(CLK1-CLK6) 각각의 주기를 T2라 할 때, 동기 패턴 신호(SYNC_P)가 논리 '1'인 동안 샘플링 클럭 신호(CLK1-CLK6)들의 펄스 수의 합(CNT=(666.6ns/T2)*6)을 알면 T1/10.41ns로부터 제수를 구할 수 있다. 예를 들어, 주기 카운터(340)에서 구해진 펄스 수 합(CNT)이 381이면 제어 로직(360)은 8과 18을 각각 N과 K로서 출력한다.
수학식 2에서 델타 시그마 모듈레이터(376)가 8비트로 설계되었다면 FVCO= FI_CLK(N + K/28)이고, 해상도(resolution)는 1/28 = 1/256 = 0.0039이다. K=18이면, 델타 시그마 모듈레이터(376)는 1을 18번, 0을 256-18=238번 순차적으로 출력한다. 모듈러스 확장 회로(377)는 분주 테이블(379)로부터의 N과 델타 시그마 모듈레이터(376)로부터의 0 또는 1을 받아들여서 a와 b를 출력한다. 예컨대, N=8이고 p=2이면 a=4이다. b는 델타 시그마 모듈레이터(376)로부터의 0 또는 1로 설정된다. 듀얼 모듈러스 분주기(378)는 모듈러스 확장 회로(377)로부터의 a와 b로부터 pa+b를 구하고, VCO(374)로부터의 출력 신호(Fvco)를 pa+b로 분주해서 위상 검출기(371)로 출력한다. N=8, K=18이면 델타 시그마 모듈레이터(376), 모듈러스 확장 회로(377) 및 듀얼 모듈러스 분주기(378)의 반복적인 동작에 의해 VCO(374)로부터 출력되는 신호(Fvco)는 8+18/256 분주된다.
본 발명의 클럭 발생기(300)는 분수 분주기(370)를 사용함으로서 내부 클럭 신호(I_CLK)의 주파수를 낮추지 않고 원하는 주파수의 송신 클럭 신호(USB_TX_CLK)를 얻을 수 있다. 그러므로, 루프 필터(373)의 대역폭을 넓게 설계할 수 있어서 빠른 획득 시간(locking time)을 얻을 수 있다. 주변 온도, 전원 전압 등에 의해 내부 클럭 신호(I_CLK)의 주파수가 원하는 주파수보다 증가하면 주기 검출기(320) 로부터 출력되는 펄스 수 합(CNT)이 감소하여 계수 K의 값이 증가하고, 반면, 내부 클럭 신호(I_CLK)의 주파수가 원하는 주파수보다 감소하면 주기 검출기(320)로부터 출력되는 펄스 수 합(CNT)이 증가하여 계수 K의 값이 감소해서 VCO(374)로부터 출력되는 신호(Fvco)의 주파수는 일정하게 유지된다. 그러므로, 온도, 전원과 같은 주변 환경이 변하더라도 Fvco는 일정하게 유지된다. VCO(374)로부터 출력되는 신호(Fvco)는 분주기(375)에 의해서 8 분주되어 송신 클럭 신호(USB_TX_CLK)로서 출력된다. 도 1의 송신기(230)는 송신 클럭 신호(USB_TX_CLK)에 동기하여 데이터를 USB(10)를 통해 호스트(100)로 전송한다.
만일 내부 클럭 소스(310)에서 발생된 내부 클럭 신호(I_CLK)의 주파수 변화 범위가 크면 K 값 뿐만 아니라 N의 값도 변경해야 하므로, 제어 로직(360)이 복잡해진다. 제어 로직(360)을 간단히 구현하기 위해 도 6에 도시된 바와 같이 오프셋 레지스터(350)를 두어서 K값을 변경할 수 있다.
도 13은 본 발명의 바람직한 실시예에 따른 송신 클럭 발생 방법을 보여주는 플로우차트이다. 도 6 및 도 13을 참조하면, 우선 내부 클럭 소스(310)가 내부 클럭 신호(I_CLK)를 생성한다(단계 S400). 주기 검출기(320)는 내부 클럭 신호(I_CLK)를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생해서 동기 패턴 신호(SYN_P)를 샘플링하고, 샘플링 펄스 수(CNT)로부터 내부 클럭 신호(I_CLK)의 주기를 검출한다(단계 S410). 주기 검출기(320)는 검출된 주기에 대응하는 계수들(N, K)을 발생한다(단계 S420). 분수 PLL(370)은 계수들(N, K)에 대응하는 분주비(pa+b)를 출력하고(단계 S430), 분주비(pa+b)를 이용하여 내부 클럭 신호(I_CLK)를 체배해서 송신 클럭 신호(USB_TX_CLK)를 발생한다(단계 S440).
도 14는 내부 클럭 소스(310)에서 발생된 내부 클럭 신호(I_CLK)의 주파수에 따라서 샘플링 펄스 수(CNT)와 분주비(N+K/F)의 값의 변화를 보여주고 있다. 내부 클럭 신호(I_CLK)의 주파수가 높아지면 샘플링 펄스 수(CNT)가 감소해서 분주비(N+K/F)는 증가한다. 반면, 내부 클럭 신호(I_CLK)의 주파수가 낮아지면 샘플링 펄스 수(CNT)가 증가해서 분주비(N+K/F)는 감소한다. 그러므로, 도 6에 도시된 회로(300)는 네거티브 피드백(nagative feedback)을 형성하게 된다. 그 결과, 안정된 최종 주파수를 얻을 수 있다.
USB 송신 클럭 신호(USB_TX_CLK)의 지터(jitter) 사양은 다음과 같다. USB 송수신 신호의 전송 속도는 12MHz±0.25%이고, 연속 전송(consecutive transition)의 지터는 도 15에 도시된 바와 같이 N*TPERIOD+TXDJ1이다. USB 표준에서는 1이 연속적으로 6 개 존재할 때 0을 스터핑(stuffing)하도록 규정하고 있으므로, 이 경우 7*TPERIOD±3.5ns이고, JK 쌍의 전송 지터는 N*TPERIOD+TXDJ2이므로 14*T PERIOD±4ns이다. 본 발명의 바람직한 실시예에 따른 클럭 발생기(300)에서 생성된 클럭 신호(USB_TX_CLK)는 이러한 사양을 모두 만족한다.
상술한 바와 같은 본 발명에 의하면, 수정 발진기와 같은 정밀한 클럭 발생기를 구비하지 않고도 USB 통신에 적합한 클럭 신호를 생성할 수 있다.

Claims (43)

  1. 제 1 클럭 신호를 발생하는 제 1 클럭 발생기와;
    상기 제 1 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기; 그리고
    상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 제 2 클럭 발생기를 포함하는 클럭 신호 발생기.
  2. 제 1 항에 있어서,
    상기 주기 검출기는,
    상기 제 1 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 샘플링 클럭 신호 발생기; 및
    상기 샘플링 클럭 신호들을 이용해서 호스트로부터 입력되는 동기 신호를 샘플링하고, 샘플링 결과에 대응하는 제어 코드를 발생하는 제어 로직을 포함하는 클럭 신호 발생기.
  3. 제 2 항에 있어서,
    상기 샘플링 클럭 신호들 각각의 주파수는 상기 제 1 클럭 신호의 주파수보다 높은 클럭 신호 발생기.
  4. 제 2 항에 있어서,
    상기 제어 로직은 다수의 제어 코드들을 저장하기 위한 수단을 포함하는 클럭 신호 발생기.
  5. 제 4 항에 있어서,
    상기 제어 로직은,
    상기 다수의 제어 코드들 중 상기 샘플링 결과에 대응하는 제어 코드를 출력하는 클럭 신호 발생기.
  6. 제 1 항에 있어서,
    상기 제 2 클럭 발생기는,
    상기 제어 코드에 대응하는 분주비에 의해 상기 제 1 클럭 신호를 분주해서 클럭 신호를 출력하는 위상 고정 루프(phase locked loop)를 포함하는 클럭 신호 발생기.
  7. 제 6 항에 있어서,
    상기 위상 고정 루프는 분수 위상 고정 루프인 클럭 신호 발생기.
  8. 제 7 항에 있어서,
    상기 분주비는,
    정수 분주비에 대응하는 계수 N(N은 양의 정수) 및 분주 분주비에 대응하는 계수 K(K는 양의 정수)를 포함하는 클럭 신호 발생기.
  9. 제 8 항에 있어서,
    상기 분수 위상 고정 루프의 분주비는 N+(K/F)(F는 양의 정수)인 클럭 신호 발생기.
  10. 제 1 항에 있어서,
    상기 제 1 클럭 발생기는 RC 발진기를 포함하는 클럭 신호 발생기.
  11. 제 1 클럭 신호를 발생하는 제 1 클럭 발생기와;
    상기 제 1 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 샘플링 클럭 발생기와;
    상기 샘플링 클럭 신호들을 이용해서 상기 호스트로부터 입력되는 동기 신호를 샘플링하고, 샘플링 결과에 대응하는 제어 코드를 발생하는 제어 로직; 그리고
    상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 제 2 클럭 발생기를 포함하는 전자 장치.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 샘플링 클럭 신호들 각각의 주파수는 상기 제 1 클럭 신호의 주파수보 다 높은 전자 장치.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제어 로직은 다수의 제어 코드들을 저장하기 위한 수단을 포함하는 전자 장치.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제 13 항에 있어서,
    상기 제어 로직은,
    상기 다수의 제어 코드들 중 상기 샘플링 결과에 대응하는 제어 코드를 출력하는 전자 장치.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제 2 클럭 발생기는,
    상기 제어 코드에 대응하는 분주비에 의해 상기 제 1 클럭 신호를 실수배로 체배해서 일정한 주파수의 클럭 신호를 출력하는 분수 위상 고정 루프(fractional phase locked loop)를 포함하는 전자 장치.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서,
    상기 분주비는,
    정수 분주비에 대응하는 계수 N(N은 양의 정수) 및 분주 분주비에 대응하는 계수 K(K는 양의 정수)를 포함하는 전자 장치.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 16 항에 있어서,
    상기 분수 위상 고정 루프의 분주비는 N+(K/F)(F는 양의 정수)인 전자 장치.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 11 항에 있어서,
    상기 제 1 클럭 발생기는 RC 발진기를 포함하는 전자 장치.
  19. 제 11 항에 있어서,
    상기 전자 장치는 집적 회로(IC) 카드인 전자 장치.
  20. 직렬 버스를 통하여 호스트와 통신하는 집적 회로(IC) 카드에 있어서:
    제 1 클럭 신호를 발생하는 제 1 클럭 발생기와;
    상기 제 1 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기; 그리고
    상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 제 2 클럭 발생기를 포함하는 것을 특징으로 하는 집적 회로 카드.
  21. 제 20 항에 있어서,
    상기 주기 검출기는,
    상기 제 1 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 샘플링 클럭 신호 발생기; 및
    상기 샘플링 클럭 신호들을 이용해서 상기 호스트로부터 입력되는 동기 신호를 샘플링하고, 샘플링 결과에 대응하는 제어 코드를 발생하는 제어 로직을 포함하는 것을 특징으로 하는 집적 회로 카드.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제 21 항에 있어서,
    상기 샘플링 클럭 신호들 각각의 주파수는 상기 제 1 클럭 신호의 주파수보다 높은 것을 특징으로 하는 집적 회로 카드.
  23. 제 21 항에 있어서,
    상기 제어 로직은 다수의 제어 코드들을 저장하기 위한 수단을 포함하는 것을 특징으로 하는 집적 회로 카드.
  24. 제 23 항에 있어서,
    상기 제어 로직은,
    상기 다수의 제어 코드들 중 상기 동기 신호가 제 1 레벨인 동안 상기 샘플링 클럭 신호들의 펄스 수들의 합에 대응하는 상기 제어 코드를 출력하는 것을 특징으로 하는 집적 회로 카드.
  25. 청구항 25은(는) 설정등록료 납부시 포기되었습니다.
    제 20 항에 있어서,
    상기 제 2 클럭 발생기는,
    상기 제어 코드에 대응하는 분주비에 의해 상기 제 1 클럭 신호를 분주해서 클럭 신호를 출력하는 분수 위상 고정 루프를 포함하는 것을 특징으로 하는 집적 회로 카드.
  26. 청구항 26은(는) 설정등록료 납부시 포기되었습니다.
    제 26 항에 있어서,
    상기 분주비는,
    정수 분주비에 대응하는 계수 N(N은 양의 정수) 및 분주 분주비에 대응하는 계수 K(K는 양의 정수)를 포함하는 것을 특징으로 하는 집적 회로 카드.
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    제 26 항에 있어서,
    상기 분수 위상 고정 루프의 분주비는 N+(K/F)(F는 양의 정수)인 것을 특징으로 하는 집적 회로 카드.
  28. 청구항 28은(는) 설정등록료 납부시 포기되었습니다.
    제 20 항에 있어서,
    상기 직렬 버스는 USB(Universal Serial Bus)인 것을 특징으로 하는 집적 회로 카드.
  29. 청구항 29은(는) 설정등록료 납부시 포기되었습니다.
    제 20 항에 있어서,
    상기 집적 회로 카드는 스마트 카드인 것을 특징으로 하는 집적 회로 카드.
  30. 직렬 버스를 통하여 호스트와 통신하는 스마트 카드에 있어서:
    상기 직렬 버스를 통하여 상기 호스트로부터 동기 신호를 수신하는 수신기와;
    상기 동기 신호를 입력받아 송신 클럭 신호를 발생하는 클럭 신호 발생기; 그리고
    상기 송신 클럭 신호에 동기해서 상기 직렬 버스를 통하여 상기 호스트로 데이터를 전송하는 전송기를 포함하되;
    상기 클럭 신호 발생기는,
    내부 클럭 신호를 발생하는 내부 클럭 발생기와;
    상기 동기 신호를 이용하여 상기 내부 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 주기 검출기; 그리고
    상기 내부 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 상기 송신 클럭 신호를 발생하는 송신 클럭 발생기를 포함하는 것을 특징으로 하는 스마트 카드.
  31. 제 30 항에 있어서,
    상기 주기 검출기는,
    상기 내부 클럭 신호를 받아들이고, 위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 제 1 위상 고정 루프; 그리고
    상기 샘플링 클럭 신호들에 각각 대응하고, 상기 동기 신호의 활성화 구간동안 대응하는 샘플링 클럭 신호의 주기를 카운트하는 카운터들과;
    상기 카운터들의 카운트 값들을 더하는 가산기; 그리고
    상기 가산기로부터 출력되는 합에 대응하는 상기 제어 코드를 출력하는 제어 로직을 포함하는 것을 특징으로 하는 스마트 카드.
  32. 청구항 32은(는) 설정등록료 납부시 포기되었습니다.
    제 31 항에 있어서,
    상기 제 1 위상 고정 루프는 정수 위상 고정 루프인 것을 특징으로 하는 스마트 카드.
  33. 청구항 33은(는) 설정등록료 납부시 포기되었습니다.
    제 32 항에 있어서,
    상기 제 1 위상 고정 루프는,
    위상이 서로 다른 복수의 샘플링 클럭 신호들을 발생하는 차동 링 오실레이터를 포함하는 것을 특징으로 하는 스마트 카드.
  34. 청구항 34은(는) 설정등록료 납부시 포기되었습니다.
    제 32 항에 있어서,
    상기 샘플링 클럭 신호들 각각의 주파수는 상기 내부 클럭 신호의 주파수보다 높은 것을 특징으로 하는 스마트 카드.
  35. 청구항 35은(는) 설정등록료 납부시 포기되었습니다.
    제 30 항에 있어서,
    상기 제 2 클럭 발생기는,
    상기 제어 코드에 대응하는 분주비로 상기 내부 클럭 신호를 분주하는 제 2 위상 고정 루프를 포함하는 것을 특징으로 하는 스마트 카드.
  36. 청구항 36은(는) 설정등록료 납부시 포기되었습니다.
    제 35 항에 있어서,
    상기 제 2 위상 고정 루프는 분수 위상 고정 루프인 것을 특징으로 하는 스마트 카드.
  37. 청구항 37은(는) 설정등록료 납부시 포기되었습니다.
    제 36 항에 있어서,
    상기 분주비는,
    정수 분주비에 대응하는 계수 N(N은 양의 정수) 및 분주 분주비에 대응하는 계수 K(K는 양의 정수)를 포함하는 것을 특징으로 하는 스마트 카드.
  38. 청구항 38은(는) 설정등록료 납부시 포기되었습니다.
    제 37 항에 있어서,
    상기 분수 위상 고정 루프의 분주비는 N+(K/F)(F는 양의 정수)인 것을 특징으로 하는 것을 특징으로 하는 스마트 카드.
  39. 청구항 39은(는) 설정등록료 납부시 포기되었습니다.
    제 37 항에 있어서,
    상기 제어 로직은,
    상기 정수 분주비에 대응하는 계수 N 및 싱기 분주 분주비에 대응하는 계수 K를 저장하기 위한 저장 수단을 포함하는 것을 특징으로 하는 스마트 카드.
  40. 청구항 40은(는) 설정등록료 납부시 포기되었습니다.
    제 30 항에 있어서,
    상기 내부 클럭 소스는 RC 발진기를 포함하는 것을 특징으로 하는 스마트 카드.
  41. 청구항 41은(는) 설정등록료 납부시 포기되었습니다.
    제 30 항에 있어서,
    상기 직렬 버스는 USB(Universal Serial Bus)인 것을 특징으로 하는 스마트 카드.
  42. 제 1 클럭 신호를 발생하는 단계와;
    상기 제 1 클럭 신호가 어떠한 주기를 갖는 지의 여부를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 단계; 그리고
    상기 제 1 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 제 2 클럭 신호를 발생하는 단계를 포함하는 클럭 발생 방법.
  43. 직렬 버스를 통하여 호스트와 통신하는 스마트 카드의 제어 방법에 있어서:
    상기 직렬 버스를 통하여 상기 호스트로부터 동기 신호를 수신하는 단계와;
    내부 클럭 신호를 발생하는 단계와;
    상기 동기 신호를 이용하여 상기 내부 클럭 신호가 어떠한 주기를 갖는 지를 검출하고, 검출된 결과에 따라 제어 코드를 발생하는 단계와;
    상기 내부 클럭 신호를 입력받고, 상기 제어 코드에 따라 가변되는 비율로 체배하여 항상 일정한 클럭 신호를 발생하는 단계; 그리고
    상기 송신 클럭 신호에 동기해서 상기 직렬 버스를 통하여 상기 호스트로 데이터를 전송하는 단계를 포함하는 스마트 카드의 제어 방법.
KR1020040021285A 2004-03-29 2004-03-29 직렬 버스 통신을 위한 송신 클럭 신호 발생기 KR100990484B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040021285A KR100990484B1 (ko) 2004-03-29 2004-03-29 직렬 버스 통신을 위한 송신 클럭 신호 발생기
FR0502868A FR2869426B1 (fr) 2004-03-29 2005-03-23 Procede et circuit de generation de signaux d'horloge pour la communication par un bus serie
US11/091,427 US7493510B2 (en) 2004-03-29 2005-03-28 Clock signal generator circuit for serial bus communication
CNB2005100595357A CN100435064C (zh) 2004-03-29 2005-03-29 串行总线通信的时钟信号发生器电路
DE102005015764A DE102005015764B4 (de) 2004-03-29 2005-03-29 Taktsignalgeneratorschaltung, elektronisches Gerät, Smartcard, Taktsignalerzeugungsverfahren und Steuerverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021285A KR100990484B1 (ko) 2004-03-29 2004-03-29 직렬 버스 통신을 위한 송신 클럭 신호 발생기

Publications (2)

Publication Number Publication Date
KR20050096030A KR20050096030A (ko) 2005-10-05
KR100990484B1 true KR100990484B1 (ko) 2010-10-29

Family

ID=34991582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021285A KR100990484B1 (ko) 2004-03-29 2004-03-29 직렬 버스 통신을 위한 송신 클럭 신호 발생기

Country Status (5)

Country Link
US (1) US7493510B2 (ko)
KR (1) KR100990484B1 (ko)
CN (1) CN100435064C (ko)
DE (1) DE102005015764B4 (ko)
FR (1) FR2869426B1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7519847B2 (en) * 2005-06-06 2009-04-14 Dell Products L.P. System and method for information handling system clock source insitu diagnostics
JP4469758B2 (ja) * 2005-07-04 2010-05-26 パナソニック株式会社 音声処理装置
CN101253517A (zh) * 2005-09-02 2008-08-27 Nxp股份有限公司 具有射频接口的数据载体
EP1772794A1 (en) * 2005-10-10 2007-04-11 Axalto S.A. Method and circuit for local clock generation and smartcard including it thereon
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
KR100849222B1 (ko) 2006-04-10 2008-07-31 삼성전자주식회사 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
US7852408B2 (en) * 2006-05-16 2010-12-14 Lsi Corporation Fractional phase-locked loop for generating high-definition and standard-definition reference clocks
US20080065927A1 (en) * 2006-09-11 2008-03-13 Jin-Xiao Wu Circuit for controlling operations of universal serial bus (usb) device
KR100819390B1 (ko) * 2006-09-21 2008-04-04 지씨티 세미컨덕터 인코포레이티드 2개의 위상 동기 루프를 사용한 주파수 합성기
KR100741470B1 (ko) * 2006-09-26 2007-07-20 삼성전자주식회사 유에스비 장치를 위한 클럭 발생기
ITMI20070997A1 (it) * 2007-05-17 2008-11-18 Incard Sa Ic card con clock a bassa precisione
KR101400695B1 (ko) 2007-08-14 2014-06-27 삼성전자주식회사 안정된 클럭 신호를 생성할 수 있는 클럭 신호 발생기,상기 클럭 신호 발생기를 구비하는 반도체 메모리 장치 및그 방법
KR101506337B1 (ko) * 2008-03-07 2015-03-26 삼성전자주식회사 스마트 카드 시스템 및 그 구동 방법
TW200947184A (en) * 2008-05-14 2009-11-16 Pixart Imaging Inc Method for automatically adjusting clock frequency and clock frequency adjustment circuit
US7917797B2 (en) * 2008-05-22 2011-03-29 Xilinx, Inc. Clock generation using a fractional phase detector
ATE523010T1 (de) * 2009-04-14 2011-09-15 Actaris Sas Bidirektionelle drahtlose signalübertragung von seriendaten zwischen einer elektronischen vorrichtung und einem stromzähler
TWI423007B (zh) * 2009-12-31 2014-01-11 Via Tech Inc 串列匯流排裝置以及其時脈差補償方法
US20110248755A1 (en) * 2010-04-08 2011-10-13 Hasenplaugh William C Cross-feedback phase-locked loop for distributed clocking systems
US8504767B2 (en) * 2010-04-20 2013-08-06 Taejin Info Tech Co., Ltd. Raid controlled semiconductor storage device
US9013213B2 (en) * 2011-10-01 2015-04-21 Intel Corporation Digital fractional frequency divider
EP2613442B1 (en) * 2012-01-06 2015-05-13 u-blox AG A method for determining an offset term for a fractional-N PLL synthesizer signal, a synthesizer for carrying out the method, a signal processing device and a GNSS receiver
CN102722218A (zh) * 2012-05-23 2012-10-10 常州芯奇微电子科技有限公司 Usb时钟电路
CN103684445B (zh) * 2012-09-11 2016-08-17 成都锐成芯微科技有限责任公司 多相位高分辨率锁相环
FR3005542A1 (fr) * 2013-05-07 2014-11-14 St Microelectronics Grenoble 2 Systeme d'acquisition d'image multi-capteur
US8838846B1 (en) * 2013-06-27 2014-09-16 Crystal Instruments Corporation Autonomous, multi-channel USB data acquisition transducers
CN103955256B (zh) * 2014-04-24 2017-04-12 华为技术有限公司 时钟频率调制的方法和时钟频率调制装置
CN105049039B (zh) * 2015-07-08 2017-12-01 中国电子科技集团公司第四十一研究所 一种用于杂散抑制的小数分频电路
KR102432496B1 (ko) * 2015-12-11 2022-08-12 삼성전자주식회사 반도체 장치
US9954705B2 (en) * 2015-12-28 2018-04-24 Texas Instruments Incorporated Phase noise improvement techniques for wideband fractional-N synthesizers
TWI599889B (zh) * 2017-03-14 2017-09-21 芯籟半導體股份有限公司 自動產生時脈的通用序列匯流排控制器及其使用方法
KR102376725B1 (ko) * 2017-11-08 2022-03-21 삼성전자 주식회사 Rf 칩을 연결하는 전송선로의 위상 측정 방법 및 이를 위한 장치
KR102687581B1 (ko) * 2018-12-31 2024-07-24 에스케이하이닉스 주식회사 클럭 생성 회로 및 이를 포함하는 메모리 장치
US11264999B2 (en) * 2020-03-12 2022-03-01 Raytheon Company High resolution counter using phased shifted clock

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011914A1 (en) 2000-01-18 2001-08-09 Stmicroelectronics S.A. Device for the regeneration of a clock signal from at least two synchronization bits
US6343364B1 (en) 2000-07-13 2002-01-29 Schlumberger Malco Inc. Method and device for local clock generation using universal serial bus downstream received signals DP and DM

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2772535B1 (fr) * 1997-12-11 2000-12-15 Micropross Interface de communication avec une carte a puce synchrone et dispositif equipe d'une telle interface
US6434706B1 (en) * 1999-05-24 2002-08-13 Koninklijke Philips Electronics N.V. Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules
US6487219B1 (en) 1999-09-08 2002-11-26 Skyworks Solutions, Inc. Multi-band receiver having multi-slot capability
DE10041772C2 (de) 2000-08-25 2002-07-11 Infineon Technologies Ag Taktgenerator, insbesondere für USB-Geräte
JP3624848B2 (ja) 2000-10-19 2005-03-02 セイコーエプソン株式会社 クロック生成回路、データ転送制御装置及び電子機器
JP3587162B2 (ja) * 2000-10-31 2004-11-10 セイコーエプソン株式会社 データ転送制御装置及び電子機器
GB2389689B (en) * 2001-02-14 2005-06-08 Clearspeed Technology Ltd Clock distribution system
US6621353B2 (en) * 2001-11-07 2003-09-16 International Business Machines Corporation Phase locked loop reconfiguration
JP4012032B2 (ja) * 2001-11-20 2007-11-21 キヤノン株式会社 データ通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011914A1 (en) 2000-01-18 2001-08-09 Stmicroelectronics S.A. Device for the regeneration of a clock signal from at least two synchronization bits
US6343364B1 (en) 2000-07-13 2002-01-29 Schlumberger Malco Inc. Method and device for local clock generation using universal serial bus downstream received signals DP and DM

Also Published As

Publication number Publication date
CN100435064C (zh) 2008-11-19
FR2869426A1 (fr) 2005-10-28
DE102005015764B4 (de) 2009-12-03
KR20050096030A (ko) 2005-10-05
US7493510B2 (en) 2009-02-17
US20050216780A1 (en) 2005-09-29
DE102005015764A1 (de) 2005-10-27
CN1677309A (zh) 2005-10-05
FR2869426B1 (fr) 2012-12-21

Similar Documents

Publication Publication Date Title
KR100990484B1 (ko) 직렬 버스 통신을 위한 송신 클럭 신호 발생기
US7873858B2 (en) Clock signal generation device and method
CN106796563B (zh) 用于芯片到芯片通信的系统和方法
EP2028660B1 (en) Clock signal generator for generating stable clock signals, semiconductor memory device including the same, and methods of operating
EP1311936B1 (en) Method and device for local clock generation using universal serial bus downstream received signals dp and dm
EP1394949B1 (en) Clock generator for generating an accurate and low-jitter clock
US4513427A (en) Data and clock recovery system for data communication controller
US8023602B2 (en) Serial data communication apparatus and methods of using a single line
EP1963943B1 (en) Itegrated circuit with clock deskewing
US9054821B2 (en) Apparatus and method for frequency locking
JP2004234659A (ja) ユニバーサルシリアルバスダウンストリーム受信信号を使用してクロック合成を行うための方法及び装置
CN104793918A (zh) 确定性fifo缓冲器
CN116325673A (zh) 用于通信总线的脉冲振幅调制（pam）编码
CN111290987B (zh) 一种超高速spi接口实现装置及方法
US7532039B2 (en) Clock signal detector
US8254513B2 (en) Inter-device adaptable interfacing clock skewing
US6504415B1 (en) Clock distribution for improved jitter performance in high-speed communication circuits
US9049020B2 (en) Circuitry to facilitate testing of serial interfaces
EP0834791A2 (en) Method and apparatus for controlling clock signal period
US7346099B2 (en) Network fabric physical layer
JP2012060560A (ja) シリアル通信装置及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 10