TWI423007B - 串列匯流排裝置以及其時脈差補償方法 - Google Patents

串列匯流排裝置以及其時脈差補償方法 Download PDF

Info

Publication number
TWI423007B
TWI423007B TW098146396A TW98146396A TWI423007B TW I423007 B TWI423007 B TW I423007B TW 098146396 A TW098146396 A TW 098146396A TW 98146396 A TW98146396 A TW 98146396A TW I423007 B TWI423007 B TW I423007B
Authority
TW
Taiwan
Prior art keywords
packet
data
link partner
length
arbiter
Prior art date
Application number
TW098146396A
Other languages
English (en)
Other versions
TW201122760A (en
Inventor
Shih Hau Chen
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW098146396A priority Critical patent/TWI423007B/zh
Priority to US12/776,530 priority patent/US8446921B2/en
Priority to JP2010118195A priority patent/JP5092109B2/ja
Publication of TW201122760A publication Critical patent/TW201122760A/zh
Application granted granted Critical
Publication of TWI423007B publication Critical patent/TWI423007B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

串列匯流排裝置以及其時脈差補償方法
本發明係有關於一種串列匯流排裝置，特別是有關於一種可補償時脈差之串列匯流排裝置。
通用串列匯流排(Universal Serial Bus，USB)為連接外部設備的一種串列匯流排標準，其可支持熱插拔(Hot plug)和即插即用(Plug and Play)等功能。
現今，USB 2.0規格可提供低速、全速以及高速傳輸，其可分別支援最大1.5Mbps、12Mbps及480Mbps的資料量。然而，隨著複雜功能的增加，電子產品需要更高速的USB傳輸速率，以便能更快速地從外部設備存取資料並執行相關之操作程序。
因此，USB實施論壇(USB Implementers Forum)制訂了USB 3.0的規格，其可同時提供超高速(SuperSpeed)以及非超高速(即USB 2.0)的資訊交換，其中超高速傳輸可支援最大5G bps的資料量。
本發明提供一種串列匯流排裝置，用以提供一封包至一鏈接伙伴。上述串列匯流排裝置包括：一處理單元，用以提供上述封包；以及，一時脈差補償單元，耦接於上述處理單元，用以根據上述封包之類型，判斷是否在傳送上述封包至上述鏈接伙伴之前，先傳送至少一跨越有序組至上述鏈接伙伴，以對上述鏈接伙伴提供時脈差補償，其中上述跨越有序組包括兩跨越符元。
再者，本發明提供一種時脈差補償方法，適用於一串列匯流排裝置。首先，判斷欲傳送至一鏈接伙伴之一封包是否為一資料封包。當上述封包為一資料封包且上述封包之一資料長度大於或等於一特定值時，在傳送上述封包至上述鏈接伙伴之前，先傳送至少一跨越有序組至上述鏈接伙伴，以對上述串列匯流排裝置以及上述鏈接伙伴之間的時脈差進行補償，其中上述跨越有序組包括兩跨越符元。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
實施例：
第1圖係顯示兩通用串列匯流排裝置10、20之間超高速(SuperSpeed)資料傳遞之示意圖。在第1圖中，通用串列匯流排(USB)裝置10經由纜線30傳送資料給通用串列匯流排20，其中通用串列匯流排裝置10與通用串列匯流排裝置20為鏈接伙伴(link partner)。鏈接伙伴10包括處理單元11、擾亂器12、編碼器13以及電子實體單元14，其中擾亂器12包括線性回授移位暫存器(linear feedback shifter register)15。首先，處理單元11提供要被傳送之原始資料TXData至擾亂器12，其中資料TXData具有8位元長度。接著，擾亂器12會根據線性回授移位暫存器15所提供之種子(seed)對資料TXData進行擾亂以產生擾亂資料SSCR 。接著，編碼器13會將擾亂資料SSCR 編碼成資料SENC 並傳送至電子實體單元14。編碼器13係使用8位元/10位元(8b/10b)編碼技術對資料SSCR 進行編碼，因此資料SENC 為具有10位元長度之符元(symbol)。接著，電子實體單元14將資料SENC 由並列轉換為串列(parallel to serial)，並經由纜線30傳送至鏈接伙伴20。電子實體單元14為一種輸入輸出界面(Input/Output Interface)單元，用以接收以及傳送符合USB規格之差動對信號。
參考第1圖，鏈接伙伴20包括處理單元21、解擾亂器22、解碼器23、時脈差補償單元26以及電子實體單元24，其中解擾亂器22包括線性回授移位暫存器25。當鏈接伙伴20接收到來自鏈接伙伴10的串列位元資料(或位元資料流)時，電子實體單元24會將連續接收之位元資料由串列轉換為並列，以形成具有複數資料SIN 之符元串，其中每一資料SIN 為具有10位元長度之符元。接著，時脈差補償單元26會根據鏈接伙伴20之第一工作時脈與鏈接伙伴10之第二工作時脈之間的頻率差來決定是否需執行一補償程序，使得鏈接伙伴10的資料傳送速度以及鏈接伙伴20的資料接收速度能同步。當兩工作時脈之間的頻率差很小時，時脈差補償單元26會直接將資料SIN 提供給解碼器23而不執行補償程序，即資料SCOMP 會相同於資料SIN 。因此，當資料傳遞過程中無失真發生時，鏈接伙伴20所接收到的資料SCOMP 會相同於鏈接伙伴10內的資料SENC 。接著，解碼器23會使用8位元/10位元解碼技術將資料SCOMP 解碼為資料SDEC 。同樣地，當資料傳遞正確時，鏈接伙伴20所接收到的資料SDEC 會相同於鏈接伙伴10內的資料SSCR 。接著，解攪亂器22會根據線性回授移位暫存器25所提供之種子對資料SDEC 進行解擾亂以產生資料RXData至處理單元21，以供處理單元21進行後續的應用。
在通用串列匯流排3.0裝置中，超高速資料傳遞通常包括四種封包類型：鏈接管理封包(Link Management Packet，LMP)、異動封包(Transaction Packet，TP)、資料封包(Data Packet，DP)以及等時時間戳記封包(Isochronous Timestamp Packet，ITP)。異動封包不包括資料負載(payload)。資料封包包括資料封包標頭(Data Packet Header，DPH)以及資料封包負載(Data Packet Payload，DPP)，如第2圖所顯示，第2圖係顯示符合USB 3.0規格之資料封包格式。在USB 3.0規格中，每個超高速封包的標頭係啟始於具有5位元長度之類型欄位(type field)，例如第2圖中的類型欄位210，其中類型欄位可用來識別該超高速封包之格式，以便決定該超高速封包如何被使用或是發送。第3圖係顯示符合USB 3.0規格之類型欄位表，其表示不同封包類型所對應之內容值，其中類型欄位表中的內容值是以2進位方式表示。在第3圖中，鏈接管理封包所對應之內容值為“00000”。異動封包所對應之內容值為“00100”。資料封包標頭所對應之內容值為“01000”。等時時間戳記封包所對應之內容值為“01100”。
參考回第1圖，在USB3.0規格中，傳送端之鏈接伙伴10平均每354個符元需傳送一跨越有序組(SKP Ordered Set)至接收端的鏈接伙伴20，以補償接收端之鏈接伙伴20以及傳送端之鏈接伙伴10之間的時脈(clock)頻率差。在USB 3.0的規格中，跨越有序組包括兩跨越符元。例如，第一跨越符元“0011111001”與第二跨越符元“1100000110”，或是第一跨越符元“1100000110”與第二跨越符元“0011111001”。值得注意的是，高容量的檔案會被分成複數個資料封包來進行傳送，而傳送端之鏈接伙伴10不會在任一資料封包內插入跨越有序組，但可在上一資料封包與下一資料封包之間(間隔)插入跨越有序組。於是傳送端之鏈接伙伴10可累積跨越有序組的數量直到資料封包傳送完之後再傳送給接收端之鏈接伙伴20。在傳送端之鏈接伙伴10中，第一跨越符元以及第二跨越符元係編碼器13依序使用8位元/10位元編碼技術對跨越碼“00111100”進行編碼而得到。此外，鏈接伙伴10之擾亂器12不會對該跨越碼進行擾亂。同樣地，鏈接伙伴20之解擾亂器22不會對跨越有序組進行解擾亂。再者，當接收到跨越有序組時，接收端的鏈接伙伴20內的時脈差補償單元26會增加或減少跨越有序組的數量以解決兩鏈接伙伴之間時脈不同步的問題。
第4圖係顯示根據本發明一實施例所述之通用串列匯流排裝置40。在第4圖中，鏈接伙伴40經由纜線30傳送封包給鏈接伙伴20。相較於第1圖中的鏈接伙伴10，鏈接伙伴40更包括耦接於處理單元11以及擾亂器12之間的時脈差補償單元41，其中時脈差補償單元41包括耦接於處理單元11以及擾亂器12之間的仲裁器42以及耦接於仲裁器42之跨越碼產生器44。當接收到來自處理單元11之資料TXData為封包時，仲裁器42會先根據封包TXData之標頭中的類型欄位而識別出封包TXData之類型。接著，當封包TXData為非資料封包時(即封包TXData為鏈接管理封包、異動封包或等時時間戳記封包)，仲裁器42會直接將封包TXData傳送至擾亂器12，以進行後續處理(例如擾亂、編碼等)，最後再經由纜線30傳送至鏈接伙伴20。反之，當經由類型欄位(例如第2圖之欄位210)識別出封包TXData為資料封包時，仲裁器42會先將封包TXData暫存於仲裁器42內的緩衝器46中，並於資料長度欄位(例如第2圖之欄位220，其指示資料封包負載DPP內的位元組(byte)數量)中得到封包TXData的資料長度。接著，仲裁器42根據封包TXData的資料長度而決定是否產生控制信號Ctrl至跨越碼產生器44，以控制跨越碼產生器44產生至少一組跨越碼組SKPSet至仲裁器42，其中每組跨越碼組SKPSet包括兩個跨越碼“00111100”。如先前所描述，將兩個跨越碼“00111100”進行8位元/10位元編碼之後可得到一跨越有序組。接著，當仲裁器42接收到跨越碼組SKPSet時，會先將跨越碼組SKPSet傳送至擾亂器12，再將暫存於緩衝器46之封包TXData傳送至擾亂器12，以進行後續處理。最後，鏈接伙伴40會經由纜線30依序傳送跨越有序組以及資料封包至鏈接伙伴20。換言之，鏈接伙伴40在傳送資料封包至鏈接伙伴20之前，會先傳送跨越有序組至鏈接伙伴20，其中跨越有序組係由跨越碼產生器44所產生的跨越碼組SKPSet經由編碼器13進行編碼而產生。在一實施例中，時脈差補償單元41可被整合於處理單元11內。
在第4圖中，仲裁器42會根據封包TXData的資料長度而控制跨越碼產生器44產生跨越碼組SKPSet之數量。例如，仲裁器42可根據預先設定的資料長度來控制跨越碼產生器44產生固定數量之跨越碼組SKPSet。舉例來說，當封包TXData的資料長度大於或等於512位元組時，仲裁器42會提供控制信號Ctrl至跨越碼產生器44，以控制跨越碼產生器44產生固定數量之跨越碼組SKPSet至仲裁器42。此外，仲裁器42亦可根據不同的資料長度來決定跨越碼組SKPSet之數量，即鏈接伙伴40在資料封包之前所傳送之跨越有序組的數量係對應於該資料封包的資料長度。第5圖係顯示根據本發明一實施例所述之資料封包的資料長度以及由跨越碼產生器所插入之跨越有序組的數量之關係。參考第4圖及第5圖，當資料封包的資料長度介於0位元組以及511位元組之間時，仲裁器42不會提供控制信號Ctrl至跨越碼產生器44，因此鏈接伙伴40不會插入跨越有序組於資料封包之前。當資料封包的資料長度介於512位元組以及767位元組之間時，仲裁器42會提供控制信號Ctrl至跨越碼產生器44，使得鏈接伙伴40會插入一組跨越有序組於資料封包之前。當資料封包的資料長度介於768位元組以及1024位元組之間時，仲裁器42會提供控制信號Ctrl至跨越碼產生器44，使得鏈接伙伴40會插入兩組跨越有序組於資料封包之前。在第5圖中，資料封包的資料長度範圍以及所對應的跨越有序組之數量可透過軟體根據鏈接伙伴40以及鏈接伙伴10之間的實際傳輸狀況而做適當的調整。
第6圖係顯示根據本發明一實施例所述之一種時脈差補償方法，適用於可提供超高速封包傳輸之通用串列匯流排裝置。首先，接收到欲傳送到鏈接伙伴之一封包(步驟S702)。接著，根據該封包之標頭中的類型欄位，判斷該封包是否為一資料封包(步驟S704)。當該封包不是資料封包時，直接傳送該封包至鏈接伙伴(步驟S712)。反之，當該封包為資料封包時，根據該封包之標頭中的資料長度欄位，判斷該封包的資料長度是否大於或等於一特定長度(步驟S706)。當該封包的資料長度小於該特定長度時，直接傳送該封包至鏈接伙伴(步驟S712)。反之，當該封包的資料長度大於或等於該特定長度時，根據該封包的資料長度決定跨越有序組之數量並產生符合該數量之跨越有序組(步驟S708)，其中跨越有序組的數量可以是固定值或是對應於該封包的資料長度。接著，將跨越有序組傳送至鏈接伙伴(步驟S710)。接著，在傳送跨越有序組之後，再將該封包傳送至鏈接伙伴(步驟S712)。
根據本發明實施例，可在傳送端之鏈接伙伴中設置時脈差補償單元，來補償接收端之鏈接伙伴以及傳送端之鏈接伙伴之間的時脈頻率差。此外，時脈差補償單元內的仲裁器可識別出欲傳送之封包是否為資料封包，並根據該資料封包的資料長度控制跨越碼產生器是否產生跨越有序組以及決定跨越有序組的數量。藉由在傳送資料封包之前先傳送跨越有序組，可避免資料封包傳送至傳送端之鏈接伙伴時造成資料溢出(overflow)或資料下溢(underflow)，其中資料溢出或資料下溢將使得傳送端之鏈接伙伴需重新傳送該封包至接收端之鏈接伙伴。因此，補償接收端之鏈接伙伴以及傳送端之鏈接伙伴之間的時脈頻率差可提高兩鏈接伙伴之間的傳輸效率。
此外，除了USB 3.0之外，本發明亦可應用於其他串列傳輸標準或是串列匯流排裝置，例如PCIE標準，具有與USB 3.0或PCIE相同協議(protocol，電腦之間通信與資料傳送所遵守的規則)的標準等。相似地，藉由在傳送資料封包之前先判斷是否傳送特定資料(例如跨越有序組)，可補償接收端之裝置以及傳送端之裝置之間的時脈頻率差，進而避免該資料封包傳送至傳送端之裝置時會造成資料溢出或資料下溢。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、40．．．鏈接伙伴
11、21．．．處理單元
12．．．擾亂器
13．．．編碼器
14、24．．．電子實體單元
15、25．．．線性回授移位暫存器
210．．．類型欄位
22．．．解擾亂器
220．．．資料長度欄位
23．．．解碼器
26、41．．．時脈差補償單元
30．．．纜線
42．．．仲裁器
44．．．跨越碼產生器
46．．．緩衝器
SCOMP 、SCORR 、SDEC 、SENC 、SIN 、SSCR 、TXData、RXData．．．封包
以及
SKPSet．．．跨越碼組、跨越有序組
第1圖係顯示兩通用串列匯流排裝置之間超高速資料傳遞之示意圖；
第2圖係顯示符合USB 3.0規格之資料封包格式；
第3圖係顯示符合USB 3.0規格之類型欄位表；
第4圖係顯示根據本發明一實施例所述之通用串列匯流排裝置；
第5圖係顯示根據本發明一實施例所述之資料封包的資料長度以及由跨越碼產生器所插入之跨越有序組的數量之關係；以及
第6圖係顯示根據本發明一實施例所述之一種時脈差補償方法，適用於可提供超高速封包傳輸之通用串列匯流排裝置。
11、21‧‧‧處理單元
12‧‧‧擾亂器
13‧‧‧編碼器
14、24‧‧‧電子實體單元
15、25‧‧‧線性回授移位暫存器
20、40‧‧‧鏈接伙伴
22‧‧‧解擾亂器
23‧‧‧解碼器
26、41‧‧‧時脈差補償單元
30‧‧‧纜線
42‧‧‧仲裁器
44‧‧‧跨越碼產生器
46‧‧‧緩衝器
Ctrl‧‧‧控制信號
SCOMP 、SCORR 、SDEC 、SENC 、SIN 、SSCR 、TXData、RXData‧‧‧封包
SKPSet‧‧‧跨越碼組

Claims (17)

  1. 一種串列匯流排裝置，用以提供一封包至一鏈接伙伴，包括：一處理單元，用以提供上述封包；以及一時脈差補償單元，耦接於上述處理單元，用以根據上述封包之類型，判斷是否在傳送上述封包至上述鏈接伙伴之前，先傳送至少一跨越有序組至上述鏈接伙伴，以對上述鏈接伙伴提供時脈差補償。
  2. 如申請專利範圍第1項所述之串列匯流排裝置，其中上述時脈差補償單元包括：一跨越碼產生器，用以產生上述跨越有序組；一仲裁器，耦接於上述處理單元以及上述跨越碼產生器，用以根據上述封包之類型，判斷是否在傳送上述封包至上述鏈接伙伴之前，先傳送上述跨越有序組至上述鏈接伙伴，其中上述跨越有序組包括兩跨越符元。
  3. 如申請專利範圍第2項所述之串列匯流排裝置，其中上述仲裁器根據上述封包之標頭中的類型欄位而識別出上述封包之類型。
  4. 如申請專利範圍第2項所述之串列匯流排裝置，其中當上述封包為一資料封包時，上述仲裁器根據上述封包之一資料長度判斷是否在傳送上述封包至上述鏈接伙伴之前，先傳送上述跨越有序組至上述鏈接伙伴。
  5. 如申請專利範圍第2項所述之串列匯流排裝置，其中當上述封包不是一資料封包時，上述仲裁器直接將上述封包傳送至上述鏈接伙伴。
  6. 如申請專利範圍第4項所述之串列匯流排裝置，其中當上述封包為上述資料封包且上述封包之上述資料長度大於或等於一特定值時，上述仲裁器在傳送上述封包至上述鏈接伙伴之前，先傳送上述跨越有序組至上述鏈接伙伴。
  7. 如申請專利範圍第6項所述之串列匯流排裝置，其中當上述封包為上述資料封包且上述封包之上述資料長度小於上述特定值時，上述仲裁器直接傳送上述封包至上述鏈接伙伴。
  8. 如申請專利範圍第4項所述之串列匯流排裝置，其中上述仲裁器根據上述封包之標頭中的資料長度欄位而得到上述資料長度。
  9. 如申請專利範圍第4項所述之串列匯流排裝置，其中當上述封包為上述資料封包且上述封包之上述資料長度大於或等於一特定值時，上述仲裁器控制上述跨越碼產生器產生上述跨越有序組，以及上述跨越碼產生器所產生之上述跨越有序組之數量係對應於上述封包之上述資料長度。
  10. 一種時脈差補償方法，適用於一串列匯流排裝置，包括：判斷欲傳送至一鏈接伙伴之一封包是否為一資料封包；以及當上述封包為一資料封包且上述封包之一資料長度大於或等於一特定值時，在傳送上述封包至上述鏈接伙伴之前，先傳送至少一跨越有序組至上述鏈接伙伴，以對上述串列匯流排裝置以及上述鏈接伙伴之間的時脈差進行補償。
  11. 如申請專利範圍第10項所述之時脈差補償方法，更包括：當上述封包不是上述資料封包時，直接傳送上述封包至上述鏈接伙伴。
  12. 如申請專利範圍第10項所述之時脈差補償方法，更包括：當上述封包為上述資料封包且上述封包之上述資料長度小於上述特定值時，直接傳送上述封包至上述鏈接伙伴。
  13. 如申請專利範圍第10項所述之時脈差補償方法，更包括：根據上述封包之上述資料長度，決定傳送至上述鏈接伙伴之上述跨越有序組的數量。
  14. 如申請專利範圍第13項所述之時脈差補償方法，其中上述跨越有序組的數量係對應於上述封包之上述資料長度。
  15. 如申請專利範圍第13項所述之時脈差補償方法，其中上述跨越有序組的數量係固定值。
  16. 如申請專利範圍第10項所述之時脈差補償方法，其中上述判斷之步驟更包括：根據上述封包之標頭中的類型欄位，判斷上述封包是否為上述資料封包；以及當上述封包為上述資料封包時，根據上述封包之標頭中的資料長度欄位，得到上述資料長度。
  17. 如申請專利範圍第10項所述之時脈差補償方法，其中上述跨越有序組包括兩跨越符元。
TW098146396A 2009-12-31 2009-12-31 串列匯流排裝置以及其時脈差補償方法 TWI423007B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098146396A TWI423007B (zh) 2009-12-31 2009-12-31 串列匯流排裝置以及其時脈差補償方法
US12/776,530 US8446921B2 (en) 2009-12-31 2010-05-10 Serial bus device and clock difference compensation method thereof
JP2010118195A JP5092109B2 (ja) 2009-12-31 2010-05-24 シリアル・バス・デバイス及びその差分クロック補償方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146396A TWI423007B (zh) 2009-12-31 2009-12-31 串列匯流排裝置以及其時脈差補償方法

Publications (2)

Publication Number Publication Date
TW201122760A TW201122760A (en) 2011-07-01
TWI423007B true TWI423007B (zh) 2014-01-11

Family

ID=44187527

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146396A TWI423007B (zh) 2009-12-31 2009-12-31 串列匯流排裝置以及其時脈差補償方法

Country Status (3)

Country Link
US (1) US8446921B2 (zh)
JP (1) JP5092109B2 (zh)
TW (1) TWI423007B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778389B2 (en) 2011-05-27 2017-10-03 Halliburton Energy Services, Inc. Communication applications
US9625603B2 (en) * 2011-05-27 2017-04-18 Halliburton Energy Services, Inc. Downhole communication applications
WO2013001631A1 (ja) * 2011-06-29 2013-01-03 富士通株式会社 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法
US10601425B2 (en) 2018-05-30 2020-03-24 Intel Corporation Width and frequency conversion with PHY layer devices in PCI-express
US11467999B2 (en) 2018-06-29 2022-10-11 Intel Corporation Negotiating asymmetric link widths dynamically in a multi-lane link
US11637657B2 (en) 2019-02-15 2023-04-25 Intel Corporation Low-latency forward error correction for high-speed serial links
US11249837B2 (en) 2019-03-01 2022-02-15 Intel Corporation Flit-based parallel-forward error correction and parity
US10846247B2 (en) 2019-03-05 2020-11-24 Intel Corporation Controlling partial link width states for multilane links
US11296994B2 (en) * 2019-05-13 2022-04-05 Intel Corporation Ordered sets for high-speed interconnects
US11740958B2 (en) 2019-11-27 2023-08-29 Intel Corporation Multi-protocol support on common physical layer
US11836101B2 (en) 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
CN113257258A (zh) * 2020-02-12 2021-08-13 瑞昱半导体股份有限公司 音频处理装置及音频处理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583859B (en) * 2001-11-21 2004-04-11 Nec Electronics Corp USB-HUB device and its control method
US7310739B2 (en) * 2003-10-28 2007-12-18 Prolific Technology Inc. Universal serial bus and method for transmitting serial clock and serial data signals during power-saving mode
US7493510B2 (en) * 2004-03-29 2009-02-17 Samsung Electronics Co., Ltd. Clock signal generator circuit for serial bus communication
US20090086874A1 (en) * 2007-09-28 2009-04-02 Junning Wang Apparatus and method of elastic buffer control
TWI310158B (zh) * 2006-03-10 2009-05-21 Mitac Int Corp

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2808964B2 (ja) * 1992-02-04 1998-10-08 日本電気株式会社 符号化データ受信回路
JPH08307409A (ja) * 1995-05-08 1996-11-22 Nippon Telegr & Teleph Corp <Ntt> 固定速度通信方法および通信システム
US7092629B2 (en) * 2001-11-19 2006-08-15 Hewlett-Packard Development Company, L.P. Time-division and wave-division multiplexed link for use in a service area network
EP2161666A3 (en) 2002-07-17 2010-05-26 Chronologic Pty Ltd Synchronized multichannel universal serial bus
KR20060081522A (ko) * 2005-01-10 2006-07-13 삼성전자주식회사 피씨아이 익스프레스의 바이트 스큐 보상방법 및 이를위한 피씨아이 익스프레스 물리 계층 수신기
US8867683B2 (en) * 2006-01-27 2014-10-21 Ati Technologies Ulc Receiver and method for synchronizing and aligning serial streams
US7738502B2 (en) * 2006-09-01 2010-06-15 Intel Corporation Signal noise filtering in a serial interface
JP4661810B2 (ja) * 2007-03-16 2011-03-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US8166334B2 (en) * 2008-02-20 2012-04-24 Hewlett-Packard Development Company, L.P. Redriver with two reference clocks and method of operation thereof
US8369233B2 (en) * 2008-10-02 2013-02-05 Endace Technology Limited Lane synchronisation
US8161210B1 (en) * 2008-11-03 2012-04-17 Integrated Device Technology Inc. Multi-queue system and method for deskewing symbols in data streams
US20100316068A1 (en) * 2009-06-12 2010-12-16 Matthew Ornes Transport Over an Asynchronous XAUI-like Interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583859B (en) * 2001-11-21 2004-04-11 Nec Electronics Corp USB-HUB device and its control method
US7310739B2 (en) * 2003-10-28 2007-12-18 Prolific Technology Inc. Universal serial bus and method for transmitting serial clock and serial data signals during power-saving mode
US7493510B2 (en) * 2004-03-29 2009-02-17 Samsung Electronics Co., Ltd. Clock signal generator circuit for serial bus communication
TWI310158B (zh) * 2006-03-10 2009-05-21 Mitac Int Corp
US20090086874A1 (en) * 2007-09-28 2009-04-02 Junning Wang Apparatus and method of elastic buffer control

Also Published As

Publication number Publication date
JP5092109B2 (ja) 2012-12-05
TW201122760A (en) 2011-07-01
JP2011138472A (ja) 2011-07-14
US20110158261A1 (en) 2011-06-30
US8446921B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
TWI423007B (zh) 串列匯流排裝置以及其時脈差補償方法
US8370716B2 (en) USB device and correction method thereof
US9647701B2 (en) Methods and apparatus for the intelligent association of control symbols
JP5879545B2 (ja) 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法
JP6514333B2 (ja) 送信装置、ｄｐソース機器、受信装置及びｄｐシンク機器
US8718088B2 (en) Signal converter of consumer electronics connection protocols
US7899111B2 (en) Link interface technique including data indicator symbols
US8572300B2 (en) Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks
JP2014509796A (ja) スクランブリングシード情報を通信するための方法及び装置
US20120140781A1 (en) Dynamic host clock compensation
KR20200123412A (ko) 10spe에서 동기식 및 자가-동기식 스크램블링에 의한 페이로드 및 프리앰블의 스크램블링
WO2015158156A1 (zh) 延长通用串行总线传输距离的装置
CN108462620B (zh) 一种吉比特级SpaceWire总线系统
CN113904756B (zh) 基于10Gbase-R协议的以太网系统
CN101667167B (zh) 通用串行总线装置以及其校正方法
EP2445112A1 (en) Data transfer method, code conversion circuit, and device
TW201926908A (zh) 用於高速序列資料通訊系統的編碼和解碼架構及其相關方法、實體層電路、發射器與接收器及其中的通訊系統
JP5545146B2 (ja) シリアル通信システム
CN101763330B (zh) 串行总线装置以及其时钟差补偿方法
WO2010146714A1 (ja) データ転送方法、コード変換回路及び装置
JP2007233993A (ja) データ転送制御装置及び電子機器
CN114730297A (zh) 数据发送单元、数据接收单元、数据发送方法及接收方法
KR100869567B1 (ko) 무선 ｕｓｂ 시스템의 데이터 송수신 방법
JP5928192B2 (ja) ブリッジ回路
KR100869569B1 (ko) 마스크를 이용한 무선 ｕｓｂ 시스템의 데이터 송수신 방법