CN113257258A - 音频处理装置及音频处理方法 - Google Patents

音频处理装置及音频处理方法 Download PDF

Info

Publication number
CN113257258A
CN113257258A CN202010088414.XA CN202010088414A CN113257258A CN 113257258 A CN113257258 A CN 113257258A CN 202010088414 A CN202010088414 A CN 202010088414A CN 113257258 A CN113257258 A CN 113257258A
Authority
CN
China
Prior art keywords
audio
data
audio processing
processing apparatus
frequency information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010088414.XA
Other languages
English (en)
Inventor
刘浚菖
詹景竹
张弘毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202010088414.XA priority Critical patent/CN113257258A/zh
Publication of CN113257258A publication Critical patent/CN113257258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G10MUSICAL INSTRUMENTS; ACOUSTICS
    • G10LSPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/005Correction of errors induced by the transmission channel, if related to the coding algorithm

Landscapes

  • Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Television Receiver Circuits (AREA)

Abstract

一种音频处理方法,包括:根据多个音频输入封包所包括的多个音频频率信息取得运算值;根据运算值和链接时脉信号产生音频取样频率;以及将音频输入封包根据音频取样频率产生相应的多个音频输出封包。

Description

音频处理装置及音频处理方法
技术领域
本申请是关于一种音频处理装置及音频处理方法,特别是关于一种改进取样频率的音频处理装置及音频处理方法。
背景技术
随着科技发展,具有音频播放功能的电子装置已广泛应用在人们的日常生活中,例如各式影音家电。由于数字音频数据在传输时,并不会包括或保留原始音频的取样频率。因此,接收端(Sink)装置必须进行音频频率再生(Audio Clock Regeneration)以重建音频取样频率。
然而,为了取得准确的音频取样频率,会增加音频播出前的等待时间。若通过硬件电路针对音频取样频率进行补偿修正也会提高设计成本。因此,如何改进音频取样频率的上述问题为本领域的重要课题。
发明内容
本申请的一方面是关于一种音频处理装置,其包括数据处理器、频率产生器以及缓冲存储器。数据处理器用于根据多个音频输入封包所包括的多个音频频率信息取得运算值。频率产生器用于根据运算值和链接时脉信号产生音频取样频率。缓冲存储器用于将音频输入封包根据音频取样频率产生相应的多个音频输出封包。
本申请的另一方面是关于一种音频处理方法,其包括:根据多个音频输入封包所包括的多个音频频率信息取得运算值;根据运算值和链接时脉信号产生音频取样频率;以及将音频输入封包根据音频取样频率产生相应的多个音频输出封包。
附图说明
图1为根据本申请实施例的一种音频处理装置的示意图。
图2为根据本申请的实施例的一种数据处理器的示意图。
图3为根据本申请的实施例的一种音频处理方法的流程图。
图4为根据本申请的实施例的一种统计结果图表。
符合说明:
Figure BDA0002382864890000021
Figure BDA0002382864890000031
具体实施方式
下文将列举实施例并配合附图作详细说明,但所描述的具体实施例仅用于解释本申请,并不用于限定本申请,而结构操作的描述并不用于限制其执行的顺序,任何由组件重新组合的结构,所产生具有相同功效的装置,皆都是本申请所涵盖的范围。
当数字音频数据在通过显示端口(DisplayPort,DP)、高画质多媒体接口(HighDefinition Multimedia Interface,HDMI)、通用串行总线(Universal Serial Bus,USB)等等各式音频传输线路进行传输时,数字音频数据中并不包括或保留原始音频的取样频率。因此,接收端(Sink)装置必须进行音频频率再生(Audio Clock Regeneration)以重建音频取样频率。
为了方便说明起见,本申请将以显示端口标准为例,但不用于限制本申请。本领域普通技术人员可将此应用于其他音频传输标准中,以快速取得准确的音频取样频率。在显示端口标准中,有关音频取样频率的信息是通过音频时间戳封包(Audio Time-stampPacket)中的音频频率信息(audio clock frequency information)并根据以下公式(1)来提供。
Maud/Naud=512×fs/fclk (1)
其中,Maud和Naud为音频频率信息,fclk为链接时脉信号(link symbol clock),fs为正在传输的音频流(audio stream)的取样频率。
一般而言,可利用音频频率信息Maud(M value for Audio)和Naud(N value forAudio)来设置音频频率恢复电路(audio clock recovery circuit)的初始频率,并根据音频先进先出(First In First Out,FIFO)内存的数据暂存量执行频率的精细调整。因此,若要获得准确的音频取样频率,需要等待频率补偿调整,导致增加音频播出的等待时间。此外,由于频率的补偿调整往往通过硬件电路进行,因而增加了设计的成本。
进一步说明,由于先进先出内存的最小精度为一个音频封包,因此频率的误差必须累积到一个音频封包的大小才足以产生变化。假设实际音频取样频率为32kHz且频率误差的目标为10ppm(parts per million,百万分比)以内来说,代表1秒钟能收到32000个音频封包,且100000个音频封包中只能有一个音频封包的误差,因此,根据以下算式(2),至少需等待3.125秒才能累积足够的100000个音频封包,以分辨出10ppm的取样精确度。
Figure BDA0002382864890000041
换言之,如果要凭借先进先出内存的数据暂存量的变化以取得音频取样频率的话,即便初始值已完全符合实际值,仍需要3.125秒才能确认。也就是说,当初始值不符合实际值而需要进行补偿修正时,音频播出的等待时间必然会更久。此外,若音频播放过程中发生音频取样频率改变的情况,如,由192kHz降至48kHz或48kHz升至192kHz,则还需要利用查表并通过除频或倍频的方式进行调整,以重新产生一组新的取样频率。
为了解决上述问题,本申请提出一种音频处理装置及音频处理方法。首先,由公式(1)可推导出下式(3)。
Figure BDA0002382864890000042
其中Naud为定值,Maud和fclk为变量。虽然链接时脉信号fclk会受到展频影响而改变,但只要让频率产生器的输入频率去参考链接时脉信号fclk的频率,就能消除展频的影响。因此,根据算式(3),只要能计算出准确的Maud,就能获取准确的音频取样频率fs。
换言之,本申请将通过音频处理方法以取得准确的Maud,并经由音频处理装置中的频率产生器产生准确的音频取样频率fs,便能缩短音频播放的等待时间。关于音频处理装置和音频处理方法将于后续段落中叙明。
请参考图1。图1为根据本申请的实施例的一种音频处理装置100的示意图。如图1所示,音频处理装置100包括数据处理器120、频率产生器140以及缓冲存储器160。结构上,数据处理器120耦接频率产生器140。频率产生器140耦接缓冲存储器160。
操作上,数据处理器120用于接收音频输入封包Ain,并根据音频输入封包Ain所包括的音频频率信息通过音频处理方法取得运算值M1,再将运算值M1输出至频率产生器140。在部分实施例中,数据处理器120为数字滤波器(Digital Filter)或者能进行音频数据撷取及运算的电路或组件。在部分实施例中,音频输入封包Ain即为音频时戳封包,或者包括上述音频频率信息Maud和Naud的其他传输封包。
频率产生器140用于接收运算值M1和链接时脉信号fclk产生音频取样频率fs,并将音频取样频率fs输出至缓冲存储器160。在部分实施例中,频率产生器140可由锁相回路(phase-locked loops,PLL)或直接数字合成装置(Direct digital synthesis,DDS)据以实施,但本申请并不限于此。举例来说,频率产生器140利用反馈控制,以使得输出的音频取样频率fs与所接收的链接时脉信号fclk具有上述算式(3)中的比例。也就是说,当链接时脉信号fclk的频率或相位发生变化时,频率产生器140会检测到这些变化并通过内部的反馈机制来调节输出的讯号,使得音频取样频率fs和链接时脉信号fclk保持同步。
缓冲存储器160将音频输入封包Ain根据音频取样频率fs产生相应的音频输出封包Aout,用于稳定音频封包的输入及输出。具体而言,当频率产生器140能快速地输出准确的音频取样频率fs,缓冲存储器160便能将接收到的音频输入封包Ain以准确还原的音频取样频率fs输出音频输出封包Aout。在部分实施例中,缓冲存储器160可由先进先出(FirstIn First Out,FIFO)内存据以实施,但本申请并不限于此。
在部分实施例中,运算值M1为算术平均数、加权平均、几何平均数、移动平均数、中位数或众数,本申请不限于此。为了方便说明起见,以下关于数据处理器120的详细内容将以运算值M1为算术平均数进行说明。
请参考图2。图2为根据本申请的实施例一种数据处理器120的示意图。如图2所示,数据处理器120包括封包接收器122、累加器124、计数器126以及除法器128。结构上,封包接收器122耦接累加器124和计数器126。除法器128耦接累加器124和计数器126。
操作上,封包接收器122用于接收多个音频输入封包Ain,并自这些音频输入封包Ain取得多个音频频率信息Maud以输出至累加器124和计数器126。累加器124用于接收这些音频频率信息Maud并将其进行加总以产生数据加总值Msum。计数器126用于接收这些音频频率信息Maud并将计算其数量以产生数据笔数Mcout。除法器128用于自累加器124接收数据加总值Msum且自计数器126接收数据笔数Mcout,并将数据加总值Msum除以数据笔数Mcout以产生算术平均数作为运算值M1。
值得注意的是,虽然图2中的数据处理器120是用于对所有接收到的音频频率信息Maud进行算术平均数的运算,但本申请并不限于此。在其他部分实施例中,数据处理器120可根据音频处理方法对音频频率信息Maud进行其他处理,例如,根据默认条件针对多个音频频率信息Maud进行筛选。进一步的详细内容如下说明。
请参考图3。图3为根据本申请的实施例一种音频处理方法300的流程图。为方便及清楚说明起见,下述音频处理方法300是配合图1和图2所示实施例进行说明,但不限于此,任何熟习此技艺者,在不脱离本申请的精神和范围内,当可对作各种修改与调整。如图3所示,音频处理方法300包括操作S310、S320、S330、S340、S350以及S360。
首先,在操作S310中,由数据处理器120接收音频输入封包Ain。具体而言,由数据处理器120中的封包接收器122接收音频输入封包Ain,并自音频输入封包Ain取得其包括的音频频率信息Maud。
接着,在操作S320中,由数据处理器120判断音频频率信息Maud的变动幅度是否超过容忍值。具体而言,根据显示端口标准规范,若音频频率信息Maud的变动幅度超过正负0.5%的展频幅度,代表目前的音频频率视为尚未稳定的状态。因此,当音频频率信息Maud的变动幅度超过容忍值时,进行操作S330,由数据处理器120清空累加器124和计数器126以重新进行计算。
如此一来,凭借判断音频频率信息Maud的变动幅度是否超过容忍值,以判定音频频率是否已稳定,便能避免因获取无效或不合理的数据而影响计算结果。
当音频频率信息Maud的变动幅度未超过容忍值(即,音频频率已稳定)时,进行操作S340,由数据处理器120针对音频频率信息Maud进行累加和计数。具体而言,由数据处理器120的累加器124将音频频率信息Maud进行加总以产生数据加总值Msum,并由数据处理器120的计数器126计算音频频率信息Maud的数量以产生数据笔数Mcout。举例来说,由数据处理器120根据一个固定的接收次数或一段固定的接收期间,对音频频率信息Maud进行一次累加和计数的运算。
接着,在操作S350中,由数据处理器120判断数据笔数Mcout是否大于预设笔数。具体而言,预设笔数可为100~2000笔,而此数值可依实际需求进行设定,并非用于限制本申请。在其他实施例中,在操作S350中,也可由数据处理器120判断自开始接收音频输入封包Ain所累计经过的时间是否大于预设期间。具体而言,预设期间可为5~30毫秒(ms),而此数值可依实际需求进行设定,并非用于限制本申请。
当数据笔数Mcout未大于预设笔数(或累计时间未大于预设期间)时,再次进行操作S320。当数据笔数Mcout大于预设笔数(或累计时间大于预设期间)时,进行操作S360,由数据处理器120根据音频频率信息Maud取得运算值M1。具体而言,在部分实施例中,由数据处理器120的除法器128将数据加总值Msum除以数据笔数Mcout以产生运算值M1。
值得注意的是,在一些实施例中,音频处理方法300可省略操作S320,即采用所有接收到的音频频率信息Maud进行运算。在一些实施例中,音频处理方法300还包括其他针对音频频率信息Maud进行筛选的操作,以确保采用的音频频率信息Maud为有效数据。
在其他部分实施例中,数据处理器120还可用于对音频频率信息Maud进行其他运算,例如,加权平均、几何平均数、移动平均数、中位数或众数等等,本领域普通技术人员可依实际需求设计适用的数据处理器120,在此不再赘述。
如此一来,通过音频处理方法300,由数据处理器120对接收到的多个音频频率信息Maud进行运算处理,便能快速地取得运算值M1作为准确的音频频率信息,使得频率产生器140能根据准确的音频频率信息产生准确的音频取样频率fs。由于频率产生器140所产生的音频取样频率精确度极高,音频输入封包进入缓冲存储器160与音频输出封包自缓冲存储器160输出的速度几乎相等,因此可省去频率校正补偿所耗费的时间。此外,相较于利用集成电路或硬件的回授补偿机制,本申请将频率修正至与实际音频频率一致的方法,减省了硬件电路组件,使得设计成本得以降低。
请参考表1和图4。表1为根据本申请的实施例一种累积取样笔数与取样频率误差之间的关系。
Figure BDA0002382864890000091
Figure BDA0002382864890000101
表1
一般而言,音频时戳封包所包括的音频频率信息为16位(bit),而本申请所计算的Maud平均值为24位,对于音频频率信息的解析会更加精确。根据表1可知,随着累积取样笔数的增加,取样频率误差的趋势会降低。根据图4可知,取样笔数累积达到约550笔时,取样频率误差可以收敛到低于20ppm,收敛过程仅需约8.14毫秒处理时间。当取样笔数累积达到约1500笔时,处理时间约22.2毫秒,取样频率误差则可以稳定地收敛在10ppm内。换言之,相对传统音频频率处理方式至少需要3秒以上才能分辨出10ppm的频率误差,且需多次频率校正程序才可获得10ppm的频率精确度,本申请能大幅缩短取得准确的音频频率信息的处理时间。
综上所述,凭借音频处理装置100的数据处理器120对接收到的多个音频频率信息Maud根据音频处理方法300进行运算处理,便能快速地取得准确的音频频率信息,使得频率产生器140能根据准确的音频频率信息产生准确的音频取样频率fs,缩短了音频播出前的等待时间。
虽然上文以公开本申请的实施方式,然其这并非用于限定本申请,本技术领域普通技术人员在不脱离本申请的精神和范围内,可以作各种修改与调整,因此本申请的保护范围当以所附的权利要求书为准。

Claims (10)

1.一种音频处理装置,其特征在于,所述音频处理装置包括:
数据处理器,用于根据多个音频输入封包所包括的多个音频频率信息取得运算值;
频率产生器,用于根据所述运算值和链接时脉信号产生音频取样频率;以及
缓冲存储器,用于将所述多个音频输入封包根据所述音频取样频率产生相应的多个音频输出封包。
2.如权利要求1所述的音频处理装置,其特征在于,所述多个音频输入封包为由显示端口(DisplayPort)、高画质多媒体接口、或通用串行总线所传输的音频数据。
3.如权利要求1所述的音频处理装置,其特征在于,所述数据处理器还包括一封包接收器,用于从所述多个音频输入封包取得所述多个音频频率信息。
4.如权利要求1或3所述的音频处理装置,其特征在于,所述数据处理器包括:
累加器,用于将所述些音频频率信息进行加总,以产生数据加总值;
计数器,用于计算所述多个音频频率信息的数量,以产生数据笔数;以及
除法器,用于将所述数据加总值除以所述数据笔数以产生所述运算值。
5.如权利要求4所述的音频处理装置,其特征在于,当所述些音频频率信息的一个变动幅度超过一个容忍值,所述数据处理器还用于清空所述累加器和所述计数器以重新进行计算。
6.如权利要求4所述的音频处理装置,其特征在于,当所述多个音频频率信息的一个变动幅度未超过一个容忍值,且所述数据笔数大于一个预设笔数时,所述除法器将所述数据加总值除以所述数据笔数以产生所述运算值。
7.如权利要求4所述的音频处理装置,其特征在于,当所述多个音频频率信息的一个变动幅度未超过一个容忍值,且累计时间长度大于一个预设期间时,所述除法器将所述数据加总值除以所述数据笔数以产生所述运算值。
8.如权利要求1所述的音频处理装置,其特征在于,所述运算值为中位数、算术平均数,或移动平均数。
9.如权利要求1所述的音频处理装置,其特征在于,所述频率产生器为锁相回路或直接数字合成装置。
10.一种音频处理方法,其特征在于,所述音频处理方法包括:
根据多个音频输入封包所包括的多个音频频率信息取得运算值;
根据所述运算值和链接时脉信号产生音频取样频率;以及
将所述多个音频输入封包根据所述音频取样频率产生相应的多个音频输出封包。
CN202010088414.XA 2020-02-12 2020-02-12 音频处理装置及音频处理方法 Pending CN113257258A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010088414.XA CN113257258A (zh) 2020-02-12 2020-02-12 音频处理装置及音频处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010088414.XA CN113257258A (zh) 2020-02-12 2020-02-12 音频处理装置及音频处理方法

Publications (1)

Publication Number Publication Date
CN113257258A true CN113257258A (zh) 2021-08-13

Family

ID=77219714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010088414.XA Pending CN113257258A (zh) 2020-02-12 2020-02-12 音频处理装置及音频处理方法

Country Status (1)

Country Link
CN (1) CN113257258A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377862B1 (en) * 1997-02-19 2002-04-23 Victor Company Of Japan, Ltd. Method for processing and reproducing audio signal
CN101243514A (zh) * 2005-09-29 2008-08-13 松下电器产业株式会社 时钟信号生成装置
CN101385265A (zh) * 2004-01-29 2009-03-11 美商智慧财产权授权股份有限公司 补偿多路径方法
TW201122760A (en) * 2009-12-31 2011-07-01 Via Tech Inc Serial bus device and clock difference compensation method thereof
CN104270218A (zh) * 2014-10-17 2015-01-07 中怡(苏州)科技有限公司 频率校正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377862B1 (en) * 1997-02-19 2002-04-23 Victor Company Of Japan, Ltd. Method for processing and reproducing audio signal
CN101385265A (zh) * 2004-01-29 2009-03-11 美商智慧财产权授权股份有限公司 补偿多路径方法
CN101243514A (zh) * 2005-09-29 2008-08-13 松下电器产业株式会社 时钟信号生成装置
TW201122760A (en) * 2009-12-31 2011-07-01 Via Tech Inc Serial bus device and clock difference compensation method thereof
CN104270218A (zh) * 2014-10-17 2015-01-07 中怡(苏州)科技有限公司 频率校正方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
汤定德;: "电压型单相桥式逆变器约束条件探析", 江西蓝天学院学报, no. 02 *

Similar Documents

Publication Publication Date Title
US7253842B2 (en) Locking display pixel clock to input frame rate
JP7148413B2 (ja) アイソクロナスデータストリームを制御するためのシステムおよび方法
US20080126825A1 (en) Timing recovery method and system thereof
US20130215910A1 (en) Transmission apparatus, transmission method, program, and communication system
KR101526025B1 (ko) 주파수 동기화 시스템 및 주파수 동기화 방법
US20050135514A1 (en) Synchronous clock generation apparatus and synchronous clock generation method
US11900953B2 (en) Audio processing device and audio processing method
JP3688683B2 (ja) 分数分周器、テレビ受信機、ビデオ信号用集積回路及び分数分周器方法
US20090128698A1 (en) Audio synchronizer for digital television broadcast
US7443213B2 (en) Staged locking of two phase locked loops
CN113257258A (zh) 音频处理装置及音频处理方法
JP4950464B2 (ja) クロック生成回路、およびそれを搭載した電子機器
US7801261B2 (en) Clock recovery from data streams containing embedded reference clock values
TWI622290B (zh) 一種無動態時戳之時脈產生機制,以提供於共享頻道中傳送媒體串流
US5339338A (en) Apparatus and method for data desynchronization
US20110141354A1 (en) Data transmitting device, data receiving device and data transmitting and receiving system
TW595106B (en) Digital frequency synthesizer based pLL
US20150349947A1 (en) Signal processing device, signal processing method, and program
WO2014064781A1 (ja) デジタル放送受信装置およびデジタル放送受信方法
JP2004208222A (ja) クロック復元回路およびデータ受信回路
JP2001251181A (ja) 分数分周装置及び分数分周方法
US20060259807A1 (en) Method and apparatus for clock synchronization between a processor and external devices
EP1540863B1 (en) Staged locking of phase locked loops
US7671645B2 (en) Chipsets and clock generation methods thereof
JP4855129B2 (ja) デジタル放送受信装置およびデジタル放送システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination