JP5879545B2 - 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 - Google Patents
送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 Download PDFInfo
- Publication number
- JP5879545B2 JP5879545B2 JP2012538559A JP2012538559A JP5879545B2 JP 5879545 B2 JP5879545 B2 JP 5879545B2 JP 2012538559 A JP2012538559 A JP 2012538559A JP 2012538559 A JP2012538559 A JP 2012538559A JP 5879545 B2 JP5879545 B2 JP 5879545B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transmission
- encoding
- data
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
以下、本発明の一実施形態である通信システムについて図面を用いて説明する。
<データ>
ここからは、8B/10B方式における符号化シンボルについて説明する。本実施の形態において、第1の伝送路符号化として採用する8B/10B方式は、8ビットのデータを10ビットのデータに変換する。8B/10B方式は、この変換により発生する2ビット分のデータの冗長性を活かすことで、通常の8ビットデータを表現するDシンボルの他に、送信側と受信側との間の通信を制御するための特殊なKシンボルを利用することができる。
<動作>
次に、本実施の形態に係る通信システムの動作を、図7に示すタイミングチャートを用いて説明する。なお、通信システムの動作の説明では、図1から図3に示した機能ブロック図も用いながら説明する。また、本実施の形態においては、ホスト装置100からターゲット装置110へのデータ伝送について説明する。なお、本明細書において、ターゲット装置110からホスト装置100へのデータ伝送の説明は、ホスト装置100からターゲット装置110へのデータ伝送と同様であるので、その詳細な説明を割愛するものとする。
<送信回路の動作>
送信制御部203は、送信バス(TBUS)を介して、PCLK同期で送信データを入力し、それを8ビットのデータキャラクタ(TXD)単位で第2の符号化回路202に出力する。第2の符号化回路202は、8ビットのデータキャラクタ(TXD)が入力されると、8ビットの符号化ブロックに変換し、シリアルドライバ204に出力する。シリアルドライバ204は、PCLK同期で入力された8ビットの符号化ブロックを、PCLKの8倍の周波数であるSCLK(Serial Clock)同期でシリアルデータに変換する。シリアルドライバ204は、変換されたシリアルデータを、D0+端子106とD0−端子107とに差動信号として出力する。このように、PCLKとSCLKとの周波数比が1:8である場合には、シリアルデータへの変換処理が速すぎて送信データが途切れたり、逆に変換処理が遅すぎて滞留したりすることなく、データの送信を実行できる。
[時刻T0から時刻T1]
時刻T0から時刻T1までは、送信バス(TBUS)からの送信要求が無いアイドル期間である。アイドル期間、送信制御部103は、送信選択信号(TSEL)をLowとして第1の符号化回路201を選択する。そして、第1の符号化回路201は、8B/10B方式に基づき、シンボル同期用のシンボルであるCOMと、アイドル信号であるLIDLを組み合わせたシンボルセットを繰り返し出力する。さらに、シリアルドライバ204は、COMと、LIDLのシンボルセットをシリアルデータに変換した符号化フレームを、受信回路113に向けて送信させる。なお、制御キャラクタは、以降、COMとのシンボルセットであることとし、COMとのシンボルセットであることの説明は省略する。
[時刻T1から時刻T3]
以後、送信制御部203は、時刻T1において送信バス(TBUS)からの送信要求があると、パケットの開始位置を示すSOPを含む符号化フレームを送信させる。そして、時刻T2において、送信制御部203は、送信選択信号(TSEL)をHighに切り替え、送信バス(TBUS)からの送信データをデータキャラクタ(TXD)として、8ビット単位で第2の符号化回路202に出力する。ここで、シリアルドライバ204は、第1の符号化回路201から入力したSOPを含む40ビットの符号化フレームに続き、第2の符号化回路202から入力した8ビットの符号化ブロックを連続的に出力する。
[時刻T3以降]
時刻T3において、送信制御部203は、所定のパケットサイズ分のデータキャラクタ(TXD)の送信が完了する。そして、送信制御部203は、送信選択信号(TSEL)をLowに切り替えて第1の符号化回路201を選択し、パケットの終端位置を示すEOPを含む符号化フレームを送信させる。そして、時刻T4から、送信制御部203は、時刻T0から時刻T1と同様のLIDLからなるアイドル期間であることを示す符号化フレームを送信することになる。
<受信回路の動作>
受信回路113のパケット受信は、送信回路103からシリアル伝送路121に送信するための送信レイテンシ(Transmission Latency)が発生する。また、受信回路113のパケット受信は、シリアル伝送路121から受信するための受信レイテンシ(Reception Latency)が発生する。このため、図7の送信回路103における時刻T0から時刻T4は、図7の受信回路113における時刻T0’から時刻T4’に、それぞれ対応する。
[時刻T0’から時刻T1’]
受信回路113における受信制御部304は、時刻T0’において、データ受信前のアイドル期間であるため、受信選択信号(RSEL)をLowとして第1の復号化回路302を選択している。そして、シリアルレシーバ301は、時刻T0’以降、LIDLからなる符号化フレームの受信を開始する。第1の復号化回路302は、シリアルレシーバ301から入力された10ビットの符号化シンボルを8ビットの制御キャラクタ(RXC)に変換する。そして、第1の復号化回路302は、受信した符号化シンボルがKシンボルかDシンボルのいずれであったかを示す復号化モード(RXM)と、共に受信制御部304に出力する。受信制御部304は、LIDLに対応する制御キャラクタ(RXC)及び復号化モード(RXM)を受信することでアイドル期間の継続を確認する。
[時刻T1’から時刻T3’]
次に、受信制御部304は、時刻T1’から時刻T2’において、SOPを含む符号化フレームを受信し、当該受信が完了する時刻T2’において、SOPを受けたことを契機に、受信選択信号(RSEL)をHighに切り替える。以降、シリアルレシーバ301は、シリアル伝送路121から受信するシリアルデータを8ビット単位の符号化ブロック毎に切り出し、PCLK同期で第2の復号化回路303に出力する。第2の復号化回路303は、入力された符号化ブロックをデスクランブルし、データキャラクタ(RXD)を生成し、受信制御部304に入力する。そして、受信制御部304は、受信バス(RBUS)を介して受信データとして出力される。
[時刻T3’以降]
受信制御部304は、時刻T3’において、所定のパケットサイズ分のデータキャラクタ(RXD)の受信完了後、受信選択信号(RSEL)をLowに切り替えて第1の復号化回路302を選択し、EOPを含む符号化フレームの受信を行う。受信制御部304は、時刻T4’でEOPを含む符号化フレームの受信を完了すると、以降、時刻T0’から時刻T1’と同様のLIDLからなる符号化フレームの受信を継続することになる。ここで、時刻T3’以降において、送信回路113からのデータ送信が継続される場合には、SOPを含む符号化フレームを再び受信することになる。これによって、受信制御部304は、T2’からT3’までと同様にデータ受信を実行する。
<まとめ>
本実施の形態によると、送信回路103(115)とそれに対応する受信回路113(105)は、伝送効率に影響しない。即ち、本実施の形態では、有効データを送信しないアイドル期間において、8B/10B方式のアイドル信号を繰り返し伝送することで、シンボル同期を維持することができる。また、本実施の形態では、たとえ、通信エラーなど何らかの要因によりシンボル同期が外れたとしても、早期のシンボル同期の復旧が果たせる。そして、本実施の形態では、有効データを送信する際に、符号化ロスの無いスクランブル方式で効率的にデータ伝送を実行することができる。
<第1の変形例>
以下、本発明に係る通信システムの第1の変形例について図面を参照しながら説明する。上記実施の形態では、有効なデータを送信しないアイドル期間中、シンボル同期を維持するためにLIDLからなる符号化フレームを繰り返し伝送することとした。しかし、上記実施の形態では、シンボル同期のためとはいえ、符号化フレームを送信し続ける場合、無駄な電力を消費していたともいえる。そこで、第1の変形例では、このような無駄な電力の消費を低減する構成について説明する。
<構成>
なお、構成自体は、上記実施の形態に示したものと同様である。第1の変形例におけるインターフェース回路は、上記実施の形態では詳細には示さなかったが、送信制御部203が送信回路103(115)を省電力状態にする機能を有する。また、受信回路113(115)は、送信回路103(115)からの通知を受けて省電力状態に移行する機能と、省電力状態から起動される機能とを有する。より具体的には、図2及び図3において示される送信回路のシリアルドライバ204のイネーブル信号(TXEN)、及びシリアルレシーバ301のイネーブル信号(RXEN)は、上記実施の形態においていずれも常にEnableであった。これに対し、本第1の変形例では、送信制御部及び受信制御部によりアイドル期間でDisableに制御される点が異なる。
<動作>
図8に示すタイミングチャートを用いて、第1の変形例に係るデータ伝送について説明する。なお、構成については、図1から図3に示した機能ブロック図を参照するものとする。なお、本第1の変形例では、省電力状態への移行と、省電力状態からの復旧との動作をそれぞれ、図8と図9とを用いて説明する。なお、省電力状態でない状態は、通常状態と呼称することもある。
<送信回路の省電力からの復旧動作>
[時刻T0から時刻T1]
図8に示すように、送信回路103は、時刻T0から時刻T1までの間、送信バス(TBUS)からの送信要求が無いアイドル期間である。このため、送信制御部203は、シリアルドライバ204のイネーブル信号(TXEN)をDisableとすることで、シリアル伝送路121をプルダウンする。即ちシリアルドライバ204は、これにより、省電力状態となる。
[時刻T1から時刻T2]
時刻T1において、送信バス(TBUS)に送信要求が発生すると、送信制御部203は、シリアルドライバ204のイネーブル信号(TXEN)をEnableとし、省電力状態から復旧させる。なお、送信制御部203は、省電力状態からの復旧時、所定期間、シリアライザ205の出力はLow固定とし、差動ドライバ206差動ドライバ206からはLow固定信号を出力することとする。
[時刻T2から時刻T3]
所定期間のLow固定信号を出力後、時刻T2において、送信制御部203は、第1の符号化回路201を用いてSYNからなる符号化フレームの送信を開始する。ここで、SYNは、図6に示したように、区切り文字であるCOMシンボルと、信号のエッジ密度の高い特定のDシンボルの組み合わせで構成されている。SYNは、シンボル同期の確立のため、省電力状態からの復旧時に送信回路103と受信回路113との間で所定期間伝送される。
[時刻T3以降]
送信制御部203は、時刻T3からSOPを含む符号化フレームの送信を行う。当該符号化フレームの送信が済むと、送信制御部203は、送信選択信号(TSEL)をHighに切り替え、送信バス(TBUS)からの送信データをデータキャラクタ(TXD)として8ビット単位で第2の符号化回路202に出力する。以降、第1の変形例では、上記実施の形態に示したように有効データの送信が行われる。
<受信回路の省電力からの復旧動作>
[時刻T0’から時刻T1’]
図8に示すように、アイドル期間の送信回路103は、シリアル伝送路121をプルダウンした省電力状態であり、時刻T0’から時刻T1’における受信回路113についても同様に省電力状態となる。シリアルレシーバ301のイネーブル信号(RXEN)がDisableの期間、検知回路307は、シリアル伝送路121の差動振幅をモニタリングする。つまり、検知回路307は、シリアル伝送路121のD0+信号線と、D0−信号線との電位の差分の絶対値をモニタする。時刻T0’から時刻T1’において、シリアル伝送路121はプルダウンされているため、検知回路307が出力する検知信号(DET)は、差動振幅がほぼ0であることを示すLowとなっている。そして、Lowである検知信号(DET)を受けた受信制御部304は、シリアルレシーバ301のイネーブル信号(RXEN)をDisableに維持する。
[時刻T1’から時刻T2’]
時刻T1’から時刻T2’の間で、検知回路307は、送信回路103から出力を開始したLow固定信号の差動振幅を検知すると、検知信号(DET)をLowからHighに立ち上げる。これを受けて受信制御部304は、時刻T2’でイネーブル信号(RXEN)をEnableにし、シリアルレシーバ301を省電力状態から復旧させる。イネーブル信号(RXEN)がEnableになったことを受けて差動レシーバ305が立ち上がると、検知回路307は、不要になり、その出力である検知信号(DET)も未使用状態になる。即ち、検知回路307自体は、稼動しているものの、その検知信号は必要ないため、次に省電力状態からの復旧のトリガとなるまでは参照されない。
[時刻T2’から時刻T3’]
時刻T2’から時刻T3’において、シリアルレシーバ301は、送信回路103から送信されたSYNからなる符号化フレームを受信する。しかし、この時点で、デシリアライザ306は、起動されたばかりであるため、シンボル同期が確立していない。そのため、デシリアライザ306は、受信した信号を正しい符号化シンボルとして受信できない。したがって、受信制御部304は、デシリアライザ306に入力された信号をモニタリングし、COMシンボルが2シンボル毎に周期的に現れる信号パターンを検出することにより、シンボル同期を確立する。
[時刻T3’以降]
時刻T3’でシンボル同期が確立すると、デシリアライザ306は、第1の復号化回路302に対し、正しく切り出された10ビットの符号化シンボルを出力する。そして、以降は、上記実施の形態に示したのと同様にSOPを受けてのデータ受信を実行する。即ち、受信回路113は、時刻T3’からSOPを含む符号化フレームの受信を行う。そして、それが完了した時刻T4’以降では、受信選択信号(RSEL)をHighに切り替え、第2の復号化回路303から受信するデータキャラクタ(RXD)を受信データとして送信バス(RBUS)に出力する。
<送信回路の省電力状態への遷移動作>
[時刻T4から時刻T6]
図9に示すように、送信回路103の送信制御部203は、時刻T5において、所定のパケットサイズ分のデータキャラクタ(TXD)の送信を完了すると、送信選択信号(TSEL)をLowに切り替えて第1の符号化回路201を選択する。そして、シリアルドライバ204は、EOPを含む符号化フレームを送信させる。
[時刻T6以降]
時刻T6から、送信制御部203は、シリアルドライバ204から所定期間のHigh固定信号を出力させた後に、イネーブル信号(TXEN)をDisableにして省電力状態に遷移させる。これにより、時刻T7以降のシリアル伝送路121は、プルダウンされる。
<受信回路113の省電力状態への遷移動作>
[時刻T4’から時刻T6’]
図9に示すように、受信回路113の受信制御部304は、時刻T5’において、所定のパケットサイズ分のデータキャラクタ(TXD)の受信完了後に、受信選択信号(RSEL)をLowに切り替えて第1の復号化回路302を選択する。そして、シリアルレシーバ301は、EOPを含む符号化フレームの受信を行う。
[時刻T6’以降]
そして、時刻T6’から、シリアルレシーバ301は、送信回路103から出力されたHigh固定信号(Fixed High)を受信する。受信制御部304は、High固定信号がデシリアライザ306に入力されると、省電力状態への遷移を開始する。ここで、検知回路307が出力する検知信号(DET)は、次に省電力状態から復旧するためのトリガとして用いられるため、省電力状態に遷移する前に確実にLowにする必要がある。検知回路307は、Low固定信号のマイナスの差動振幅をHighとして検知するコンパレータであるため、High固定信号のプラスの差動振幅を入力することにより、その出力の検知信号(DET)を確実にLowにすることができる。したがって、第1の変形例では、High固定信号を受信後、検知信号(DET)がLowになると、時刻T7’以降、シリアルレシーバ301のイネーブル信号(RXEN)をDisableとして省電力状態に遷移させる。
<まとめ>
第1の変形例によれば、送信回路103(115)と、それに対応する受信回路113(105)は、アイドル期間において省電力状態に遷移することができる。また、省電力状態から復旧する際には、8B/10B方式のユニークな信号パターンであるCOMシンボルを用いることで早期にシンボル同期を確立して、有効データの伝送を再開できる。第1の変形例は、アイドル期間での省電力化を図ることができるので、有効データのデータ伝送が頻繁に発生しない場合において、特に有効となる。
<第2の変形例>
ここから、本発明に係る実施の形態の第2の変形例について、図面を用いながら説明する。上記実施の形態では、送信データを8ビットのデータキャラクタ単位でスクランブルし、8ビットの符号化ブロックとしていた。しかし、データキャラクタのビット長は、8ビットに限定されるものではない。例えば、図1に示したターゲット装置110をディスプレイ装置とした場合は、RGBの各色で10ビット精度の画素情報をデータキャラクタとして送信することが考えられる。すると、この場合には、制御キャラクタを8B/10B方式で符号化した場合に生成される符号化シンボルと、有効データを送信する第2の符号化方式で生成される符号化ブロックとのビット長が一致することとなる。このように、第2の変形例では、符号化シンボルとデータキャラクタのビット長が等しい場合について説明する。
<構成>
図10は、第2の変形例に係る送信回路の構成を示すブロック図である。本第2の変形例において、ホスト装置100及びターゲット装置110は、送信回路103、115に換えて、図10に示す送信回路1000を備えるものとする。
<動作>
以下、第2の変形例に係る送信回路及び受信回路の動作について、図12に示すタイミングチャートを用いて説明する。図12は、第2の変形例における送信回路1000から受信回路1100へのデータ伝送を示すタイミングチャートである。
[時刻T0から時刻T1]
図12に示すように、送信回路1000は、時刻T0から時刻T1まで送信バス(TBUS)からの送信要求が無いアイドル期間であり、送信選択信号(TSEL)をLowとして第1符号化回路1001を選択する。そして、第1の符号化回路201は、8B/10B方式に基づくアイドル信号であるLIDLを繰り返し出力する。そして、シリアルドライバ1004は、LIDLをシリアルデータに変換し、受信回路1100に向けて送信する。
[時刻T1から時刻T3]
以後、送信制御部1003は、時刻T1において送信バス(TBUS)からの送信要求があると、パケットの開始位置を示すSOPを送信させる。ここで、第2の変形例では、上述の通り、シリアル−パラレル間の処理速度調整を行う必要がないため、符号化シンボル(あるいはシンボルセット)を符号化フレーム単位で送信させる必要がない。そこで、第2の変形例において、送信制御部1003は、送信要求に応じて即座にSOPを送信させ、時刻T2から第2の符号化回路1002の選択に切り替える。時刻T2以降は、送信バス(TBUS)からの送信データをデータキャラクタ(TXD)として10ビット単位で第2の符号化回路1002に出力する。第2の符号化回路1002は、入力された10ビット単位のデータキャラクタをスクランブルし、ビット撹乱した10ビット長の符号化ブロックをシリアルドライバ1004に出力する。そして、シリアルドライバ1004は、入力された符号化ブロックをシリアルデータに変換してシリアル伝送路121に送信する。
[時刻T3以降]
時刻T3において、送信制御部1003は、所定のパケットサイズ分のデータキャラクタ(TXD)の送信が完了すると、送信選択信号(TSEL)をLowに切り替えて第1の符号化回路1001を選択する。そして、送信制御部1003は、パケットの終端位置を示すEOPを含む符号化フレームを送信させる。そして、送信制御部1003は、時刻T4から、時刻T0から時刻T1と同様にアイドル期間であることを示す符号化シンボルLIDLを、繰り返し送信することになる。
<受信回路の動作>
[時刻T0’から時刻T1’]
受信回路1100における受信制御部1104は、時刻T0’において、データ受信前のアイドル期間であるため、受信選択信号(RSEL)をLowとして第1の復号化回路1102を選択している。そして、受信制御部1104は、時刻T0’以降、LIDLを繰り返し受信することでアイドル期間の継続を確認する。
[時刻T1’から時刻T3’]
次に、受信制御部1104は、時刻T1’から時刻T2’において、SOPを受信する。そして、受信制御部1104は、当該受信が完了する時刻T2’において、SOPを受けたことを契機に、受信選択信号(RSEL)をHighに切り替える。受信選択信号(RSEL)のHighへの切り替えを受けて、シリアルレシーバ1101は、シリアル伝送路121から受信するシリアルデータを10ビット単位の符号化ブロック毎に切り出す。次に、シリアルレシーバ1101は、切り出した10ビットのシリアルデータを、PCLK同期で10ビットのパラレルデータとして第2の復号化回路1103に出力する。第2の復号化回路1103は、入力された符号化ブロックをデスクランブルし、データキャラクタ(RXD)を生成し、受信制御部1104に入力する。そこから、受信制御部1104は、受け付けたデータキャラクタ(RXD)を受信データとして、受信バス(RBUS)を介してバックエンド部に出力する。
[時刻T3’以降]
受信制御部1104は、時刻T3’において、所定のパケットサイズ分のデータキャラクタ(RXD)の受信を完了すると、受信選択信号(RSEL)をLowに切り替えて第1の復号化回路1102を選択し、EOPの受信を行う。時刻T4’でEOPの受信を完了すると、受信制御部1104は、以降、時刻T0’から時刻T1’と同様のLIDLの受信を継続することになる。ここで、時刻T3’以降において、受信制御部1104は、送信回路1000からのデータ送信が継続される場合に、SOPを再び受信することとなり、これによって、T2’からT3’までと同様にデータ受信を実行する。
<まとめ>
第2の変形例によれば、送信回路1000とそれに対応する受信回路1100は、第1の伝送路符号化と第2の伝送路符号化との間の切り替えを、符号化フレーム単位での待機時間の制御を行うことなく、簡易な構成で実現できる。特に、シリアルドライバ1004とシリアルレシーバ1101とは、PCLK同期で扱うパラレルデータのビット長を10ビットで統一できるため、8ビット長と10ビット長のデータを扱う構成とするよりも、構成の簡易化を実現できる。
<第3の変形例>
ここから、本発明に係る実施の形態の第2の変形例について、図面を用いながら説明する。上記実施の形態において、送信データは、第2の符号化回路によってスクランブルされ、シリアルデータとして伝送されるが、その際のランレングスは保証されていない。ゆえに、上記実施の形態では、送信データ依存で“0”や“1”が長期間継続することが考えられる。
<構成>
図13は、第3の変形例における送信回路1300の構成を示すブロック図である。図13に示した送信回路1300は、第2の符号化回路1302が送信制御部1303から終端識別信号(TERM)を受ける。そして、送信回路1300は、それに応じて同期ヘッダ(SYNC)として、非終端同期ヘッダ(NTSYNC)か終端同期ヘッダ(TSYNC)のいずれかを出力する構成を備える点で、上記実施の形態の送信回路103と相異する。
<データ>
ここで、第3の変形例における符号化フレームの構成を説明する。第3の変形例では、上記実施の形態と同様に、符号化シンボル(10ビット長)と符号化ブロック(66ビット長)とのビット長が異なる。
<動作>
ここから第3の変形例に係る通信システムの動作を、図16に示すタイミングチャートを用いて説明する。図16は、第3の変形例における通信システムのデータ伝送開始までの動作を示すタイミングチャートである。なお、構成については、図1のシステム図及び図13、図14に示したブロック図を参照しながら説明する。
<送信回路のデータ伝送開始までの動作>
[時刻T0から時刻T1]
図16に示すように、送信制御部1303は、時刻T0から時刻T1までの間送信バス(TBUS)から送信要求が上がってこないため、アイドル期間にあり、送信選択信号(TSEL)をLowとして、第1の符号化回路1301を選択する。これにより、送信回路1300は、図15(b)に示すアイドルフレームを受信回路1400に送信する。
[時刻T1から時刻T3]
送信制御部1303は、時刻T1から次の符号化フレームの送信を開始する。ここで、送信制御部1303は、PCLK同期の5サイクル期間毎に4つの制御キャラクタ(TXC)を出力することとし、その先頭サイクルを待機時間とする。そして、送信制御部1303は、時刻T1のような、符号化フレームの先頭の待機時間においてのみ、フレーム同期シンボルに対応する制御キャラクタ(TXC)、即ち、COMシンボル(K28.5)を出力する。これにより、送信制御部1303は、時刻T1から時刻T3までのPCLK同期の40サイクル時間で、符号化フレームに対応する33個の制御キャラクタ(TXC)を出力することができる。
[時刻T3以降]
送信制御部1303は、時刻T3以降、終端識別信号(TERM)を非終端(Non-Terminating)とし、データキャラクタ(TXD)を8個単位で第2の符号化回路1302に出力する。第2の符号化回路1302は、その8個のデータキャラクタ(TXD)をスクランブルすると共に、その先頭に非終端同期ヘッダ(NTSYNC)を付加して、非終端ブロック(NTBLK)とする。そして、シリアルドライバ1304は、その非終端ブロック(NTBLK)をシリアルデータに変換して、シリアル伝送路121に出力する。
<受信回路1400のデータ伝送開始までの動作>
[時刻T0’から時刻T1’]
図16に示すように、受信制御部1404は、時刻T0’において、データ受信前のアイドル期間、受信選択信号(RSEL)をLowとして、第1の復号化回路1402を選択し、図15(b)に示したアイドルフレームを受信する。
[時刻T1’から時刻T3’]
受信制御部1404は、時刻T1’から次の符号化フレームの受信を開始する。ここで、シリアルレシーバ1401は、PCLK同期の5サイクル時間毎に4つの符号化シンボルを第2の復号化回路1403に出力することとし、その先頭サイクルを待機時間とする。そして、受信制御部1404は、時刻T1’のような符号化フレーム先頭の待機時間においてのみ、フレーム同期シンボルであるCOMを受信する。
[時刻T3’以降]
シリアルレシーバ1401は、時刻T3’以降、シリアル伝送路121からシリアルデータを66ビット単位の符号化ブロック毎に入力される。シリアルレシーバ1401は、入力された符号化ブロックの先頭の同期ヘッダ(SYNC)を除く64ビットの有効データを、PCLK同期の8サイクル時間で連続的に第2の復号化回路1403に出力する。第2の復号化回路1403において、デスクランブルされたデータキャラクタ(RXD)を、受信制御部1404は、受信バス(RBUS)を介して受信データとして出力する。
<送信回路のアイドル期間への遷移動作>
[時刻T3から時刻T5]
図17に示すように送信制御部1304は、時刻T3以降で、終端識別信号(TERM)を非終端(Non-Terminating)とし、非終端ブロック(NTBLK)の送信を継続させる。そして、送信制御部1304は、時刻T4において、終端識別信号(TERM)を終端(Terminating)に切り替え、送信データの最終の符号化ブロックとして終端ブロック(TBLK)を送信する。
[時刻T5以降]
送信回路1300は、終端ブロック(TBLK)の送信が完了する時刻T5において、送信選択信号(TSEL)をLowに切り替えて、第1の符号化回路1301を選択する。そして、送信回路1300は、以降、図15(d)に示したEOPフレームを送信する。そして、送信回路1300は、EOPフレームの送信が完了すると時刻T6以降に示すように、図15(b)に示したアイドルフレームを繰り返し送信し、アイドル期間に遷移する。
<受信回路のアイドル期間への遷移動作>
[時刻T3’から時刻T5’]
図17に示すように受信制御部1404は、時刻T3’以降で、非終端ブロック(NTBLK)の受信を継続するので、その間、終端識別信号(TERM)を非終端(Non-Terminating)とする。そして、受信制御部1404は、時刻T4’からの終端ブロック(TBLK)の受信により、終端識別信号(TERM)を終端(Terminating)に切り替え、受信データの終端を検知する。
[時刻T5以降]
受信制御部1404は、終端ブロック(TBLK)の受信が完了する時刻T5’において、受信選択信号(RSEL)をLowに切り替えて、第1の復号化回路を選択し、以降、図15(d)に示したEOPフレームを受信する。そして、受信制御部1404は、EOPフレームの受信が完了する時刻T6’以降から、図15(d)に示したアイドルフレームを繰り返し受信することとなりアイドル期間に遷移する。
<まとめ>
第3の変形例では、“00”又は“01”の同期ヘッダ(SYNC)の付加により、符号化ブロックに必ず“0”と“1”のビット遷移が含まれることになる。したがって、送信データでは、ランレングスを限定することができる。また、第3の変形例では、その同期ヘッダ(SYNC)として、非終端同期ヘッダ(NTSYNC)または終端同期ヘッダ(TSYNC)を用いることで、送信回路1300と受信回路1400との間でデータ伝送の終端タイミングを共有する。これにより、第3の変形例では、パケットサイズの事前共有が不要となる。
<補足1>
以上、本発明に係る送信回路及び受信回路、そして、これらを含む通信システムの実施形態を説明したが、例示した通信システムを以下のように変形することも可能である。また、本発明は、上述の実施形態で示した通りの通信システムに限られないことは勿論である。
(1)上記実施の形態において、第1の伝送路符号化方式は、8B/10B方式を例に挙げたが、8B/10B方式に限らず、mビットのデータをnビットに拡大マッピングするシンボルマッピング方式であればよい。且つ、第1の伝送路符号化方式は、早期に同期の確立が果たせる符号化方式であればよい。また、第2の伝送路符号化方式は、例えば、64B/66Bを例に説明したが、第1の伝送路符号化方式よりも同期の確立が遅くとも、符号化ロスの少ない方式であればどのような方式であってもよい。
(2)上記実施の形態において、スクランブラ及びデスクランブラを自己同期型のスクランブラ、デスクランブラであるとして説明したが、スクランブラ及びデスクランブラは、自己同期型以外のものを用いる構成としてもよい。即ち、送信側が第2の符号化回路202に切り替え、受信側が第2の復号化回路303に切り替えたタイミングで、両回路におけるシフトレジスタ(S0からS39及びD0からD39)を所定の初期値に設定する構成としてもよい。
(3)上記実施の形態において、受信回路の検知回路は、シリアル伝送路の両信号線の電位に基づく差動振幅を検出して、Low固定信号、High固定信号を検出することとした。なお、検知回路は、これ以外の手法を用いてLow固定信号、High固定信号を検出する構成としてもよい。
(4)上記実施の形態において示した生成多項式は、一例であり、送信側と受信側とで、同じ生成多項式が共有されるのであれば、別の生成多項式を用いる構成としてもよい。
(5)上記第3の変形例において、符号化フレームのフレーム同期シンボル(F)は、COMシンボル(K28.5)に限定されるものではない。符号化フレームのフレーム同期シンボル(F)は、送信側と受信側とで、符号化フレームの境界を定める規定がされたシンボルであればよい。また、フレーム同期シンボル(F)の配置は、予め定められた所定位置であればよく、その配置も先頭に限定されるものではない。例えば、フレーム同期シンボル(F)は、符号化フレームの末尾に、最終シンボルセット(SS15)の第2シンボルと同じシンボルを付加することで、上記第3の変形例に示したように、符号化フレームの境界を識別することができる。また、フレーム同期シンボル(F)は、符号化フレームの途中にフレーム同期シンボル(F)を挿入する形であってよい。具体的には、フレーム同期シンボル(F)は、送信側と受信側とで、何番目と何番目のシンボルセット間に挿入したかを規定することで、符号化フレーム間の境界を検出してもよい。
(6)上記第3の変形例において、図15(c)に示したSOPフレーム、及び図15(d)に示したEOPフレームにおけるLIDLは、必ずしもLIDLである必要はなく、それ以外のシンボルセットを用いてもよい。例えば、SOPフレームでは、LIDLに換えて、更にSOPを用いることによって、最後のSOP(SS15)が受信側で通信エラー等により正確に受信できなかった場合の対処としてもよい。また、EOPフレームでは、LIDLに換えて、更にEOPを用いることによって、最初のEOP(SS0)が受信側で通信エラー等により正確に受信できなかった場合の対処としてもよい。
(7)上記実施の形態において、図1に示す通信システムは、ホスト装置100とターゲット装置110との間にクロック伝送路を設けて、PLL108とPLL113とが各種クロック生成を行うための基準クロックを共有する構成にしてもよい。
(8)上記実施の形態において、シリアル伝送路を介して伝送されるシリアルデータを差動信号方式で伝送することとしたが、シリアル伝送路は、差動信号方式に限定されるものではなく、シングルエンド方式等の他方式で伝送してもよい。
(9)上記実施の形態のターゲット装置におけるバックエンド部は、以下のような具体例が考えられる。例えば、ターゲット装置が半導体メモリカードであれば、不揮発メモリやそのコントローラを示し、このときホスト装置100は、例えば、PCに搭載された不揮発メモリカードのドライブが該当する。また、ターゲット装置が通信デバイスであれば、バックエンド部は、RF(Radio Frequency)トランシーバ、ベースバンド回路やMAC(Media Access Control)回路を含む通信モジュール等が該当する。そして、ターゲット装置110が、例えば、ディスプレイ装置やカメラ装置のように、ホスト装置100との間で単方向のみの高速伝送を行うような場合を想定する。この場合、伝送の方向に応じて、ホスト装置100とターゲット装置110のインターフェース回路それぞれは、送信回路と受信回路のうちの一方のみを備える構成としてもよい。
(10)上記実施の形態で示した送信回路及び受信回路は、その機能を実行する回路として実現されてもよいし、1又は複数のプロセッサによりプログラムを実行することで実現されてもよい。また、実施の形態で示した通信システムは、IC、LSIその他の集積回路のパッケージとして構成されるものとしてもよい。このパッケージは各種装置に組み込まれて利用に供され、これにより各種装置は、各実施形態で示したような各機能を実現するようになる。
(11)上述の実施形態で示した通信に係る動作、符号化回路の切り替え処理、復号化回路の切り替え処理等をホスト装置、ターゲット装置等のプロセッサ、及びそのプロセッサに接続された各種回路に実行させるためのプログラムコードからなる制御プログラムは、記録媒体に記録すること、又は各種通信路等を介して流通させ頒布させることもできる。このような記録媒体には、ICカード、ハードディスク、光ディスク、フレキシブルディスク、ROM、フラッシュメモリ等がある。流通、頒布された制御プログラムは、プロセッサに読み出され得るメモリ等に格納されることにより利用に供され、そのプロセッサがその制御プログラムを実行することにより、実施形態で示したような各種機能が実現されるようになる。
<補足2>
以下、更に本発明の一実施形態としての送信回路、受信回路、通信システムの構成及びその変形例と効果について説明する。
(1)本発明に係る第1の送信回路は、伝送路符号化されたシリアルデータを、シリアル伝送路を介して接続された受信回路に送信する送信回路であって、mビットの制御キャラクタをnビット(m<n)の符号化シンボルにマッピングする第1の伝送路符号化を行う第1の符号化回路と、前記第1の伝送路符号化よりも、前記受信回路との同期確立に時間を要し、且つ、符号化ロスの少ない伝送路符号化であって、連続するデータキャラクタをスクランブル処理によってビット撹乱した符号化ブロックを生成する第2の伝送路符号化を行う第2の符号化回路と、前記第1の符号化回路と前記第2の符号化回路とのうち、いずれの符号化回路を用いて送信をさせるかを選択する送信制御部と、前記送信制御部の選択結果に応じて生成された符号化シンボルあるいは符号化ブロックをシリアルデータに変換して前記シリアル伝送路に送信するシリアルドライバとを備え、前記送信制御部は、データキャラクタを送信しない期間には前記第1の符号化回路を選択して前記制御キャラクタに基づく符号化シンボルを送信させ、データキャラクタを送信する期間には前記第2の符号化回路に選択を切り替えて前記データキャラクタに基づく符号化ブロックを送信させることを特徴とする。
(2)本発明に係る第2の送信回路は、上記第1の送信回路において、前記送信制御部は、データキャラクタを送信しない期間で前記シリアルドライバを省電力状態とし、当該省電力状態から復旧してデータキャラクタを送信する際には、当該データキャラクタの送信に先んじて、前記第1の符号化回路を選択した状態のまま、前記第1の伝送路符号化で規定されている同期タイミングを定める同期シンボルの送信を所定期間継続させ、かつ、その後にデータキャラクタの開始位置を示す符号化シンボルの送信後に前記第1の符号化回路から前記第2の符号化回路に切り替える。
(3)本発明に係る第3の送信回路は、上記第1の送信回路において、前記第2の符号化回路は、連続するmビットのデータキャラクタを、所定のスクランブル多項式に基づいてmビットの符号化ブロックにスクランブルし、符号化ブロックを生成する。
(4)本発明に係る第4の送信回路は、上記第3の送信回路において、前記シリアルドライバは、前記符号化シンボルと符号化ブロックとの最小公倍数のビット長で構成される符号化フレーム単位で符号化シンボルを変換する。
(5)本発明に係る第5の送信回路は、上記第4の送信回路において、前記送信制御部は、データキャラクタの開始位置を示す符号化シンボルを含む符号化フレームの送信後に、前記第1の符号化回路から前記第2の符号化回路に切り替える。
(6)本発明に係る第6の送信回路は、上記第1の送信回路において、前記第2の符号化回路は、連続するnビットのデータキャラクタを、所定のスクランブル多項式に基づいてnビットの符号化ブロックにスクランブルし、符号化ブロックを生成する。
(7)本発明に係る第7の送信回路は、上記第1の送信回路において、前記第2の符号化回路は、連続するmビットのデータキャラクタを符号化シンボルと同じnビット単位で入力して、所定のスクランブル多項式に基づいてnビットの符号化ブロックにスクランブルし、符号化ブロックを生成する。
(8)本発明に係る第8の送信回路は、上記第6又は第7の送信回路において、前記送信制御部は、データキャラクタの開始位置を示す符号化シンボルの送信後に、前記第1の符号化回路から前記第2の符号化回路に切り替える。
(9)本発明に係る第9の送信回路は、上記第8の送信回路において、前記送信制御部は、所定サイズのデータキャラクタの終端となる符号化ブロックの送信後に、用いる符号化回路を前記第2の符号化回路から前記第1の符号化回路に切り替える。
(10)本発明に係る第10の送信回路は、上記第1の送信回路において、前記第2の符号化回路は、連続する所定数のデータキャラクタをスクランブルし、各データキャラクタの先頭毎にsビットの同期ヘッダを付加して符号化ブロックを生成する。
(11)本発明に係る第11の送信回路は、上記第10の送信回路において、前記同期ヘッダは、“0”と“1”のビット遷移を少なくとも1回含む2ビット以上の付加情報であり、前記同期ヘッダの種類には、データキャラクタの終端を含まない符号化ブロックに付加される非終端同期ヘッダと、データキャラクタの終端を含む符号化ブロックに付加される終端同期ヘッダとがあり、前記送信制御部は、前記終端同期ヘッダを付加した符号化ブロックの送信後に、用いる符号化回路を前記第1の符号化回路から前記第2の符号化回路に切り替える。
(12)本発明に係る第12の送信回路は、上記第1の送信回路において、前記送信制御部は、データキャラクタを送信しない期間において、前記第1の符号化回路から出力される符号化シンボル列を、非選択の第2の符号化回路に入力させ、前記第2の符号化回路は、当該符号化シンボル列によりスクランブラの初期化を行う。
(13)本発明に係る第1の受信回路は、mビットの制御キャラクタをnビット(m<n)の符号化シンボルにマッピングする第1の伝送路符号化により符号化されたシリアルデータ、及び、前記第1の伝送路符号化よりも同期確立に時間を要し、かつ、符号化ロスの少ない伝送路符号化であって、連続するデータキャラクタをスクランブル処理によってビット撹乱した符号化ブロックを生成する第2の伝送路符号化により伝送路符号化されたシリアルデータを、シリアル伝送路を介して接続された送信回路から受信する受信回路であって、前記符号化シンボルを制御キャラクタに復号する第1の復号化回路と、前記符号化ブロックをデスクランブルしてデータキャラクタに復号する第2の復号化回路と、前記第1の復号化回路と前記第2の復号化回路とのうち、いずれの復号化回路を用いての受信をさせるかを選択する受信制御部と、前記シリアル伝送路から受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータを、前記第1の復号化回路と前記第2の復号化回路のうち前記受信制御部により選択された復号化回路に出力するシリアルレシーバとを備え、前記受信制御部は、符号化ブロックを受信しない期間は前記第1の復号化回路を選択し、符号化ブロックを受信する期間は前記第2の復号化回路を選択する。
(14)本発明に係る第2の受信回路は、上記第1の受信回路において、前記受信制御部は、初期化時、省電力状態からの復旧時に第1の復号化回路を選択し、パケットの終端位置を示す符号化シンボルを受信する、または、所定サイズの符号化ブロックを受信すると、第2の復号化回路から第1の復号化回路に切り替える。
(15)本発明に係る第3の受信回路は、上記第1の受信回路において、前記受信制御部は、パケット開始位置を示す符号化シンボルを受信すると、第1の復号化回路から第2の復号化回路に切り替える。
(16)本発明に係る第4の受信回路は、上記第1の受信回路において、前記受信制御部は、前記第1の復号化回路を選択しているときに、前記シリアル伝送路を介して受信した省電力状態への移行を通知する信号を受けて前記シリアルレシーバを省電力状態とし、前記シリアル伝送路を介して前記送信回路から省電力状態からの復旧を要求する信号を受けて省電力状態から復旧し、同期の確立を要求する同期シンボルを複数回受信して同期を確立した上で、パケット開始位置を示す符号化シンボルの受信後に、当該パケット開始位置で示されるタイミングで、前記第2の復号化回路の選択に切り替える。
(17)本発明に係る第5の受信回路は、上記第1の受信回路において、前記第2の復号化回路は、前記シリアルレシーバから入力されるmビットの符号化ブロックを、所定のスクランブル多項式に基づいてmビットのデータキャラクタにデスクランブルする。
(18)本発明に係る第6の受信回路は、上記第1の受信回路において、前記第2の復号化回路は、前記シリアルレシーバから連続して入力されるnビットの符号化ブロックを、所定のスクランブル多項式に基づいてnビットのデータキャラクタにデスクランブルする。
(19)本発明に係る第7の受信回路は、上記第1の受信回路において、前記第2の復号化回路は、前記シリアルレシーバから連続して入力されるnビットの符号化ブロックを、所定のスクランブル多項式に基づいてデスクランブルして元のmビットのデータキャラクタ列を復号する。
(20)本発明に係る第8の受信回路は、上記第1の受信回路において、前記符号化ブロックは、連続する所定数のデータキャラクタをスクランブルし、その先頭毎にsビットの同期ヘッダを付加して生成されたものであり、前記第2の復号化回路は、前記シリアルレシーバから連続して入力される符号化ブロックから前記同期ヘッダを除いて、所定のスクランブル多項式に基づいてデスクランブルして元のデータキャラクタを復号する。
(21)本発明に係る第9の受信回路は、上記第8の受信回路において、前記同期ヘッダは、“0”と“1”のビット遷移を少なくとも1回含む2ビット以上の情報であり、その種別に、データキャラクタに基づいて生成される符号化ブロックのうち終端を含まない符号化ブロックに用いられる非終端同期ヘッダと、データキャラクタに基づいて生成される符号化ブロックのうち終端を含む符号化ブロックに用いられる終端同期ヘッダとがあり、前記受信制御部は、前記終端同期ヘッダを含む符号化ブロックの受信後に、前記第2の復号化回路から前記第1の復号化回路の選択に切り替える。
(22)本発明に係る第10の受信回路は、上記第1の受信回路において、前記シリアルレシーバは、前記符号化シンボルと前記符号化ブロックとの最小公倍数のビット長で構成される符号化フレーム単位で符号化シンボルに変換する。
(23)本発明に係る第11の受信回路は、上記第1の受信回路において、前記受信制御部は、前記符号化ブロックを受信しない期間は、前記第1の復号化回路に入力される符号化シンボル列を、前記第2の復号化回路にも入力させ、前記第2の復号化回路は、入力された符号化シンボル列によりデスクランブラの初期化を行う。
(24)本発明に係る第1の通信システムは、シリアル伝送路を介して接続された送信回路と受信回路間で伝送路符号化されたシリアルデータの伝送を行う通信システムであって、前記送信回路は、mビットの制御キャラクタをnビット(m<n)の符号化シンボルにマッピングする第1の伝送路符号化を行う第1の符号化回路と、前記第1の伝送路符号化よりも、前記受信回路との同期確立に時間を要し、且つ、符号化ロスの少ない伝送路符号化であって、連続するデータキャラクタをスクランブル処理によってビット撹乱した符号化ブロックを生成する第2の伝送路符号化を行う第2の符号化回路と、前記第1の符号化回路と前記第2の符号化回路とのうち、いずれの符号化回路を用いて送信をさせるかを選択する送信制御部と、前記送信制御部の選択結果に応じて生成された符号化シンボルあるいは符号化ブロックをシリアルデータに変換して前記シリアル伝送路に送信するシリアルドライバとを備え、前記送信制御部は、データキャラクタを送信しない期間には前記第1の符号化回路を選択して前記制御キャラクタに基づく符号化シンボルを送信させ、データキャラクタを送信する期間には前記第2の符号化回路に選択を切り替えて前記データキャラクタに基づく符号化ブロックを送信させ、前記受信回路は、前記符号化シンボルを制御キャラクタに復号する第1の復号化回路と、前記符号化ブロックをデスクランブルしてデータキャラクタに復号する第2の復号化回路と、前記第1の復号化回路と前記第2の復号化回路とのうち、いずれの復号化回路を用いての受信をさせるかを選択する受信制御部と、前記シリアル伝送路から受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータを、前記第1の復号化回路と前記第2の復号化回路のうち前記受信制御部により選択された復号化回路に出力するシリアルレシーバとを備え、前記受信制御部は、符号化ブロックを受信しない期間は前記第1の復号化回路を選択し、符号化ブロックを受信する期間は前記第2の復号化回路を選択する。
101 データ処理部
102 インターフェース回路
103 送信回路
104 PLL
105 受信回路
106 D0+端子
107 D0−端子
108 D1+端子
109 D1−端子
110 ターゲット装置
111 バックエンド部
112 インターフェース回路
113 受信回路
114 PLL
115 送信回路
116 D0+端子
117 D0−端子
118 D1+端子
119 D1−端子
121、122 シリアル伝送路
201 第1の符号化回路
202 第2の符号化回路
203 送信制御部
204 シリアルドライバ
205 シリアライザ(SER)
206 差動ドライバ
301 シリアルドライバ
302 第1の復号化回路
303 第2の復号化回路
304 受信制御部
305 差動レシーバ
306 デシリアライザ
307 検知回路
Claims (14)
- 伝送路符号化されたシリアルデータを、シリアル伝送路を介して接続された受信回路に送信する送信回路であって、
mビットの制御キャラクタをnビット(m<n)の符号化シンボルにマッピングする第1の伝送路符号化を行う第1の符号化回路と、
前記第1の伝送路符号化よりも、前記受信回路との同期確立に時間を要し、且つ、符号化ロスの少ない伝送路符号化であって、連続するデータキャラクタをスクランブル処理によってビット撹乱した符号化ブロックを生成する第2の伝送路符号化を行う第2の符号化回路と、
前記第1の符号化回路と前記第2の符号化回路とのうち、いずれの符号化回路を用いて送信をさせるかを選択する送信制御部と、
前記送信制御部の選択結果に応じて生成された符号化シンボルあるいは符号化ブロックをシリアルデータに変換して前記シリアル伝送路に送信するシリアルドライバとを備え、
前記送信制御部は、データキャラクタを送信しない期間には前記第1の符号化回路を選択して前記制御キャラクタに基づく符号化シンボルを送信させ、データキャラクタを送信する期間には前記第2の符号化回路に選択を切り替えて前記データキャラクタに基づく符号化ブロックを送信させる
ことを特徴とする送信回路。 - 前記送信制御部は、
シリアルデータを送信しない期間で前記シリアルドライバを省電力状態とし、当該省電力状態から復旧してデータキャラクタを送信する際には、当該データキャラクタの送信に先んじて、前記第1の符号化回路を選択した状態のまま、前記第1の伝送路符号化で規定されている同期タイミングを定める同期シンボルの送信を所定期間継続させ、かつ、その後にデータキャラクタの開始位置を示す符号化シンボルの送信後に前記第1の符号化回路から前記第2の符号化回路に切り替える
ことを特徴とする請求項1記載の送信回路。 - 前記第2の符号化回路は、連続するmビットのデータキャラクタを、所定のスクランブル多項式に基づいてmビットの符号化ブロックにスクランブルし、符号化ブロックを生成する
こと特徴とする請求項1記載の送信回路。 - 前記シリアルドライバは、
前記符号化シンボルと符号化ブロックとの最小公倍数のビット長で構成される符号化フレーム単位で符号化シンボルを変換する
ことを特徴とする請求項3記載の送信回路。 - 前記送信制御部は、データキャラクタの開始位置を示す符号化シンボルを含む符号化フレームの送信後に、前記第1の符号化回路から前記第2の符号化回路に切り替える
ことを特徴とする請求項4記載の送信回路。 - 前記第2の符号化回路は、連続するnビットのデータキャラクタを、所定のスクランブル多項式に基づいてnビットの符号化ブロックにスクランブルし、符号化ブロックを生成する
ことを特徴とする請求項1記載の送信回路。 - 前記第2の符号化回路は、連続するmビットのデータキャラクタを符号化シンボルと同じnビット単位で入力して、所定のスクランブル多項式に基づいてnビットの符号化ブロックにスクランブルし、符号化ブロックを生成する
ことを特徴とする請求項1記載の送信回路。 - 前記送信制御部は、データキャラクタの開始位置を示す符号化シンボルの送信後に、前記第1の符号化回路から前記第2の符号化回路に切り替える
ことを特徴とする請求項6又は7記載の送信回路。 - 前記送信制御部は、所定サイズのデータキャラクタの終端となる符号化ブロックの送信後に、用いる符号化回路を前記第2の符号化回路から前記第1の符号化回路に切り替える
ことを特徴とする請求項8記載の送信回路。 - 前記第2の符号化回路は、連続する所定数のデータキャラクタをスクランブルし、各データキャラクタの先頭毎にsビットの同期ヘッダを付加して符号化ブロックを生成する
ことを特徴とする請求項1記載の送信回路。 - 前記同期ヘッダは、“0”と“1”のビット遷移を少なくとも1回含む2ビット以上の付加情報であり、
前記同期ヘッダの種類には、データキャラクタの終端を含まない符号化ブロックに付加される非終端同期ヘッダと、データキャラクタの終端を含む符号化ブロックに付加される終端同期ヘッダとがあり、
前記送信制御部は、前記終端同期ヘッダを付加した符号化ブロックの送信後に、用いる符号化回路を前記第1の符号化回路から前記第2の符号化回路に切り替える
ことを特徴とする請求項7記載の送信回路。 - 前記送信制御部は、データキャラクタを送信しない期間において、前記第1の符号化回路から出力される符号化シンボル列を、非選択の第2の符号化回路に入力させ、
前記第2の符号化回路は、当該符号化シンボル列によりスクランブラの初期化を行う
ことを特徴とする請求項1記載の送信回路。 - mビットの制御キャラクタをnビット(m<n)の符号化シンボルにマッピングする第1の伝送路符号化により符号化されたシリアルデータ、及び、前記第1の伝送路符号化よりも同期確立に時間を要し、かつ、符号化ロスの少ない伝送路符号化であって、連続するデータキャラクタをスクランブル処理によってビット撹乱した符号化ブロックを生成する第2の伝送路符号化により伝送路符号化されたシリアルデータを、シリアル伝送路を介して接続された送信回路から受信する受信回路であって、
前記符号化シンボルを制御キャラクタに復号する第1の復号化回路と、
前記符号化ブロックをデスクランブルしてデータキャラクタに復号する第2の復号化回路と、
前記第1の復号化回路と前記第2の復号化回路とのうち、いずれの復号化回路を用いての受信をさせるかを選択する受信制御部と、
前記シリアル伝送路から受信したシリアルデータを、パラレルデータに変換し、前記パラレルデータを、前記第1の復号化回路と前記第2の復号化回路のうち前記受信制御部により選択された復号化回路に出力するシリアルレシーバとを備え、
前記受信制御部は、符号化ブロックを受信しない期間は前記第1の復号化回路を選択し、符号化ブロックを受信する期間は前記第2の復号化回路を選択する
ことを特徴とする受信回路。 - 送信回路が、伝送路符号化されたシリアルデータを、シリアル伝送路を介して接続された受信回路に送信する送信方法であって、
mビットの制御キャラクタをnビット(m<n)の符号化シンボルにマッピングする第1の伝送路符号化を行う第1符号化ステップと、
前記第1の伝送路符号化よりも、前記受信回路との同期確立に時間を要し、且つ、符号化ロスの少ない伝送路符号化であって、連続するデータキャラクタをスクランブル処理によってビット撹乱した符号化ブロックを生成する第2の伝送路符号化を行う第2符号化ステップと、
前記第1の伝送路符号化と前記第2の伝送路符号化とのうち、いずれの伝送路符号化を用いて送信をさせるかを選択し、送信を制御する送信制御ステップと、
前記選択結果に応じて生成された符号化シンボルあるいは符号化ブロックをシリアルデータに変換して前記シリアル伝送路に送信する送信ステップとを含み、
前記送信制御ステップは、データキャラクタを送信しない期間には前記第1の伝送路符号化を選択して前記制御キャラクタに基づく符号化シンボルを送信させ、データキャラクタを送信する期間には前記第2の伝送路符号化に選択を切り替えて前記データキャラクタに基づく符号化ブロックを送信させる
ことを特徴とする送信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012538559A JP5879545B2 (ja) | 2010-10-12 | 2011-09-30 | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010229356 | 2010-10-12 | ||
JP2010229356 | 2010-10-12 | ||
PCT/JP2011/005553 WO2012049815A1 (ja) | 2010-10-12 | 2011-09-30 | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 |
JP2012538559A JP5879545B2 (ja) | 2010-10-12 | 2011-09-30 | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012049815A1 JPWO2012049815A1 (ja) | 2014-02-24 |
JP5879545B2 true JP5879545B2 (ja) | 2016-03-08 |
Family
ID=45938056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012538559A Expired - Fee Related JP5879545B2 (ja) | 2010-10-12 | 2011-09-30 | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8903000B2 (ja) |
EP (1) | EP2629472A4 (ja) |
JP (1) | JP5879545B2 (ja) |
CN (1) | CN103141066B (ja) |
WO (1) | WO2012049815A1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9639499B2 (en) * | 2013-06-12 | 2017-05-02 | Qualcomm Incorporated | Camera control interface extension bus |
WO2015017732A1 (en) * | 2013-08-02 | 2015-02-05 | Silicon Image, Inc. | Radio frequency interference reduction in multimedia interfaces |
US20150046775A1 (en) * | 2013-08-07 | 2015-02-12 | Broadcom Corporation | Encoding and Decoding Schemes to Achieve Standard Compliant Mean Time to False Packet Acceptance |
US9886412B2 (en) * | 2014-03-24 | 2018-02-06 | Silicon Laboratories Inc. | Communication apparatus having an oscillator that is disabled based on idle state detection of a communication link and associated methods |
US9713090B2 (en) * | 2014-03-24 | 2017-07-18 | Silicon Laboratories Inc. | Low-power communication apparatus and associated methods |
CN104378648B (zh) * | 2014-10-31 | 2017-10-10 | 广东威创视讯科技股份有限公司 | 图像编码、解码、传输方法和系统 |
CN104349016B (zh) * | 2014-10-31 | 2018-08-07 | 广东威创视讯科技股份有限公司 | 高清图像数据传输方法和系统 |
WO2016098742A1 (ja) * | 2014-12-15 | 2016-06-23 | 三菱電機株式会社 | 送信装置、通信装置および信号伝送システム |
US9465769B1 (en) | 2015-12-29 | 2016-10-11 | Altera Corporation | Methods and apparatus for high-speed serial interface link assist |
CN105657318B (zh) * | 2016-01-04 | 2018-08-07 | 广东威创视讯科技股份有限公司 | 基于lvds信号的视频传输方法及装置 |
US10331592B2 (en) * | 2016-05-28 | 2019-06-25 | Silicon Laboratories Inc. | Communication apparatus with direct control and associated methods |
US10218391B1 (en) * | 2017-08-02 | 2019-02-26 | Qualcomm Incorporated | Systems and methods providing a low-power mode for serial links |
KR20190029227A (ko) * | 2017-09-12 | 2019-03-20 | 에스케이하이닉스 주식회사 | 데이터 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템 |
US10361715B1 (en) * | 2018-06-04 | 2019-07-23 | Amazon Technologies, Inc. | Decompression circuit |
CN112217755B (zh) * | 2019-07-11 | 2023-11-03 | 默升科技集团有限公司 | 用于增强的纠错的并行信道偏斜 |
US11038726B2 (en) * | 2019-07-14 | 2021-06-15 | Valens Semiconductor Ltd. | 8b10b PAM4 encoding |
CN113709525A (zh) * | 2021-08-26 | 2021-11-26 | 程艳华 | 一种多元通信方法及通信系统 |
CN113810071B (zh) * | 2021-09-13 | 2022-07-22 | 上海星秒光电科技有限公司 | 一种自适应线序调整方法、装置、设备、系统及存储介质 |
CN114205052B (zh) * | 2021-11-09 | 2023-03-24 | 深圳市紫光同创电子有限公司 | 基于RS编码盲同步的bit位移处理方法和装置 |
KR20230091249A (ko) * | 2021-12-15 | 2023-06-23 | 삼성디스플레이 주식회사 | 송수신기 및 그 구동 방법 |
CN116015550B (zh) * | 2022-11-17 | 2024-07-02 | 飞腾信息技术有限公司 | 一种k码检测电路、k码检测方法及相关设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4486739A (en) * | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
US5548615A (en) * | 1993-05-03 | 1996-08-20 | At&T Corp. | Methods and apparatus for rotationally invariant multilevel coding |
JP3184083B2 (ja) * | 1995-12-15 | 2001-07-09 | 日本電気株式会社 | チャネル多重分離方法およびチャネル多重分離装置 |
US6167375A (en) * | 1997-03-17 | 2000-12-26 | Kabushiki Kaisha Toshiba | Method for encoding and decoding a speech signal including background noise |
US8059711B2 (en) * | 2003-01-28 | 2011-11-15 | Thomson Licensing | Robust mode staggercasting |
US7277031B1 (en) * | 2003-12-15 | 2007-10-02 | Marvell International Ltd. | 100Base-FX serializer/deserializer using 10000Base-X serializer/deserializer |
JP2006041869A (ja) * | 2004-07-27 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 多重伝送方法、多重伝送装置、そのプログラム及び記録媒体 |
US7440513B2 (en) * | 2005-05-24 | 2008-10-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coding and decoding packetized data |
WO2008059588A1 (fr) | 2006-11-17 | 2008-05-22 | Alaxala Networks Corporation | Appareil de transmission de données et procédé de génération de code de transmission |
US7949134B2 (en) * | 2007-08-01 | 2011-05-24 | Force 10 Networks, Inc. | Multiplexed multilane hybrid scrambled transmission coding |
US7769048B2 (en) * | 2008-06-25 | 2010-08-03 | Intel Corporation | Link and lane level packetization scheme of encoding in serial links |
JP4935778B2 (ja) * | 2008-08-27 | 2012-05-23 | 富士通株式会社 | 符号化装置、送信装置および符号化方法 |
JP4702425B2 (ja) | 2008-10-09 | 2011-06-15 | ソニー株式会社 | 信号送信装置及び信号送信方法 |
JP2010199657A (ja) * | 2009-02-23 | 2010-09-09 | Oki Electric Ind Co Ltd | 時分割多重符号化送信信号生成方法及び時分割多重符号化送信信号生成装置 |
-
2011
- 2011-09-30 WO PCT/JP2011/005553 patent/WO2012049815A1/ja active Application Filing
- 2011-09-30 EP EP11832260.1A patent/EP2629472A4/en not_active Withdrawn
- 2011-09-30 CN CN201180047178.6A patent/CN103141066B/zh not_active Expired - Fee Related
- 2011-09-30 JP JP2012538559A patent/JP5879545B2/ja not_active Expired - Fee Related
- 2011-09-30 US US13/823,575 patent/US8903000B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPWO2012049815A1 (ja) | 2014-02-24 |
CN103141066A (zh) | 2013-06-05 |
US20130170579A1 (en) | 2013-07-04 |
CN103141066B (zh) | 2015-06-10 |
US8903000B2 (en) | 2014-12-02 |
EP2629472A1 (en) | 2013-08-21 |
WO2012049815A1 (ja) | 2012-04-19 |
EP2629472A4 (en) | 2017-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5879545B2 (ja) | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 | |
US20210073164A1 (en) | Semiconductor device and memory system | |
US20170117979A1 (en) | Alternating pseudo-random binary sequence seeds for mipi csi-2 c-phy | |
EP2634983B1 (en) | Data transmission apparatus, data transmission system and data transmission method | |
US9337997B2 (en) | Transcoding method for multi-wire signaling that embeds clock information in transition of signal state | |
US9992125B2 (en) | Single-lane, twenty-five gigabit ethernet | |
US20100026533A1 (en) | Data Bus Inversion Apparatus, Systems, and Methods | |
WO2014145831A1 (en) | Methods and apparatus for scrambling symbols over multi-lane serial interfaces | |
JP2014509796A (ja) | スクランブリングシード情報を通信するための方法及び装置 | |
US10129371B2 (en) | Serial communication device and serial communication method | |
US7627023B1 (en) | 64/66 encoder | |
CN113904756B (zh) | 基于10Gbase-R协议的以太网系统 | |
US7876900B1 (en) | Hybrid scrambled transmission coding | |
US9219509B1 (en) | System performance improvement using data reordering and/or inversion | |
US8166219B2 (en) | Method and apparatus for encoding/decoding bus signal | |
US11663157B1 (en) | Joint electron devices engineering council (JESD)204-to-peripheral component interconnect express (PCIe) interface | |
TW201926908A (zh) | 用於高速序列資料通訊系統的編碼和解碼架構及其相關方法、實體層電路、發射器與接收器及其中的通訊系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140606 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151001 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5879545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |