KR20230091249A

KR20230091249A - 송수신기 및 그 구동 방법

Info

Publication number: KR20230091249A
Application number: KR1020210180127A
Authority: KR
Inventors: 정영석; 최원준; 김흰돌; 박채희; 이지예
Original assignee: 삼성디스플레이 주식회사
Priority date: 2021-12-15
Filing date: 2021-12-15
Publication date: 2023-06-23
Also published as: CN116264470A; US11799696B2; US20230188386A1

Abstract

본 발명의 송수신기는, 제1 라인 및 제2 라인으로 연결된 송신기 및 수신기를 포함하고, 상기 송신기는: 제1 데이터를 이용하여 제1 인코디드 데이터를 생성하는 제1 인코더; 제2 데이터를 이용하여 제2 인코디드 데이터를 생성하는 제2 인코더; 및 상기 제1 인코디드 데이터 및 상기 제2 인코디드 데이터의 조합과 대응하는 제1 전압 신호 및 제2 전압 신호를 생성하고, 상기 제1 전압 신호를 상기 제1 라인에 인가하고, 상기 제2 전압 신호를 상기 제2 라인에 인가하는, 송신 드라이버를 포함하고, 상기 제2 인코더가 상기 제2 데이터와 동일한 상기 제2 인코디드 데이터를 생성하는 제1 기간 동안, 상기 제1 인코더는 상기 제1 데이터와 다른 상기 제1 인코디드 데이터를 생성하고, 상기 제1 인코더가 상기 제1 데이터와 동일한 상기 제1 인코디드 데이터를 생성하는 제2 기간 동안, 상기 제2 인코더는 상기 제2 데이터와 다른 상기 제2 인코디드 데이터를 생성하고, 상기 제1 기간 및 상기 제2 기간은 서로 교번하도록 시간적으로 배치된다.

Description

송수신기 및 그 구동 방법{TRANSCEIVER AND DRIVING METHOD THEREOF}

본 발명은 송수신기 및 그 구동 방법에 관한 것이다.

정보화 기술이 발달함에 따라 복수의 장치들 간의 데이터 전송 기술이 주목받고 있다. 데이터 전송 기술 중 모듈레이션을 위해서, PAM4(Pulse Amplitude Modulation 4), NRZ(Non Return to Zero) 등의 기술이 많이 사용되고 있다.

PAM4는 NRZ에 비해서 2 배의 데이터 전송이 가능해서 고해상도, 고주파수 데이터 전송에 널리 사용되고 있다. 전송되는 데이터를 이용하여 수신기에서 클록 신호를 생성하기 위해서는 데이터의 잦은 트랜지션(transition)이 요구된다. 이러한 트랜지션을 위해서 송신단의 인코딩 및 수신단의 디코딩이 필요한데, 이때 실질적인 데이터와 무관한 오버헤드(overhead) 패킷의 생성이 필요하다. 이러한 오버헤드 패킷이 많을수록 실질적인 데이터 전송률이 감소하게 되는 문제점이 있다.

해결하고자 하는 기술적 과제는, 전송되는 데이터의 잦은 트랜지션을 유지하면서도 오버헤드 패킷을 최소화할 수 있는 송수신기 및 그 구동 방법을 제공하는 데 있다.

본 발명의 한 실시예에 따른 송수신기는, 제1 라인 및 제2 라인으로 연결된 송신기 및 수신기를 포함하고, 상기 송신기는: 제1 데이터를 이용하여 제1 인코디드 데이터를 생성하는 제1 인코더; 제2 데이터를 이용하여 제2 인코디드 데이터를 생성하는 제2 인코더; 및 상기 제1 인코디드 데이터 및 상기 제2 인코디드 데이터의 조합과 대응하는 제1 전압 신호 및 제2 전압 신호를 생성하고, 상기 제1 전압 신호를 상기 제1 라인에 인가하고, 상기 제2 전압 신호를 상기 제2 라인에 인가하는, 송신 드라이버를 포함하고, 상기 제2 인코더가 상기 제2 데이터와 동일한 상기 제2 인코디드 데이터를 생성하는 제1 기간 동안, 상기 제1 인코더는 상기 제1 데이터와 다른 상기 제1 인코디드 데이터를 생성하고, 상기 제1 인코더가 상기 제1 데이터와 동일한 상기 제1 인코디드 데이터를 생성하는 제2 기간 동안, 상기 제2 인코더는 상기 제2 데이터와 다른 상기 제2 인코디드 데이터를 생성하고, 상기 제1 기간 및 상기 제2 기간은 서로 교번하도록 시간적으로 배치된다.

상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이의 간격은 상기 제2 기간의 종료 시점과 상기 제1 기간의 시작 시점 사이의 간격보다 클 수 있다.

상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이의 간격은 하나의 단위 패킷의 전송 시간과 동일할 수 있다.

상기 단위 패킷을 구성하는 비트들의 개수가 n일 때, 제1 기간을 구성하는 단위 패킷들의 개수는 (2^(n-1))-1일 수 있다.

상기 제1 기간의 길이와 상기 제2 기간의 길이는 동일할 수 있다.

상기 제1 인코더는 상기 제1 데이터의 제1 데이터 패킷들과 다른 제1 촉매(catalyst) 패킷을 생성하고, 상기 제1 촉매 패킷을 이용하여 상기 제1 데이터 패킷들을 제1 변환 패킷들로 인코딩하고, 상기 제1 기간 동안 상기 제1 촉매 패킷 및 상기 제1 변환 패킷들을 상기 제1 인코디드 데이터로서 출력할 수 있다.

상기 제1 인코더는 상기 제1 촉매 패킷과 상기 제1 데이터 패킷들을 XOR(Exclusive OR) 연산함으로써 상기 제1 변환 패킷들을 생성할 수 있다.

상기 제2 인코더는 상기 제2 데이터의 제2 데이터 패킷들과 다른 제2 촉매 패킷을 생성하고, 상기 제2 촉매 패킷을 이용하여 상기 제2 데이터 패킷들을 제2 변환 패킷들로 인코딩하고, 상기 제2 기간 동안 상기 제2 변환 패킷들을 상기 제2 인코디드 데이터로서 출력할 수 있다.

상기 제2 인코더는 상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이에 상기 제2 촉매 패킷을 출력할 수 있다.

상기 수신기는: 상기 제1 전압 신호 및 상기 제2 전압 신호를 수신하고, 상기 제1 전압 신호 및 상기 제2 전압 신호의 조합과 대응하는 제1 수신 데이터 및 제2 수신 데이터를 생성하는 아날로그 프론트 엔드; 상기 제1 수신 데이터를 이용하여 제1 디코디드 데이터를 생성하는 제1 디코더; 및 상기 제2 수신 데이터를 이용하여 제2 디코디드 데이터를 생성하는 제2 디코더를 포함할 수 있다.

상기 제1 수신 데이터는 상기 제1 인코디드 데이터와 동일한 패킷들을 포함하고, 상기 제2 수신 데이터는 상기 제2 인코디드 데이터와 동일한 패킷들을 포함하고, 상기 제1 디코디드 데이터는 상기 제1 데이터와 동일한 패킷들을 포함하고, 상기 제2 디코디드 데이터는 상기 제2 데이터와 동일한 패킷들을 포함할 수 있다.

상기 제1 디코더는 상기 제1 수신 데이터 중 상기 제1 촉매 패킷을 이용하여 상기 제1 변환 패킷들을 상기 제1 데이터 패킷들로 디코딩하고, 상기 제2 디코더는 상기 제2 수신 데이터 중 상기 제2 촉매 패킷을 이용하여 상기 제2 변환 패킷들을 상기 제2 데이터 패킷들로 디코딩할 수 있다.

상기 제1 디코더는 상기 제1 촉매 패킷과 상기 제1 변환 패킷들을 XOR 연산함으로써 상기 제1 데이터 패킷들을 생성하고, 상기 제2 디코더는 상기 제2 촉매 패킷과 상기 제2 변환 패킷들을 XOR 연산함으로써 상기 제2 데이터 패킷들을 생성할 수 있다.

본 발명의 한 실시예에 따른 송수신기의 구동 방법은, 제1 라인 및 제2 라인으로 연결된 송신기 및 수신기를 포함하는 송수신기의 구동 방법으로서, 상기 송신기의 제1 인코더가 제1 데이터를 이용하여 제1 인코디드 데이터를 생성하는 단계; 상기 송신기의 제2 인코더가 제2 데이터를 이용하여 제2 인코디드 데이터를 생성하는 단계; 및 상기 송신기의 송신 드라이버가 상기 제1 인코디드 데이터 및 상기 제2 인코디드 데이터의 조합과 대응하는 제1 전압 신호 및 제2 전압 신호를 생성하고, 상기 제1 전압 신호를 상기 제1 라인에 인가하고, 상기 제2 전압 신호를 상기 제2 라인에 인가하는 단계를 포함하고, 상기 제2 인코더가 상기 제2 데이터와 동일한 상기 제2 인코디드 데이터를 생성하는 제1 기간 동안, 상기 제1 인코더는 상기 제1 데이터와 다른 상기 제1 인코디드 데이터를 생성하고, 상기 제1 인코더가 상기 제1 데이터와 동일한 상기 제1 인코디드 데이터를 생성하는 제2 기간 동안, 상기 제2 인코더는 상기 제2 데이터와 다른 상기 제2 인코디드 데이터를 생성하고, 상기 제1 기간 및 상기 제2 기간은 서로 교번하도록 시간적으로 배치될 수 있다.

상기 단위 패킷을 구성하는 비트들의 개수가 n일 때, 상기 제1 기간을 구성하는 단위 패킷들의 개수는 (2^(n-1))-1일 수 있다.

상기 제1 인코더는 상기 제1 데이터의 제1 데이터 패킷들과 다른 제1 촉매 패킷을 생성하고, 상기 제1 촉매 패킷을 이용하여 상기 제1 데이터 패킷들을 제1 변환 패킷들로 인코딩하고, 상기 제1 기간 동안 상기 제1 촉매 패킷 및 상기 제1 변환 패킷들을 상기 제1 인코디드 데이터로서 출력할 수 있다.

상기 제1 인코더는 상기 제1 촉매 패킷과 상기 제1 데이터 패킷들을 XOR 연산함으로써 상기 제1 변환 패킷들을 생성할 수 있다.

본 발명에 따른 송수신기 및 그 구동 방법은 전송되는 데이터의 잦은 트랜지션을 유지하면서도 오버헤드 패킷을 최소화할 수 있다.

도 1은 본 발명의 한 실시예에 따른 송수신기를 설명하기 위한 도면이다.
도 2는 본 발명의 한 실시예에 따른 제1 인코더를 설명하기 위한 도면이다.
도 3은 본 발명의 한 실시예에 따른 제1 인코디드 데이터 및 제2 인코디드 데이터를 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 한 실시예에 따른 송신 드라이버 및 아날로그 프론트 엔드를 설명하기 위한 도면이다.
도 6은 본 발명의 한 실시예에 따른 제1 디코더를 설명하기 위한 도면이다.
도 7은 본 발명의 다른 실시예에 따른 송수신기를 설명하기 위한 도면이다.
도 8은 본 발명의 또 다른 실시예에 따른 송수신기를 설명하기 위한 도면이다.
도 9는 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 10은 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.
도 11은 도 10의 화소의 구동 방법을 설명하기 위한 도면이다.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.

또한, 설명에서 "동일하다"라고 표현한 것은, "실질적으로 동일하다"는 의미일 수 있다. 즉, 통상의 지식을 가진 자가 동일하다고 납득할 수 있을 정도의 동일함일 수 있다. 그 외의 표현들도 "실질적으로"가 생략된 표현들일 수 있다.

도 1은 본 발명의 한 실시예에 따른 송수신기를 설명하기 위한 도면이다. 도 2는 본 발명의 한 실시예에 따른 제1 인코더를 설명하기 위한 도면이다. 도 3은 본 발명의 한 실시예에 따른 제1 인코디드 데이터 및 제2 인코디드 데이터를 설명하기 위한 도면이다. 도 4 및 도 5는 본 발명의 한 실시예에 따른 송신 드라이버 및 아날로그 프론트 엔드를 설명하기 위한 도면이다. 도 6은 본 발명의 한 실시예에 따른 제1 디코더를 설명하기 위한 도면이다.

도 1을 참조하면, 본 발명의 한 실시예에 따른 송수신기(TSCVa)는 송신기(TXDa) 및 수신기(RXDa)를 포함할 수 있다.

송신기(TXDa)는 송신 제어기(TXC), 제1 인코더(ENC1), 제2 인코더(ENC2), 및 송신 드라이버(ABE)를 포함할 수 있다.

송신 제어기(TXC)는 제1 인코더(ENC1)에 제1 데이터(odat1)를 제공하고, 제2 인코더(ENC2)에 제2 데이터(odat2)를 제공할 수 있다. 송신 제어기(TXC)는 송신기(TXDa)의 자체의 독립적인 전용 제어기일 수도 있고, 송신기(TXDa)가 사용되는 장치의 범용 제어기의 일부일 수도 있다.

송신 제어기(TXC)는 제1 데이터(odat1) 및 제2 데이터(odat2)를 동일한 속도로 병렬로 제공할 수 있다. 즉, 제1 데이터(odat1) 및 제2 데이터(odata2)는 동일한 UI(unit interval)를 갖고 동시에 제공될 수 있다. 예를 들어, 송신 제어기(TXC)는 홀수 번째 비트들을 제1 데이터(odat1)로서 제공하고, 짝수 번째 비트들을 제2 데이터(odat2)로서 제공할 수 있다. 예를 들어, 송신 제어기(TXC)가 10101101의 데이터를 송신하고자 한다면, 송신 제어기(TXC)는 제1 데이터(odat1)로서 1110을 순차적으로 제공하고, 제2 데이터(odat2)로서 0011을 순차적으로 제공할 수 있다.

제1 인코더(ENC1)는 제1 데이터(odat1)를 이용하여 제1 인코디드 데이터(edat1)를 생성할 수 있다. 제1 인코디드 데이터(edat1) 중 일부는 제1 데이터(odat1)와 동일하고, 제1 인코디드 데이터(edat1) 중 나머지는 제1 데이터(odat1)와 다를 수 있다.

도 2를 참조하여, 제1 인코디드 데이터(edat1)가 제1 데이터(odat1)와 다른 경우를 설명한다. 제1 데이터(odat1)는 제1 데이터 패킷들(ADP1p, ADP2p, ADP3p, ..., ADP31p)을 포함할 수 있다. 제1 인코더(ENC1)는 수신된 제1 데이터 패킷들(ADP1p~ADP31p)과 다른 제1 촉매(catalyst) 패킷(TCD1)을 생성할 수 있다. 제1 촉매 패킷(TCD1)의 비트 수와 제1 데이터 패킷들(ADP1p~ADP31p) 각각의 비트 수는 동일하게 설정될 수 있다. 예를 들어, 제1 촉매 패킷(TCD1)의 비트 수가 6 비트로 설정된 경우, 제1 데이터 패킷들(ADP1p~ADP31p) 각각은 6 비트로 설정될 수 있다. 한편, 제1 촉매 패킷(TCD1)의 첫 번째 비트, 즉 MSB(Most Significant Bit)는 직전 비트와 다른 로직 레벨을 갖도록 설정되는 트랜지션 비트(transition bit)일 수 있다. 예를 들어, 제1 인코디드 데이터(edat1)에서 제1 촉매 패킷(TCD1)의 직전 비트가 0이면 제1 촉매 패킷(TCD1)의 MSB는 1로 설정될 수 있다. 한편, 제1 인코디드 데이터(edat1)에서 제1 촉매 패킷(TCD1)의 직전 비트가 1이면 제1 촉매 패킷(TCD1)의 MSB는 0으로 설정될 수 있다.

제1 촉매 패킷(TCD1)의 MSB를 제외한 나머지 비트들(예를 들어, 5 개의 LSB(Least Significant Bits))은 제1 데이터 패킷들(ADP1p~ADP31p)과 다르게 설정될 수 있다. 예를 들어, 제1 데이터 패킷의 MSB(예를 들어, 첫 번째 비트)가 0이라면, 제1 데이터 패킷의 MSB를 제외한 나머지 비트들(예를 들어, 5 개의 LSB)과 제1 촉매 패킷(TCD1)의 LSB가 서로 다르도록, 제1 촉매 패킷(TCD1)의 LSB가 설정될 수 있다. 한편, 제1 데이터 패킷의 MSB가 1이라면, 제1 데이터 패킷의 보수(complement)의 LSB와 제1 촉매 패킷(TCD1)의 LSB가 서로 다르도록, 제1 촉매 패킷(TCD1)의 LSB가 설정될 수 있다. 제1 데이터 패킷의 보수는 제1 데이터 패킷의 비트들을 반전한 패킷을 의미한다. 예를 들어, 제1 데이터 패킷이 110110이라면, 제1 데이터 패킷의 보수는 001001이다.

제1 인코더(ENC1)는 제1 촉매 패킷(TCD1)을 이용하여 제1 데이터 패킷들(ADP1p~ADP31p)을 제1 변환 패킷들(TGDP1p, TGDP2p, TGDP3p, ..., TGDP31p)로 인코딩할 수 있다. 예를 들어, 제1 인코더(ENC1)는 제1 촉매 패킷(TCD1)과 제1 데이터 패킷들(ADP1p~ADP31p)을 XOR(Exclusive OR) 연산함으로써 제1 변환 패킷들(TGDP1p~TGDP31p)을 생성할 수 있다. 예를 들어, 제1 인코더(ENC1)는 제1 데이터 패킷(ADP1p)과 제1 촉매 패킷(TCD1)의 대응하는 비트들을 XOR 연산하여 제1 변환 패킷(TGDP1p)을 생성할 수 있다. 예를 들어, 제1 데이터 패킷(ADP1p)이 010111이고, 제1 촉매 패킷(TCD1)이 001101이라면, 제1 변환 패킷(TGDP1p)은 011010로 설정될 수 있다. 이러한 제1 변환 패킷들(TGDP1p~TGDP31p)은 잦은 트랜지션을 담보할 수 있어, 수신기(RXDa)의 클록 리커버리 동작에 효과가 있다.

도 3을 참조하면, 제1 인코더(ENC1)는 생성된 제1 촉매 패킷(TCD1) 및 제1 변환 패킷들(TGDP1p~TGDP31p)을 순차적으로 출력할 수 있다. 예를 들어, 제1 인코더(ENC1)는 제1 기간(P1) 동안 제1 촉매 패킷(TCD1) 및 제1 변환 패킷들(TGDP1p~TGDP30p)을 제1 인코디드 데이터(edat1)로서 출력할 수 있다. 즉, 제1 인코더(ENC1)는 제1 기간(P1) 동안 제1 데이터(odat1)와 다른 제1 인코디드 데이터(edat1)를 생성할 수 있다.

제2 인코더(ENC2)는 제2 데이터(odat2)를 이용하여 제2 인코디드 데이터(edat2)를 생성할 수 있다. 제1 기간(P1) 동안, 제2 인코더(ENC2)는 제2 데이터(odat2)와 동일한 제2 인코디드 데이터(edat2)를 생성할 수 있다. 즉, 제1 기간(P1) 동안, 제2 데이터(odat2)가 제2 데이터 패킷들(ADP1n, ADP2n, ..., ADP31n)을 포함하는 경우, 제2 인코디드 데이터(edat2)는 동일한 제2 데이터 패킷들(ADP1n, ADP2n, ..., ADP31n)을 포함할 수 있다.

제1 기간(P1)의 종료 시점(t2)에서, 제1 인코더(ENC1)는 제1 촉매 패킷(TCD1)에 기초하는 마지막 제1 변환 패킷(TGDP31p)을 출력할 수 있다. 이때, 제2 인코더(ENC2)는 제2 촉매 패킷(TCD2)을 출력할 수 있다. 즉, 제2 인코더(ENC2)는 제1 기간(P1)의 종료 시점(t2)과 제2 기간(P2)의 시작 시점(t3) 사이에 제2 촉매 패킷(TCD2)을 출력할 수 있다. 제2 인코더(ENC2)는 제2 데이터(odat2)의 제2 데이터 패킷들과 다른 제2 촉매 패킷(TCD2)을 생성할 수 있다. 제2 인코더(ENC2)의 제2 촉매 패킷(TCD2) 생성 과정은 제1 인코더(ENC1)의 제1 촉매 패킷(TCD1) 생성 과정과 동일하므로, 중복하여 설명하지 않는다.

제2 기간(P2) 동안, 제1 인코더(ENC1)는 제1 데이터(odat1)와 동일한 제1 인코디드 데이터(edat1)를 생성할 수 있다. 즉, 제2 기간(P2) 동안, 제1 데이터(odat1)가 제1 데이터 패킷들(ADP32p, ..., ADP62p)을 포함하는 경우, 제1 인코디드 데이터(edat1)는 동일한 제1 데이터 패킷들(ADP32p, ..., ADP62p)을 포함할 수 있다.

제2 기간(P2) 동안, 제2 인코더(ENC2)는 제2 데이터(odat2)와 다른 제2 인코디드 데이터(edat2)를 생성할 수 있다. 제2 인코더(ENC2)는 제2 촉매 패킷(TCD2)을 이용하여 제2 데이터 패킷들을 제2 변환 패킷들(TGDP32n, ..., TGDP62n)로 인코딩하고, 제2 기간(P2) 동안 제2 변환 패킷들(TGDP32n~TGDP62n)을 제2 인코디드 데이터(edat2)로서 출력할 수 있다. 제2 인코더(ENC2)가 제2 변환 패킷들(TGDP32n~TGDP62n)을 생성하는 과정은 제1 인코더(ENC1)가 제1 변환 패킷들(TGDP1p~TGDP31p)을 생성하는 과정과 동일하므로, 중복하여 설명하지 않는다.

본 실시예에서, 제1 기간(P1) 및 제2 기간(P2)은 서로 교번하도록 시간적으로 배치될 수 있다. 예를 들어, 제1 기간(P1)이 종료된 시점(t2) 이후인 시점(t3)에서 제2 기간(P2)이 시작되고, 제2 기간(P2)이 종료된 시점(t4)에서 제1 기간(P1)이 시작될 수 있다. 시점(t4)에서 시작되는 제1 기간(P1)은 시점(t1)에서 시작되는 제1 기간(P1)과 동일하게 진행될 수 있으므로, 중복 설명은 하지 않는다.

본 실시예에 따르면, 제1 인코더(ENC1) 및 제2 인코더(ENC2)가 병렬로 동시에 촉매 패킷들을 생성하지 않는다. 즉, 본 실시예에서는, 제1 인코더(ENC1)가 제1 촉매 패킷(TCD1)을 생성할 때 제2 인코더(ENC2)는 촉매 패킷을 생성하지 않는다. 또한, 제2 인코더(ENC2)가 제2 촉매 패킷(TCD2)을 생성할 때 제1 인코더(ENC1)는 촉매 패킷을 생성하지 않는다. 촉매 패킷은 오버헤드 패킷으로서, 본 실시예는 촉매 패킷의 생성을 최소화함으로써 실질적인 데이터 전송률을 높일 수 있는 장점이 있다. 또한, 매 시점에서 잦은 트랜지션을 담보할 변환 패킷들은 항상 존재하므로, 수신기(RXDa)의 클록 신호 생성 동작에도 문제가 없다.

도 3을 참조하면, 제1 기간(P1)의 종료 시점(t2)과 제2 기간(P2)의 시작 시점(t3) 사이의 간격은 제2 기간(P2)의 종료 시점(t4)과 제1 기간(P1)의 시작 시점(t4) 사이의 간격보다 클 수 있다. 이는 전술한 바와 같이, 시점(t2)에서 제2 인코디드 데이터(edat2)로서 제2 촉매 패킷(TCD2)이 제공되며, 제1 인코디드 데이터(edat1)로서 제1 변환 패킷(TGDP31p)이 제공되기 때문이다. 즉, 제1 기간(P1)의 종료 시점(t2)과 제2 기간(P2)의 시작 시점(t3) 사이의 간격은 하나의 단위 패킷의 전송 시간과 동일할 수 있다. 반면에, 제2 기간(P2)의 종료 시점(t4)과 제1 기간(P1)의 시작 시점(t4) 사이의 간격은 0일 수 있다. 즉, 제2 기간(P2)의 종료 시점(t4)과 제1 기간(P1)의 시작 시점(t4)은 일치할 수 있다.

제1 촉매 패킷(TCD1)을 구성하는 비트들의 개수가 n일 때, 제1 기간(P1)을 구성하는 단위 패킷들의 개수는 (2^(n-1))-1일 수 있다. 예를 들어, 제1 촉매 패킷(TCD1)을 구성하는 비트들의 개수가 6개일 때, 제1 기간(P1)을 구성하는 단위 패킷들의 개수는 31일 수 있다. 이는 전술하여 설명한 바와 같이, 제1 촉매 패킷(TCD1)의 5개의 LSB가 32 가지의 경우의 수를 포함하므로, 제1 촉매 패킷(TCD1)의 LSB와 31 개의 제1 데이터 패킷들(ADP1p~ADP31p)(또는, 그 보수들)의 LSB가 서로 다름을 보장하기 위해서다. 한편, 단위 패킷을 구성하는 비트들의 개수가 n일 때, 제1 기간(P1)을 구성하는 단위 패킷들의 개수는 (2^(n-1))-1일 수 있다.

제1 기간(P1)의 길이와 제2 기간(P2)의 길이는 동일할 수 있다. 도 3의 실시예에서, 제1 기간(P1) 및 제2 기간(P2) 각각은 31 개의 단위 패킷들을 포함한다.

송신 드라이버(ABE)는 제1 인코디드 데이터(edat1) 및 제2 인코디드 데이터(edat2)의 조합과 대응하는 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)를 생성하고, 제1 전압 신호(DPs)를 제1 라인(DP)에 인가하고, 제2 전압 신호(DNs)를 제2 라인(DN)에 인가할 수 있다. 예를 들어, 송신 드라이버(ABE)는 PAM4(Pulse Amplitude Modulation 4) 방식으로 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)를 생성할 수 있다.

도 4를 참조하면, 제1 전압 신호(DPs)는 제1 로직 레벨(LV1), 제2 로직 레벨(LV2), 제3 로직 레벨(LV3), 및 제4 로직 레벨(LV4) 중 하나를 가질 수 있다. 또한, 제2 전압 신호(DNs)는 제1 로직 레벨(LV1), 제2 로직 레벨(LV2), 제3 로직 레벨(LV3), 및 제4 로직 레벨(LV4) 중 하나를 가질 수 있다. 예를 들어, 제1 로직 레벨(LV1)은 300mV, 제2 로직 레벨(LV2)은 500mV, 제3 로직 레벨(LV3)은 700mV, 제4 로직 레벨(LV4)은 900mV로 설정될 수 있다.

예를 들어, 제1 인코디드 데이터(edat1)의 비트 데이터가 "1"이고 제2 인코디드 데이터(edat2)의 비트 데이터가 "0"일 때, 송신 드라이버(ABE)는 제1 전압 신호(DPs)를 제4 로직 레벨(LV4)로 설정하고 제2 전압 신호(DNs)를 제1 로직 레벨(LV1)로 설정함으로써, 제1 패턴(PT1)을 표현할 수 있다.

예를 들어, 제1 인코디드 데이터(edat1)의 비트 데이터가 "1"이고 제2 인코디드 데이터(edat2)의 비트 데이터가 "1"일 때, 송신 드라이버(ABE)는 제1 전압 신호(DPs)를 제3 로직 레벨(LV3)로 설정하고 제2 전압 신호(DNs)를 제2 로직 레벨(LV2)로 설정함으로써, 제2 패턴(PT2)을 표현할 수 있다.

예를 들어, 제1 인코디드 데이터(edat1)의 비트 데이터가 "0"이고 제2 인코디드 데이터(edat2)의 비트 데이터가 "1"일 때, 송신 드라이버(ABE)는 제1 전압 신호(DPs)를 제2 로직 레벨(LV2)로 설정하고 제2 전압 신호(DNs)를 제3 로직 레벨(LV3)로 설정함으로써, 제3 패턴(PT3)을 표현할 수 있다.

예를 들어, 제1 인코디드 데이터(edat1)의 비트 데이터가 "0"이고 제2 인코디드 데이터(edat2)의 비트 데이터가 "0"일 때, 송신 드라이버(ABE)는 제1 전압 신호(DPs)를 제1 로직 레벨(LV1)로 설정하고 제2 전압 신호(DNs)를 제4 로직 레벨(LV4)로 설정함으로써, 제4 패턴(PT4)을 표현할 수 있다.

수신기(RXDa)는 아날로그 프론트 엔드(AFE, analog front-end), 제1 디코더(DEC1), 제2 디코더(DEC2), 및 수신 제어기(RXC)를 포함할 수 있다.

아날로그 프론트 엔드(AFE)는 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)를 수신하고, 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)의 조합과 대응하는 제1 수신 데이터(edat1') 및 제2 수신 데이터(edat2')를 생성할 수 있다.

예를 들어, 아날로그 프론트 엔드(AFE)는 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)의 차이를 이용해서, 제1 수신 데이터(edat1') 및 제2 수신 데이터(edat2')를 생성할 수 있다. 도 5를 참조하면, 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)의 차이(예를 들어, 600mV)가 제3 임계값(+2 threshold)보다 큰 경우, 아날로그 프론트 엔드(AFE)는 제1 패턴(PT1)을 수신한 것으로 결정할 수 있다. 또한, 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)의 차이(예를 들어, 200mV)가 제2 임계값(0 threshold) 및 제3 임계값(+2 threshold) 사이인 경우, 아날로그 프론트 엔드(AFE)는 제2 패턴(PT2)을 수신한 것으로 결정할 수 있다. 또한, 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)의 차이(예를 들어, -200mV)가 제1 임계값(-2 threshold) 및 제2 임계값(0 threshold) 사이인 경우, 아날로그 프론트 엔드(AFE)는 제3 패턴(PT3)을 수신한 것으로 결정할 수 있다. 또한, 제1 전압 신호(DPs) 및 제2 전압 신호(DNs)의 차이(예를 들어, -600mV)가 제1 임계값(-2 threshold)보다 작은 경우, 아날로그 프론트 엔드(AFE)는 제4 패턴(PT4)을 수신한 것으로 결정할 수 있다.

아날로그 프론트 엔드(AFE)는 패턴들(PT1, PT2, PT3, PT4)에 대응하는 서로 다른 조합의 제1 수신 데이터(edat1') 및 제2 수신 데이터(eadt2')를 제공할 수 있다. 예를 들어, 제1 수신 데이터(edat1')는 제1 인코디드 데이터(edat1)와 동일한 패킷들을 포함하고, 제2 수신 데이터(edat2')는 제2 인코디드 데이터(edat2)와 동일한 패킷들을 포함할 수 있다. 예를 들어, 아날로그 프론트 엔드(AFE)는 수신 신호들이 제1 패턴(PT1)에 대응하는 경우, 비트 데이터가 "1"인 제1 수신 데이터(edat1')를 제공하고, 비트 데이터가 "0"인 제2 수신 데이터(edat2')를 제공할 수 있다. 또한, 아날로그 프론트 엔드(AFE)는 수신 신호들이 제2 패턴(PT2)에 대응하는 경우, 비트 데이터가 "1"인 제1 수신 데이터(edat1')를 제공하고, 비트 데이터가 "1"인 제2 수신 데이터(edat2')를 제공할 수 있다. 또한, 아날로그 프론트 엔드(AFE)는 수신 신호들이 제3 패턴(PT3)에 대응하는 경우, 비트 데이터가 "0"인 제1 수신 데이터(edat1')를 제공하고, 비트 데이터가 "1"인 제2 수신 데이터(edat2')를 제공할 수 있다. 또한, 아날로그 프론트 엔드(AFE)는 수신 신호들이 제4 패턴(PT4)에 대응하는 경우, 비트 데이터가 "0"인 제1 수신 데이터(edat1')를 제공하고, 비트 데이터가 "0"인 제2 수신 데이터(edat2')를 제공할 수 있다.

제1 디코더(DEC1)는 제1 수신 데이터(edat1')를 이용하여 제1 디코디드 데이터(odat1')를 생성할 수 있다. 제1 디코디드 데이터(odat1')는 제1 데이터(odat1)와 동일한 패킷들을 포함할 수 있다.

도 6을 참조하면, 제1 디코더(DEC1)는 제1 수신 데이터(edat1') 중 제1 촉매 패킷(TCD1)을 이용하여 제1 변환 패킷들(TGDP1p, TGDP2p, TGDP3p, ..., TGDP31p)을 제1 데이터 패킷들(odat1')로 디코딩할 수 있다. 예를 들어, 제1 디코더(DEC1)는 제1 촉매 패킷(TCD1)과 제1 변환 패킷들(TGDP1p~TGDP31p)을 XOR 연산함으로써 제1 데이터 패킷들(ADP1p, ADP2p, ADP3p, ..., ADP31p)을 생성할 수 있다. 예를 들어, 제1 디코더(DEC1)는 제1 변환 패킷(TGDP1p)과 제1 촉매 패킷(TCD1)의 대응하는 비트들을 XOR 연산하여 제1 데이터 패킷(ADP1p)을 생성할 수 있다. 예를 들어, 제1 변환 패킷(TGDP1p)은 011010이고, 제1 촉매 패킷(TCD1)이 001101이라면, 제1 데이터 패킷(ADP1p)은 010111으로 설정될 수 있다.

제2 디코더(DEC2)는 제2 수신 데이터(edat2')를 이용하여 제2 디코디드 데이터(odat2')를 생성할 수 있다. 제2 디코디드 데이터(odat2')는 제2 데이터(odat2)와 동일한 패킷들을 포함할 수 있다.

제2 디코더(DEC2)는 제2 수신 데이터(edat2') 중 제2 촉매 패킷(TCD2)을 이용하여 제2 변환 패킷들(TGDP32n~TGDP62n)을 제2 데이터 패킷들로 디코딩할 수 있다(도 3 참조). 예를 들어, 제2 디코더(DEC2)는 제2 촉매 패킷(TCD2)과 제2 변환 패킷들(TGDP32n~TGDP62n)을 XOR 연산함으로써 제2 데이터 패킷들을 생성할 수 있다. 제2 디코더(DEC2)의 동작은 제1 디코더(DEC1)의 동작과 실질적으로 동일하므로, 중복 설명은 생략한다.

수신 제어기(RXC)는 제1 디코더(DEC1)로부터 제1 디코디드 데이터(odat1')를 수신하고, 제2 디코더(DEC2)로부터 제2 디코디드 데이터(odat2')를 수신할 수 있다. 수신 제어기(RXC)는 수신기(RXDa)의 자체의 독립적인 전용 제어기일 수도 있고, 수신기(RXDa)가 사용되는 장치의 범용 제어기의 일부일 수도 있다.

수신 제어기(RXC)는 제1 디코디드 데이터(odat1') 및 제2 디코디드 데이터(odat2')를 동일한 속도로 병렬로 수신할 수 있다. 즉, 제1 디코디드 데이터(odat1') 및 제2 디코디드 데이터(odat2')는 동일한 UI(Unit Interval)를 갖고 동시에 수신될 수 있다. 예를 들어, 수신 제어기(RXC)는 수신된 제1 디코디드 데이터(odat1')를 홀수 번째 비트들로 구성하고, 수신된 제2 디코디드 데이터(odat2')를 짝수 번째 비트들로 구성할 수 있다. 예를 들어, 제1 디코더(DEC1)가 제1 디코디드 데이터(odat1') 1110을 순차적으로 제공하고, 제2 디코더(DEC2)가 제2 디코디드 데이터(odat2')로서 0011을 순차적으로 제공한다면, 수신 제어기(RXC)는 10101101의 데이터를 생성할 수 있다. 따라서, 수신 제어기(RXC)는 송신 제어기(TXC)에서 송신한 데이터와 동일한 데이터를 복원할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 송수신기를 설명하기 위한 도면이다.

도 7의 실시예의 송수신기(TSCVb)는 송신기(TXDb) 및 수신기(RXDb)를 포함할 수 있다. 송신기(TXDb)는 제1 인코더(ENC1)만 포함하고, 제2 인코더(ENC2)는 포함하지 않는 점에서, 도 1의 송신기(TXDa)와 차이가 있다. 또한, 수신기(RXDb)는 제1 디코더(DEC1)만 포함하고, 제2 디코더(DEC2)는 포함하지 않는 점에서, 도 1의 수신기(RXDa)와 차이가 있다.

본 실시예에서, 제1 인코디드 데이터(edat1)의 모든 패킷들은 제1 데이터(odat1)의 패킷들과 다를 수 있다. 즉, 제1 인코디드 데이터(edat1)는 촉매 패킷들 및 변환 패킷들을 포함하되, 데이터 패킷들은 포함하지 않을 수 있다. 예를 들어, 제1 인코디드 데이터(edat1)는 제1 촉매 패킷 및 제1 촉매 패킷에 대응하는 제1 변환 패킷들을 순차적으로 포함하고, 마지막 제1 변환 패킷 직후에 제2 촉매 패킷을 포함할 수 있다. 또한, 제1 인코디드 데이터(edat1)는 제2 촉매 패킷 직후에 제2 촉매 패킷에 대응하는 제2 변환 패킷들을 포함할 수 있다. 제1 수신 데이터(edat1')의 구성은 제1 인코디드 데이터(edat1)와 동일할 수 있다. 제1 디코디드 데이터(odat1')의 구성은 제1 데이터(odat1)의 구성과 동일할 수 있다.

송신 제어기(TXC)는 제2 데이터(odat2)를 인코딩 없이 송신 드라이버(ABE)로 제공할 수 있다. 아날로그 프론트 엔드(AFE)는 제2 수신 데이터(edat2')를 디코딩 없이 수신 제어기(RXC)로 제공할 수 있다.

도 7의 실시예를 따르면, 송수신기(TSCVb)는 송수신기(TSCVa)와 동일한 데이터 전송률(즉, 오버헤드 패킷들의 개수가 동일함)을 유지하면서도, 제2 인코더(ENC2) 및 제2 디코더(DEC2)를 제외시킬 수 있으므로 구성 비용 측면에서 장점이 있다. 다만, 제1 인코디드 데이터(edat1) 및 제1 수신 데이터(edat1')는 제2 데이터(odat2) 및 제2 수신 데이터(edat2')에 각각에 대해서 촉매 패킷들을 더 포함하므로, 송신 제어기(TXC) 또는 수신 제어기(RXC)는 패킷들의 타이밍을 매칭시키기 위한 추가 로직을 더 필요로 할 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 송수신기를 설명하기 위한 도면이다.

도 8의 실시예의 송수신기(TSCVc)는 송신기(TXDc) 및 수신기(RXDc)를 포함할 수 있다. 송신기(TXDc)는 제2 인코더(ENC2)만 포함하고, 제1 인코더(ENC1)는 포함하지 않는 점에서, 도 1의 송신기(TXDa)와 차이가 있다. 또한, 수신기(RXDc)는 제2 디코더(DEC2)만 포함하고, 제1 디코더(DEC1)는 포함하지 않는 점에서, 도 1의 수신기(RXDa)와 차이가 있다. 도 8의 송수신기(TSCVc)의 동작 및 장단점은 도 7의 송수신기(TSCVb)의 동작 및 장단점과 실질적으로 동일하므로, 중복 설명은 하지 않는다.

도 9는 본 발명의 한 실시예에 따른 표시 장치를 설명하기 위한 도면이다.

도 9를 참조하면, 표시 장치는 타이밍 제어부(11), 데이터 구동부(12), 주사 구동부(13), 화소부(14), 및 발광 구동부(15)를 포함할 수 있다. 하지만, 각각의 기능부를 하나의 IC에 집적할 것인지, 복수의 IC들에 집적할 것인지, 표시 기판에 마운트할 것인지는 표시 장치의 사양(specification)에 따라 다양하게 구성될 수 있다. 타이밍 제어부(11) 및 데이터 구동부(12)는 하나의 IC에 집적되어 하나의 표시 구동부(210)로 구성될 수도 있다. 이때, 표시 구동부(210)를 TED(TCON Embedded Driver IC)라고 할 수 있다. 종류에 따라서, 표시 구동부(210)는 주사 구동부(13) 및 발광 구동부(15) 중 적어도 하나를 더 포함하여 구성될 수도 있다.

프로세서(9)는 GPU(Graphics Processing Unit), CPU(Central Processing Unit), AP(Application Processor) 등 중 적어도 하나에 해당할 수 있다. 프로세서(9)는 전술한 송신기(TXDa)에 해당할 수 있다. 한편, 타이밍 제어부(11), 데이터 구동부(12), 또는 표시 구동부(210)는 전술한 수신기(RXDa)에 해당할 수 있다(도 1 참조).

타이밍 제어부(11)는 프로세서(9)로부터 각각의 표시 프레임 기간에 대한 계조들 및 타이밍 신호들을 수신할 수 있다. 타이밍 신호들은 수직 동기 신호(vertical synchronization signal), 수평 동기 신호(horizontal synchronization signal), 데이터 인에이블 신호(data enable signal) 등을 포함할 수 있다.

수직 동기 신호의 각각의 주기(cycle)는 각각의 표시 프레임 기간과 대응할 수 있다. 수평 동기 신호의 각각의 주기(cycle)는 각각의 수평 기간(horizontal period)과 대응할 수 있다. 계조들은 데이터 인에이블 신호의 펄스에 대응하여 각 수평 기간에 수평 라인(horizontal line) 단위로 공급될 수 있다. 수평 라인은 동일한 주사 라인 및 발광 라인에 연결된 화소들(예를 들어, 화소행)을 의미할 수 있다.

타이밍 제어부(11)는 표시 장치의 사양에 대응하도록 계조들을 렌더링(rendering)할 수 있다. 예를 들어, 프로세서(9)는 각각의 단위 도트(unit dot)에 대해서 적색 계조, 녹색 계조, 청색 계조를 제공할 수 있다. 예를 들어, 화소부(14)가 RGB stripe 구조인 경우, 각각의 계조에 화소가 1대 1 대응할 수 있다. 이러한 경우 계조들의 렌더링이 불필요할 수 있다. 하지만, 예를 들어, 화소부(14)가 펜타일(PENTILE^TM) 구조인 경우, 인접한 단위 도트끼리 화소를 공유하므로, 각각의 계조에 화소가 1대 1 대응하지 않을 수 있다. 이러한 경우, 계조들의 렌더링이 필요할 수 있다. 렌더링되거나 렌더링되지 않은 계조들은 데이터 구동부(12)로 제공될 수 있다. 또한, 타이밍 제어부(11)는 데이터 구동부(12)에 데이터 제어 신호를 제공할 수 있다. 또한, 타이밍 제어부(11)는 주사 구동부(13)에 주사 제어 신호를 제공하고, 발광 구동부(15)에 발광 제어 신호를 제공할 수 있다.

데이터 구동부(12)는 타이밍 제어부(11)로부터 수신한 계조들 및 데이터 제어 신호를 이용하여 데이터 라인들(DL1, DL2, DL3, DL4, ..., DLn)로 제공할 데이터 전압들(즉, 데이터 신호들)을 생성할 수 있다. n은 0보다 큰 정수일 수 있다.

주사 구동부(13)는 타이밍 제어부(11)로부터 수신한 주사 제어 신호(예를 들어, 클록 신호, 주사 시작 신호 등)을 이용하여, 주사 라인들(SL0, SL1, SL2, ..., SLm)에 제공할 주사 신호들을 생성할 수 있다. 주사 구동부(13)는 주사 라인들(SL0~SLm)에 턴-온 레벨의 펄스를 갖는 주사 신호들을 순차적으로 공급할 수 있다. 주사 구동부(13)는 시프트 레지스터(shift register) 형태로 구성된 주사 스테이지들을 포함할 수 있다. 주사 구동부(13)는 클록 신호의 제어에 따라 턴-온 레벨의 펄스 형태인 주사 시작 신호를 다음 주사 스테이지로 순차적으로 전달하는 방식으로 주사 신호들을 생성할 수 있다. m은 0보다 큰 정수일 수 있다.

발광 구동부(15)는 타이밍 제어부(11)로부터 수신한 발광 제어 신호(예를 들어, 클록 신호, 발광 중지 신호 등)을 이용하여, 발광 라인들(EL1, EL2, EL3, ..., ELo)에 제공할 발광 신호들을 생성할 수 있다. 발광 구동부(15)는 발광 라인들(EL1~ELo)에 턴-오프 레벨의 펄스를 갖는 발광 신호들을 순차적으로 공급할 수 있다. 발광 구동부(15)는 시프트 레지스터 형태로 구성된 발광 스테이지들을 포함할 수 있다. 발광 구동부(15)는 클록 신호의 제어에 따라 턴-오프 레벨의 펄스 형태인 발광 중지 신호를 다음 발광 스테이지로 순차적으로 전달하는 방식으로 발광 신호들을 생성할 수 있다. o는 0보다 큰 정수일 수 있다.

화소부(14)는 화소들을 포함한다. 각각의 화소(PXij)는 대응하는 데이터 라인, 주사 라인, 및 발광 라인에 연결될 수 있다. 화소들은 제1 색상의 광을 방출하는 화소들, 제2 색상의 광을 방출하는 화소들, 및 제3 색상의 광을 방출하는 화소들을 포함할 수 있다. 제1 색상, 제2 색상, 및 제3 색상은 서로 다른 색상일 수 있다. 예를 들어, 제1 색상은 적색, 녹색, 및 청색 중 한가지 색상일 수 있고, 제2 색상은 적색, 녹색, 및 청색 중 제1 색상이 아닌 한가지 색상일 수 있고, 제3 색상은 적색, 녹색, 및 청색 중 제1 색상 및 제2 색상이 아닌 나머지 색상일 수 있다. 또한, 제1 내지 제3 색상들로 적색, 녹색, 및 청색 대신 마젠타(magenta), 시안(cyan), 및 옐로우(yellow)가 사용될 수도 있다.

도 10은 본 발명의 한 실시예에 따른 화소를 설명하기 위한 도면이다.

도 10을 참조하면, 화소(PXij)는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(Cst), 및 발광 소자(LD)를 포함한다.

이하에서는 P형 트랜지스터로 구성된 회로를 예로 들어 설명한다. 하지만 당업자라면 게이트 단자에 인가되는 전압의 극성을 달리하여, N형 트랜지스터로 구성된 회로를 설계할 수 있을 것이다. 유사하게, 당업자라면 P형 트랜지스터 및 N형 트랜지스터의 조합으로 구성된 회로를 설계할 수 있을 것이다. P형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 음의 방향으로 증가할 때 전류량이 증가하는 트랜지스터를 통칭한다. N형 트랜지스터란 게이트 전극과 소스 전극 간의 전압 차가 양의 방향으로 증가할 때 전류량이 증가하는 트랜지스터를 통칭한다. 트랜지스터는 TFT(thin film transistor), FET(field effect transistor), BJT(bipolar junction transistor) 등 다양한 형태로 구성될 수 있다.

제1 트랜지스터(T1)는 게이트 전극이 제1 노드(N1)에 연결되고, 제1 전극이 제2 노드(N2)에 연결되고, 제2 전극이 제3 노드(N3)에 연결될 수 있다. 제1 트랜지스터(T1)를 구동 트랜지스터로 명명할 수 있다.

제2 트랜지스터(T2)는 게이트 전극이 주사 라인(SLi1)에 연결되고, 제1 전극이 데이터 라인(DLj)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제2 트랜지스터(T2)를 스캔 트랜지스터로 명명할 수 있다.

제3 트랜지스터(T3)는 게이트 전극이 주사 라인(SLi2)에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 제3 노드(N3)에 연결될 수 있다. 제3 트랜지스터(T3)를 다이오드 연결 트랜지스터로 명명할 수 있다.

제4 트랜지스터(T4)는 게이트 전극이 주사 라인(SLi3)에 연결되고, 제1 전극이 제1 노드(N1)에 연결되고, 제2 전극이 초기화 라인(INTL)에 연결될 수 있다. 제4 트랜지스터(T4)는 게이트 초기화 트랜지스터로 명명될 수 있다.

제5 트랜지스터(T5)는 게이트 전극이 i 번째 발광 라인(ELi)에 연결되고, 제1 전극이 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극이 제2 노드(N2)에 연결될 수 있다. 제5 트랜지스터(T5)는 발광 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제5 트랜지스터(T5)의 게이트 전극은 제6 트랜지스터(T6)의 게이트 전극과 연결된 발광 라인과 다른 발광 라인에 연결될 수도 있다.

제6 트랜지스터(T6)는 게이트 전극이 i 번째 발광 라인(ELi)에 연결되고, 제1 전극이 제3 노드(N3)에 연결되고, 제2 전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제6 트랜지스터(T6)는 발광 트랜지스터로 명명될 수 있다. 다른 실시예에서, 제6 트랜지스터(T6)의 게이트 전극은 제5 트랜지스터(T5)의 게이트 전극과 연결된 발광 라인과 다른 발광 라인에 연결될 수도 있다.

제7 트랜지스터(T7)는 게이트 전극이 주사 라인(SLi4)에 연결되고, 제1 전극이 초기화 라인(INTL)에 연결되고, 제2 전극이 발광 소자(LD)의 애노드에 연결될 수 있다. 제7 트랜지스터(T7)는 발광 소자 초기화 트랜지스터로 명명될 수 있다.

스토리지 커패시터(Cst)의 제1 전극은 제1 전원 라인(ELVDDL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다.

발광 소자(LD)는 애노드가 제6 트랜지스터(T6)의 제2 전극에 연결되고, 캐소드가 제2 전원 라인(ELVSSL)에 연결될 수 있다. 발광 소자(LD)는 발광 다이오드일 수 있다. 발광 소자(LD)는 유기 발광 소자(organic light emitting diode), 무기 발광 소자(inorganic light emitting diode), 퀀텀 닷/웰 발광 소자(quantum dot/well light emitting diode) 등으로 구성될 수 있다. 발광 소자(LD)는 제1 색상, 제2 색상, 및 제3 색상 중 어느 하나의 색상으로 발광할 수 있다. 또한, 본 실시예에서는 각 화소에 발광 소자(LD)가 하나만 구비되었으나, 다른 실시예에서 각 화소에 복수의 발광 소자들이 구비될 수도 있다. 이때, 복수의 발광 소자들은 직렬, 병렬, 직병렬 등으로 연결될 수 있다.

제1 전원 라인(ELVDDL)에는 제1 전원 전압이 인가되고, 제2 전원 라인(ELVSSL)에는 제2 전원 전압이 인가되고, 초기화 라인(INTL)에는 초기화 전압이 인가될 수 있다. 예를 들어, 제1 전원 전압은 제2 전원 전압보다 클 수 있다. 예를 들어, 초기화 전압은 제2 전원 전압과 동일하거나 더 클 수 있다. 예를 들어, 초기화 전압은 제공 가능한 데이터 전압들 중 가장 작은 크기의 데이터 전압과 대응할 수 있다. 다른 예에서, 초기화 전압의 크기는 제공 가능한 데이터 전압들의 크기들보다 작을 수 있다.

도 11은 도 10의 화소의 구동 방법을 설명하기 위한 도면이다.

이하에서는 설명의 편의를 위해서 주사 라인들(SLi1, SLi2, SLi4)이 i 번째 주사 라인(SLi)이고, 주사 라인(SLi3)이 i-1 번째 주사 라인(SL(i-1))인 경우를 가정한다. 다만, 주사 라인들(SLi1, SLi2, SLi3, SLi4)은 실시예들에 따라 연결 관계가 다양할 수 있다. 예를 들어, 주사 라인(SLi4)은 i-1 번째 주사 라인이거나, i+1 번째 주사 라인일 수도 있다.

먼저, i 번째 발광 라인(ELi)에는 턴-오프 레벨(로직 하이 레벨)의 발광 신호가 인가되고, 데이터 라인(DLj)에는 i-1 번째 화소에 대한 데이터 전압(DATA(i-1)j)이 인가되고, 주사 라인(SLi3)에는 턴-온 레벨(로직 로우 레벨)의 주사 신호가 인가된다. 로직 레벨의 하이/로우는 트랜지스터가 P형인지 N형인지에 따라서 달라질 수 있다.

이때, 주사 라인들(SLi1, SLi2)에는 턴-오프 레벨의 주사 신호가 인가되므로, 제2 트랜지스터(T2)는 턴-오프 상태이고, i-1 번째 화소에 대한 데이터 전압(DATA(i-1)j)이 화소(PXij)로 인입되는 것이 방지된다.

이때, 제4 트랜지스터(T4)는 턴-온 상태가 되므로, 제1 노드(N1)가 초기화 라인(INTL)과 연결되어, 제1 노드(N1)의 전압이 초기화된다. 발광 라인(ELi)에는 턴-오프 레벨의 발광 신호가 인가되므로, 트랜지스터들(T5, T6)은 턴-오프 상태이고, 초기화 전압 인가 과정에 따른 불필요한 발광 소자(LD)의 발광이 방지된다.

다음으로, 데이터 라인(DLj)에는 i 번째 화소(PXij)에 대한 데이터 전압(DATAij)이 인가되고, 주사 라인들(SLi1, SLi2)에는 턴-온 레벨의 주사 신호가 인가된다. 이에 따라 트랜지스터들(T2, T1, T3)이 도통 상태가 되며, 데이터 라인(DLj)과 제1 노드(N1)가 전기적으로 연결된다. 따라서, 데이터 전압(DATAij)에서 제1 트랜지스터(T1)의 문턱 전압을 감한 보상 전압이 스토리지 커패시터(Cst)의 제2 전극(즉, 제1 노드(N1))에 인가되고, 스토리지 커패시터(Cst)는 제1 전원 전압과 보상 전압의 차이에 해당하는 전압을 유지한다. 이러한 기간을 문턱 전압 보상 기간 또는 데이터 기입 기간이라고 명명할 수 있다.

또한, 주사 라인(SLi4)이 i 번째 주사 라인인 경우, 제7 트랜지스터(T7)는 턴-온 상태이므로, 발광 소자(LD)의 애노드와 초기화 라인(INTL)이 연결되고, 발광 소자(LD)는 초기화 전압과 제2 전원 전압의 전압 차이에 해당하는 전하량으로 초기화된다.

이후, i 번째 발광 라인(ELi)에 턴-온 레벨의 발광 신호가 인가됨에 따라, 트랜지스터들(T5, T6)이 도통될 수 있다. 따라서, 제1 전원 라인(ELVDDL), 제5 트랜지스터(T5), 제1 트랜지스터(T1), 제6 트랜지스터(T6), 발광 소자(LD), 및 제2 전원 라인(ELVSSL)을 연결하는 구동 전류 경로가 형성된다.

스토리지 커패시터(Cst)에 유지된 전압에 따라 제1 트랜지스터(T1)의 제1 전극과 제2 전극에 흐르는 구동 전류량이 조절된다. 발광 소자(LD)는 구동 전류량에 대응하는 휘도로 발광한다. 발광 소자(LD)는 발광 라인(ELi)에 턴-오프 레벨의 발광 신호가 인가되기 전까지 발광한다.

발광 신호가 턴-온 레벨일 때, 해당 발광 신호를 수신하는 화소들은 표시 상태일 수 있다. 따라서, 발광 신호가 턴-온 레벨인 기간을 발광 기간(EP)(또는, 발광 허용 기간)이라고 할 수 있다. 또한, 발광 신호가 턴-오프 레벨일 때, 해당 발광 신호를 수신하는 화소들은 비표시 상태일 수 있다. 따라서, 발광 신호가 턴-오프 레벨인 기간을 비발광 기간(NEP)(또는, 발광 불허용 기간)이라고 할 수 있다.

도 11에서 설명된 비발광 기간(NEP)은, 화소(PXij)가 초기화 기간 및 데이터 기입 기간을 거치는 동안 원하지 않는 휘도로 발광하는 것을 방지하기 위한 것이다.

화소(PXij)에 기입된 데이터가 유지되는 동안(예를 들어, 한 프레임 기간) 한 번 이상의 비발광 기간(NEP)이 추가로 제공될 수 있다. 이는 화소(PXij)의 발광 기간(EP)을 줄임으로써 저계조를 효과적으로 표현하거나, 영상의 모션(motion)을 부드럽게 블러(blur)처리하기 위함일 수 있다.

도 9 내지 11의 표시 장치, 화소, 및 이들의 구동 방법은 전술한 송수신기들(TSCVa, TSCVb, TSCVc)의 하나의 적용예를 설명하기 위한 것으로서, 본 발명은 이러한 실시예에 한정되지 않는다. 예를 들어, 송수신기들(TSCVa, TSCVb, TSCVc)은 표시 장치에 포함된 프로세서(9)와 카메라 장치의 통신에 사용되거나, 프로세서(9)와 터치 센서(또한, 다른 센서들)의 통신에 사용될 수도 있다.

지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

TSCVa: 송수신기
TXDa: 송신기
RXDa: 수신기
TXC: 송신 제어기
ENC1: 제1 인코더
ENC2: 제2 인코더
ABE: 송신 드라이버
DP: 제1 라인
DN: 제2 라인
AFE: 아날로그 프론트 엔드
DEC1: 제1 디코더
DEC2: 제2 디코더
RXC: 수신 제어기

Claims

제1 라인 및 제2 라인으로 연결된 송신기 및 수신기를 포함하고,
상기 송신기는:
제1 데이터를 이용하여 제1 인코디드 데이터를 생성하는 제1 인코더;
제2 데이터를 이용하여 제2 인코디드 데이터를 생성하는 제2 인코더; 및
상기 제1 인코디드 데이터 및 상기 제2 인코디드 데이터의 조합과 대응하는 제1 전압 신호 및 제2 전압 신호를 생성하고, 상기 제1 전압 신호를 상기 제1 라인에 인가하고, 상기 제2 전압 신호를 상기 제2 라인에 인가하는, 송신 드라이버를 포함하고,
상기 제2 인코더가 상기 제2 데이터와 동일한 상기 제2 인코디드 데이터를 생성하는 제1 기간 동안, 상기 제1 인코더는 상기 제1 데이터와 다른 상기 제1 인코디드 데이터를 생성하고,
상기 제1 인코더가 상기 제1 데이터와 동일한 상기 제1 인코디드 데이터를 생성하는 제2 기간 동안, 상기 제2 인코더는 상기 제2 데이터와 다른 상기 제2 인코디드 데이터를 생성하고,
상기 제1 기간 및 상기 제2 기간은 서로 교번하도록 시간적으로 배치된,
송수신기.
제1 항에 있어서,
상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이의 간격은 상기 제2 기간의 종료 시점과 상기 제1 기간의 시작 시점 사이의 간격보다 큰,
송수신기.
제2 항에 있어서,
상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이의 간격은 하나의 단위 패킷의 전송 시간과 동일한,
송수신기.
제3 항에 있어서,
상기 단위 패킷을 구성하는 비트들의 개수가 n일 때, 상기 제1 기간을 구성하는 단위 패킷들의 개수는 (2^(n-1))-1인,
송수신기.
제4 항에 있어서,
상기 제1 기간의 길이와 상기 제2 기간의 길이는 동일한,
송수신기.
제1 항에 있어서,
상기 제1 인코더는 상기 제1 데이터의 제1 데이터 패킷들과 다른 제1 촉매(catalyst) 패킷을 생성하고, 상기 제1 촉매 패킷을 이용하여 상기 제1 데이터 패킷들을 제1 변환 패킷들로 인코딩하고, 상기 제1 기간 동안 상기 제1 촉매 패킷 및 상기 제1 변환 패킷들을 상기 제1 인코디드 데이터로서 출력하는,
송수신기.
제6 항에 있어서,
상기 제1 인코더는 상기 제1 촉매 패킷과 상기 제1 데이터 패킷들을 XOR(Exclusive OR) 연산함으로써 상기 제1 변환 패킷들을 생성하는,
송수신기.
제6 항에 있어서,
상기 제2 인코더는 상기 제2 데이터의 제2 데이터 패킷들과 다른 제2 촉매 패킷을 생성하고, 상기 제2 촉매 패킷을 이용하여 상기 제2 데이터 패킷들을 제2 변환 패킷들로 인코딩하고, 상기 제2 기간 동안 상기 제2 변환 패킷들을 상기 제2 인코디드 데이터로서 출력하는,
송수신기.
제8 항에 있어서,
상기 제2 인코더는 상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이에 상기 제2 촉매 패킷을 출력하는,
송수신기.
제1 항에 있어서,
상기 수신기는:
상기 제1 전압 신호 및 상기 제2 전압 신호를 수신하고, 상기 제1 전압 신호 및 상기 제2 전압 신호의 조합과 대응하는 제1 수신 데이터 및 제2 수신 데이터를 생성하는 아날로그 프론트 엔드;
상기 제1 수신 데이터를 이용하여 제1 디코디드 데이터를 생성하는 제1 디코더; 및
상기 제2 수신 데이터를 이용하여 제2 디코디드 데이터를 생성하는 제2 디코더를 포함하는,
송수신기.
제10 항에 있어서,
상기 제1 수신 데이터는 상기 제1 인코디드 데이터와 동일한 패킷들을 포함하고,
상기 제2 수신 데이터는 상기 제2 인코디드 데이터와 동일한 패킷들을 포함하고,
상기 제1 디코디드 데이터는 상기 제1 데이터와 동일한 패킷들을 포함하고,
상기 제2 디코디드 데이터는 상기 제2 데이터와 동일한 패킷들을 포함하는,
송수신기.
제11 항에 있어서,
상기 제1 디코더는 상기 제1 수신 데이터 중 상기 제1 촉매 패킷을 이용하여 상기 제1 변환 패킷들을 상기 제1 데이터 패킷들로 디코딩하고,
상기 제2 디코더는 상기 제2 수신 데이터 중 상기 제2 촉매 패킷을 이용하여 상기 제2 변환 패킷들을 상기 제2 데이터 패킷들로 디코딩하는,
송수신기.
제12 항에 있어서,
상기 제1 디코더는 상기 제1 촉매 패킷과 상기 제1 변환 패킷들을 XOR 연산함으로써 상기 제1 데이터 패킷들을 생성하고,
상기 제2 디코더는 상기 제2 촉매 패킷과 상기 제2 변환 패킷들을 XOR 연산함으로써 상기 제2 데이터 패킷들을 생성하는,
송수신기.
제1 라인 및 제2 라인으로 연결된 송신기 및 수신기를 포함하는 송수신기의 구동 방법으로서,
상기 송신기의 제1 인코더가 제1 데이터를 이용하여 제1 인코디드 데이터를 생성하는 단계;
상기 송신기의 제2 인코더가 제2 데이터를 이용하여 제2 인코디드 데이터를 생성하는 단계; 및
상기 송신기의 송신 드라이버가 상기 제1 인코디드 데이터 및 상기 제2 인코디드 데이터의 조합과 대응하는 제1 전압 신호 및 제2 전압 신호를 생성하고, 상기 제1 전압 신호를 상기 제1 라인에 인가하고, 상기 제2 전압 신호를 상기 제2 라인에 인가하는 단계를 포함하고,
상기 제2 인코더가 상기 제2 데이터와 동일한 상기 제2 인코디드 데이터를 생성하는 제1 기간 동안, 상기 제1 인코더는 상기 제1 데이터와 다른 상기 제1 인코디드 데이터를 생성하고,
상기 제1 인코더가 상기 제1 데이터와 동일한 상기 제1 인코디드 데이터를 생성하는 제2 기간 동안, 상기 제2 인코더는 상기 제2 데이터와 다른 상기 제2 인코디드 데이터를 생성하고,
상기 제1 기간 및 상기 제2 기간은 서로 교번하도록 시간적으로 배치된,
송수신기의 구동 방법.
제14 항에 있어서,
상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이의 간격은 상기 제2 기간의 종료 시점과 상기 제1 기간의 시작 시점 사이의 간격보다 큰,
송수신기의 구동 방법.
제15 항에 있어서,
상기 제1 기간의 종료 시점과 상기 제2 기간의 시작 시점 사이의 간격은 하나의 단위 패킷의 전송 시간과 동일한,
송수신기의 구동 방법.
제16 항에 있어서,
상기 단위 패킷을 구성하는 비트들의 개수가 n일 때, 상기 제1 기간을 구성하는 단위 패킷들의 개수는 (2^(n-1))-1인,
송수신기의 구동 방법.
제17 항에 있어서,
상기 제1 기간의 길이와 상기 제2 기간의 길이는 동일한,
송수신기의 구동 방법.
제14 항에 있어서,
상기 제1 인코더는 상기 제1 데이터의 제1 데이터 패킷들과 다른 제1 촉매 패킷을 생성하고, 상기 제1 촉매 패킷을 이용하여 상기 제1 데이터 패킷들을 제1 변환 패킷들로 인코딩하고, 상기 제1 기간 동안 상기 제1 촉매 패킷 및 상기 제1 변환 패킷들을 상기 제1 인코디드 데이터로서 출력하는,
송수신기의 구동 방법.
제19 항에 있어서,
상기 제1 인코더는 상기 제1 촉매 패킷과 상기 제1 데이터 패킷들을 XOR 연산함으로써 상기 제1 변환 패킷들을 생성하는,
송수신기의 구동 방법.