JP5545146B2 - シリアル通信システム - Google Patents
シリアル通信システム Download PDFInfo
- Publication number
- JP5545146B2 JP5545146B2 JP2010206701A JP2010206701A JP5545146B2 JP 5545146 B2 JP5545146 B2 JP 5545146B2 JP 2010206701 A JP2010206701 A JP 2010206701A JP 2010206701 A JP2010206701 A JP 2010206701A JP 5545146 B2 JP5545146 B2 JP 5545146B2
- Authority
- JP
- Japan
- Prior art keywords
- serial communication
- skipos
- reception
- transmission
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Description
(1)通常状態において、SKIPOS80の送信間隔は、1180シンボル期間から1538シンボル期間までの間である。
(2)通常状態において、受信側は、SKIPOS80の平均間隔が1180シンボル期間から1538シンボル期間までの間の場合は、これを受信して処理できなければならない。
(3)受信側は、SKIPOS80が連続する場合にも、これを受信して処理できなければならない。
(4)受信側は、そのデバイスで規定されている最大のペイロードサイズMax_Payload_Sizeが伝送された場合にも、受信して処理できなければならない。SKIPOS80の最大の間隔N(キャラクタ)は、N=1538+(Max_Payload_Size+26)である。例えば、最大のペイロードサイズMax_Payload_Sizeが4096の場合、N=1538+4096+26=5660である。
周波数差調整データパケットをデータパケットに所定の送信間隔で挿入し、所定の第1のクロックに従って送信する送信手段と、上記送信手段を制御する第1の制御手段とを備えた第1のシリアル通信装置と、
所定の通信規格に準拠する伝送路を介して上記データパケットを受信し、所定の第2のクロックに従って処理するときに、上記第1のクロックと上記第2のクロックとの周波数差を吸収するように上記周波数差調整データパケットのデータ長を調整する受信手段と、上記受信手段を制御する第2の制御手段とを備えた第2のシリアル通信装置とを備えたシリアル通信システムにおいて、
上記第2の制御手段は、上記周波数差調整データパケットの正常受信時の受信間隔を検出して上記第1の制御手段に送信し、
上記第1の制御手段は、上記送信された周波数差調整データパケットの正常受信時の受信間隔に基づいて、上記第2のシリアル通信装置が上記データパケットを正常に受信できるように、上記送信間隔を変更することを特徴とする。
上記周波数差調整データパケットは、所定の周波数差調整用キャラクタを含み、
上記受信手段は、上記周波数差調整データパケットを受信して格納し、当該周波数差調整データパケットから上記周波数差調整用キャラクタを削除し、又は上記周波数差調整データパケットに上記周波数差調整用キャラクタを挿入して出力することにより上記周波数差調整データパケットのデータ長を調整するエラスティックバッファを備え、上記エラスティックバッファがオーバーフローしているか、若しくはアンダーフローしているかの受信監視情報を出力し、
上記第2の制御手段は、上記出力された受信監視情報を受信して記憶手段に格納し、上記格納された受信監視情報を読み出して上記第1の制御手段に送信し、
上記第1の制御手段は、上記第2の制御手段から送信された受信監視情報に基づいて、上記エラスティックバッファがオーバーフローしているときは上記送信間隔を短くする一方、上記エラスティックバッファがアンダーフローしているときは上記送信間隔を長くすることを特徴とする。
上記第1の制御手段は、上記通信規格によって規定された送信間隔の範囲内で、上記送信間隔を変更することを特徴とする。
上記第1の制御手段は、上記通信規格によって規定された送信間隔の範囲外で、上記送信間隔を変更することを特徴とする。
上記受信監視情報は、上記送信手段からのデータパケットを異常受信しているときのエラー検出情報を含み、
上記第1の制御手段は、上記エラー検出情報に基づいて、上記送信間隔を短くすることを特徴とする。
上記第2の制御手段は、初期化シーケンス時、定期的な所定のタイミング、及び上記第1及び第2のシリアル通信装置間で通信中にエラーが発生したときに、上記受信手段から出力された受信監視情報を受信して記憶手段に格納することを特徴とする。
上記第2の制御手段は、スペクトラム拡散クロックの変調周波数に対応する周期で、又は、上記第1及び第2のシリアル通信装置間のシリアル転送速度に対応する周期で、上記受信手段から出力された受信監視情報を受信して記憶手段に格納することを特徴とする。
上記第1のシリアル通信装置は、上記第2のシリアル通信装置から受信した2つの上記周波数差調整データパケットを含むループバックパケットを折り返して上記第2のシリアル通信装置に返信するためのループバック回路を備え、
上記第2の制御手段は、上記ループバックパケットの2つの周波数差調整データパケット間の間隔を複数通りに変更して、上記ループバックパケットを上記第1のシリアル通信装置のループバック回路に送信して、当該ループバック回路からのループバックパケットを受信し、上記受信手段から出力された受信監視情報を受信して記憶手段に格納することを特徴とする。
上記第2の制御手段は、
上記第1及び第2のシリアル通信装置間で通信可能でありかつ第1及び第2のシリアル通信装置間でデータ転送が行われているときに、上記データ転送を行わないように制御し、
上記第1及び第2のシリアル通信装置間で通信可能であるときの初期化シーケンスの実行時、及び上記第1及び第2のシリアル通信装置間で通信可能でありかつ第1及び第2のシリアル通信装置間でデータ転送が行われていないときに、上記ループバックパケットを送信することを特徴とする。
上記第1の制御手段は、上記第2のシリアル通信装置の記憶手段に格納されている受信監視情報を読み出して送信するように、上記第2のシリアル通信装置の第2の制御手段に対して要求するリードデータパケットを上記第2のシリアル通信装置の第2の制御手段に送信し、
上記第2の制御手段は、上記リードデータパケットに応答して、上記記憶手段に格納されている受信監視情報を読み出して上記第1の制御手段に送信することを特徴とする。
(1)SKIPOS送信間隔のエラーをデータパケットを用いて通知可能であるときは、当該データパケットを用いて受信監視情報をルートコンプレックスデバイス1に送信する。
(2)SKIPOS送信間隔のエラーを、データパケットを用いて通知可能できないときは、受信監視情報をレジスタ52に格納する。これにより、ルートコンプレックスデバイス1が、ソフトウエアによりレジスタ52から受信監視情報を読み出すことができる。
なお、通信中に対向デバイス1又は2から送られてくるSKIPOS80の平均の送信間隔が変わることにより、通知することができる回路構成を備えてもよい。また、温度センサを用いてエラー状態を検出する回路構成を備えてもよい。具体的には、温度センサを使用する場合は、データ転送時にエラーが発生しなかったときの温度の上限値を予めレジスタ12及び52に格納しておき、温度センサによって検出された温度がレジスタ12又は52に格納された値よりも高いときに、SKIPOS送信間隔を変更するように構成してもよい。
2…エンドポイントデバイス、
3…リンク伝送路、
10…リンクコントローラ、
11…SKIPOS送信制御部、
12…レジスタ、
13…SKIPOS受信制御部、
20…PHY回路、
21…送信部、
22…PLL回路、
23…受信部、
24−1〜24−N…受信回路、
25…PLL回路、
26…バイト・アンストライピング、
30…PIPE伝送路、
40…アプリケーション層回路、
50…リンクコントローラ、
51…SKIPOS送信制御部、
52…レジスタ、
53…SKIPOS受信制御部、
60…PHY回路、
61…送信部、
62…PLL回路、
63…受信部、
64−1〜64−N…受信回路、
65…PLL回路、
66…バイト・アンストライピング、
70…PIPE伝送路、
80…SKIPオーダード・セット。
Claims (10)
- 周波数差調整データパケットをデータパケットに所定の送信間隔で挿入し、所定の第1のクロックに従って送信する送信手段と、上記送信手段を制御する第1の制御手段とを備えた第1のシリアル通信装置と、
所定の通信規格に準拠する伝送路を介して上記データパケットを受信し、所定の第2のクロックに従って処理するときに、上記第1のクロックと上記第2のクロックとの周波数差を吸収するように上記周波数差調整データパケットのデータ長を調整する受信手段と、上記受信手段を制御する第2の制御手段とを備えた第2のシリアル通信装置とを備えたシリアル通信システムにおいて、
上記第2の制御手段は、上記周波数差調整データパケットの正常受信時の受信間隔を検出して上記第1の制御手段に送信し、
上記第1の制御手段は、上記送信された周波数差調整データパケットの正常受信時の受信間隔に基づいて、上記第2のシリアル通信装置が上記データパケットを正常に受信できるように、上記送信間隔を変更することを特徴とするシリアル通信システム。 - 上記周波数差調整データパケットは、所定の周波数差調整用キャラクタを含み、
上記受信手段は、上記周波数差調整データパケットを受信して格納し、当該周波数差調整データパケットから上記周波数差調整用キャラクタを削除し、又は上記周波数差調整データパケットに上記周波数差調整用キャラクタを挿入して出力することにより上記周波数差調整データパケットのデータ長を調整するエラスティックバッファを備え、上記エラスティックバッファがオーバーフローしているか、若しくはアンダーフローしているかの受信監視情報を出力し、
上記第2の制御手段は、上記出力された受信監視情報を受信して記憶手段に格納し、上記格納された受信監視情報を読み出して上記第1の制御手段に送信し、
上記第1の制御手段は、上記第2の制御手段から送信された受信監視情報に基づいて、上記エラスティックバッファがオーバーフローしているときは上記送信間隔を短くする一方、上記エラスティックバッファがアンダーフローしているときは上記送信間隔を長くすることを特徴とする請求項1記載のシリアル通信システム。 - 上記第1の制御手段は、上記通信規格によって規定された送信間隔の範囲内で、上記送信間隔を変更することを特徴とする請求項1又は2記載のシリアル通信システム。
- 上記第1の制御手段は、上記通信規格によって規定された送信間隔の範囲外で、上記送信間隔を変更することを特徴とする請求項1又は2記載のシリアル通信システム。
- 上記受信監視情報は、上記送信手段からのデータパケットを異常受信しているときのエラー検出情報を含み、
上記第1の制御手段は、上記エラー検出情報に基づいて、上記送信間隔を短くすることを特徴とする請求項1乃至4のうちのいずれか1つに記載のシリアル通信システム。 - 上記第2の制御手段は、初期化シーケンス時、定期的な所定のタイミング、及び上記第1及び第2のシリアル通信装置間で通信中にエラーが発生したときに、上記受信手段から出力された受信監視情報を受信して記憶手段に格納することを特徴とする請求項1乃至5のうちのいずれか1つに記載のシリアル通信システム。
- 上記第2の制御手段は、スペクトラム拡散クロックの変調周波数に対応する周期で、又は、上記第1及び第2のシリアル通信装置間のシリアル転送速度に対応する周期で、上記受信手段から出力された受信監視情報を受信して記憶手段に格納することを特徴とする請求項1乃至6のうちのいずれか1つに記載のシリアル通信システム。
- 上記第1のシリアル通信装置は、上記第2のシリアル通信装置から受信した2つの上記周波数差調整データパケットを含むループバックパケットを折り返して上記第2のシリアル通信装置に返信するためのループバック回路を備え、
上記第2の制御手段は、上記ループバックパケットの2つの周波数差調整データパケット間の間隔を複数通りに変更して、上記ループバックパケットを上記第1のシリアル通信装置のループバック回路に送信して、当該ループバック回路からのループバックパケットを受信し、上記受信手段から出力された受信監視情報を受信して記憶手段に格納することを特徴とする請求項1乃至7のうちのいずれか1つに記載のシリアル通信システム。 - 上記第2の制御手段は、
上記第1及び第2のシリアル通信装置間で通信可能でありかつ第1及び第2のシリアル通信装置間でデータ転送が行われているときに、上記データ転送を行わないように制御し、
上記第1及び第2のシリアル通信装置間で通信可能であるときの初期化シーケンスの実行時、及び上記第1及び第2のシリアル通信装置間で通信可能でありかつ第1及び第2のシリアル通信装置間でデータ転送が行われていないときに、上記ループバックパケットを送信することを特徴とする請求項8記載のシリアル通信システム。 - 上記第1の制御手段は、上記第2のシリアル通信装置の記憶手段に格納されている受信監視情報を読み出して送信するように、上記第2のシリアル通信装置の第2の制御手段に対して要求するリードデータパケットを上記第2のシリアル通信装置の第2の制御手段に送信し、
上記第2の制御手段は、上記リードデータパケットに応答して、上記記憶手段に格納されている受信監視情報を読み出して上記第1の制御手段に送信することを特徴とする請求項2乃至9のうちのいずれか1つに記載のシリアル通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206701A JP5545146B2 (ja) | 2010-09-15 | 2010-09-15 | シリアル通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206701A JP5545146B2 (ja) | 2010-09-15 | 2010-09-15 | シリアル通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012063913A JP2012063913A (ja) | 2012-03-29 |
JP5545146B2 true JP5545146B2 (ja) | 2014-07-09 |
Family
ID=46059578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206701A Expired - Fee Related JP5545146B2 (ja) | 2010-09-15 | 2010-09-15 | シリアル通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5545146B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6339331B2 (ja) * | 2013-08-21 | 2018-06-06 | Necプラットフォームズ株式会社 | インタフェースを制御する情報処理装置及びインタフェース制御方法 |
JP6289147B2 (ja) * | 2014-02-14 | 2018-03-07 | 三菱電機株式会社 | データ伝送装置、データ伝送システム、キャリブレーション方法及びプログラム |
US11349626B1 (en) * | 2019-07-08 | 2022-05-31 | Astera Labs, Inc. | Retimer with path-coordinated flow-rate compensation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW595164B (en) * | 2003-01-27 | 2004-06-21 | Admtek Inc | Bandwidth control method for bridge |
JP4407910B2 (ja) * | 2004-03-16 | 2010-02-03 | 川崎マイクロエレクトロニクス株式会社 | データ受信装置 |
JP4643359B2 (ja) * | 2005-05-17 | 2011-03-02 | 株式会社東芝 | 受信装置 |
JP2009037474A (ja) * | 2007-08-02 | 2009-02-19 | Seiko Epson Corp | データ転送制御装置及び電子機器 |
JP2009188508A (ja) * | 2008-02-04 | 2009-08-20 | Toshiba Corp | データ送受信装置 |
-
2010
- 2010-09-15 JP JP2010206701A patent/JP5545146B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012063913A (ja) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101419292B1 (ko) | 2개의 기준 클럭을 구비한 리드라이버 및 그의 동작 방법 | |
EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
JP5879545B2 (ja) | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 | |
US7093172B2 (en) | System and method for determining on-chip bit error rate (BER) in a communication system | |
US8762760B2 (en) | Method and apparatus for adaptive power control in a multi-lane communication channel | |
US8838822B2 (en) | Media converter and a system for mutually converting a packet-based data stream into a serial data stream | |
US6757348B1 (en) | High-speed coordinated multi-channel elastic buffer | |
US8548011B2 (en) | Dynamic host clock compensation | |
US9992125B2 (en) | Single-lane, twenty-five gigabit ethernet | |
GB2482303A (en) | Modifying read patterns for a FIFO between clock domains | |
US8879612B2 (en) | Transmission characteristic adjustment device, transmission device and method for adjusting transmission characteristic | |
CN108694148B (zh) | 用于通用串行总线(usb)通信的方法和设备 | |
US11805042B2 (en) | Technologies for timestamping with error correction | |
JP5545146B2 (ja) | シリアル通信システム | |
KR102518285B1 (ko) | PCIe 인터페이스 및 인터페이스 시스템 | |
WO2015131521A1 (zh) | 以太网sfp电模块及实现同步以太网的方法 | |
US9141459B2 (en) | Precursor adaptation algorithm for asynchronously clocked SERDES | |
US11818238B2 (en) | Low overhead high bandwidth data transfer protocol | |
CN102111329A (zh) | 基于嵌入式高速收发器的校准逻辑系统 | |
RU2700560C1 (ru) | Устройство коммуникационного интерфейса gigaspacewire | |
US20240118983A1 (en) | Method for facilitating testing for an interconnection protocol, a controller, and an electronic device | |
JP5742461B2 (ja) | 信号伝送装置 | |
Devices | Transceiver Protocol Configurations in | |
FIFO | Transmitter Standard PCS Datapath | |
Aria et al. | Document Revision History |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140428 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5545146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |