CN111290987B - 一种超高速spi接口实现装置及方法 - Google Patents

一种超高速spi接口实现装置及方法 Download PDF

Info

Publication number
CN111290987B
CN111290987B CN202010141877.8A CN202010141877A CN111290987B CN 111290987 B CN111290987 B CN 111290987B CN 202010141877 A CN202010141877 A CN 202010141877A CN 111290987 B CN111290987 B CN 111290987B
Authority
CN
China
Prior art keywords
spi
sampling
reference clock
phase
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010141877.8A
Other languages
English (en)
Other versions
CN111290987A (zh
Inventor
肖哲靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingli Electronic Technology Co Ltd
Original Assignee
Wuhan Jingce Electronic Group Co Ltd
Wuhan Jingli Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Jingce Electronic Group Co Ltd, Wuhan Jingli Electronic Technology Co Ltd filed Critical Wuhan Jingce Electronic Group Co Ltd
Priority to CN202010141877.8A priority Critical patent/CN111290987B/zh
Publication of CN111290987A publication Critical patent/CN111290987A/zh
Application granted granted Critical
Publication of CN111290987B publication Critical patent/CN111290987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop

Abstract

本发明提出了一种超高速SPI接口实现装置及方法。本发明装置应用于主设备，包括时钟设置模块、延迟采样时间设置模块、采样模块。本发明方法为主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并设置第一采样时钟及配置多个延迟采样时间值；主设备向从设备发送数据后确定对应的开始采样时机，并利用第一采样时钟进行数据锁存以获得采样数据，遍历多个延迟采样时间值，判断零相位时通过多个延迟采样时间是否可以正确获得采样数据；若无法正确采样则调整第一SPI接收参考基准时钟的相位，并再次利用多个延迟采样时间进行采样，重复执行上述步骤直至正确获得采样数据。本发明提升了SPI协议的工作速率和可靠性。

Description

一种超高速SPI接口实现装置及方法
技术领域
本发明属于高速数字接口技术领域，尤其涉及一种超高速SPI接口实现装置及方法。
背景技术
SPI是串行外设接口(Serial Peripheral Interface)的缩写，是一种全双工，同步的通信总线，其标准协议只占用四根线，不仅节约了芯片的管脚，同时在PCB的布局上节省空间，正是出于这种简单易用的特性，越来越多的芯片集成了这种通信协议。SPI协议并没有规定其工作速率，大部分使用者在使用SPI接口时速率不会超过2M。另一方面，SPI接口大多数都用在单块PCB上不同芯片之间的通信，芯片和芯片之间信号的延时非常小，可以忽略不计，低速率加上几乎为0的信号延时使得SPI的数据接收方采样的余量很大，软硬件设计都非常简单。
然而，由于市场的需要，需要设计一种超高速SPI接口，其速率需要达到50M甚至更高，应用场景不仅仅是单PCB上的芯片到芯片，还涉及相隔一段距离的两个设备之间的通信，采用电缆的方式连接，其信号延时不可忽略。如果信号从SPI Master到SPI Slave的延时是T1，从SPI Slave到SPI Master的延时是T2，那么对于一次SPI读数据操作，数据回到SPI Master的时间会比原来推迟T1+T2。一旦设备之间的电缆长度发生变化，T1+T2就会相应发生变化。由于T1+T2的不确定性，SPI Master作为数据接收方，在对MISO数据进行采样时其准确性面临着较大的挑战，需要有专门的技术方案来保证采样的准确性。本发明中的方法能够解决高速高信号延时情况下的数据采样问题，使得SPI接口可以稳定工作在50M或者更高的速率下。
发明内容
为了解决上述技术问题，本发明提出了一种超高速SPI接口实现装置及方法。
本发明方法的技术方案为一种超高速SPI接口实现方法，包括以下步骤：
步骤1：主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并根据所述第一SPI接收参考基准时钟设置第一采样时钟及配置多个延迟采样时间值；
步骤2：根据配置的延迟采样时间值进行采样，若遍历所述多个延迟采样时间值仍无法正确采样，则通过锁相环模块调整所述第一SPI接收参考基准时钟的相位；
步骤3，重复执行步骤2直至微处理器判断可以准确采样SPI输入端口的数据。
作为优选，所述第一SPI接收参考基准时钟与所述SPI发送参考基准时钟同频同相；所述设置采样时钟为将第一SPI接收参考基准时钟按照比例进行分频得到第一采样时钟。
作为优选，所述配置延迟采样时间值为：根据所述第一SPI接收参考基准时钟，直接以时间值作为延迟采样时间值。
作为优选，所述配置延迟采样时间值为：根据所述第一SPI接收参考基准时钟，利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值。
作为优选，所述利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值为：phase_x＝m，且m∈[0,2K-1],m为整数，K为正整数；phase_x为配置的延迟采样时间值；则所述根据所述第一SPI接收参考基准时钟及配置的延迟采样时间值确定开始采样时机为：根据所述第一SPI接收参考基准时钟进行周期计数，当周期的计数值达到配置的延迟采样时间值时，开始对SPI输入端口的数据按照第一采样时钟进行锁存。
作为优选，判断是否可以正确采样SPI输入端口的数据具体为：将存储的从设备ID数据与SPI输入端口采样的数据相比较，二者一致则判断可以正确采样，否则为不能正确采样。
作为优选，所述通过锁相环模块调整所述第一SPI接收参考基准时钟的相位为：
通过调整锁相环模块，使得调整后的所述第一SPI接收参考基准时钟的相位相对于调整前的所述第一SPI接收参考基准时钟发生相位偏移。
本发明装置的技术方案还包括一种超高速SPI接口实现装置，包括：
时钟设置模块，所述时钟设置模块包括本地时钟模块及锁相环模块，主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并根据SPI接收参考基准时钟设置第一采样时钟；
延迟采样时间设置模块，所述延迟采样时间设置模块包括配置多个延迟采样时间值；
采样模块，根据配置的延迟采样时间值进行采样，若遍历所述多个延迟采样时间值仍无法正确采样，则使用锁相环调整模块调整所述第一SPI接收参考基准时钟的相位。
作为优选，所述配置多个延迟采样时间值为：
根据所述第一SPI接收参考基准时钟，利用利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值。
一种计算机可读介质，其存储电子设备执行的计算机程序，当所述计算机程序在电子设备上运行时，使得所述电子设备执行一种超高速SPI接口实现方法。
本发明优点在于：
本发明以第一SPI接收参考基准时钟为基准，通过配置多个延迟采样时间值，可以解决任意延时情况，而不限于一个SPI CLK。
本发明通过配置多个延迟采样时间值结合锁相环调整相位，可以在利用锁相环进行调相位的基础上，再结合延迟采样时间值延迟采样，即先调相，再调延迟采样时间，从而可以准确地测试延迟时间从而获得正确的采样数据。
本发明主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟，通过在第一SPI接收参考基准时钟的基础上进行调相或者延迟采样时间，从而使得相位调整对SPI Slave器件无感知，不会影响从器件的工作。
附图说明
图1：超高速SPI接口实现整体框图。
图2：零相位延时采样时序图。
图3：相位调整时延时采样时序图。
具体实施方式
下面将结合附图，对本发明实施例中的实现步骤进行清楚、完整的描述。此处所描述的具体实施例仅用于解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互结合。
下面结合图1至图3介绍本发明的具体实施方式。
实施例一
如图1所示，本发明包括一种超高速SPI接口实现方法，包括以下步骤：
步骤1：主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并根据所述第一SPI接收参考基准时钟设置第一采样时钟及配置多个延迟采样时间值；
可选地，如图2所示，主设备根据本地时钟模块配置锁相环模块，分别产生SPI发送参考基准时钟以及SPI接收参考基准时钟，例如，可以选取SPI发送参考基准时钟为：ref_clk_mosi＝200MHz，SPI接收参考基准时钟为：ref_clk_miso＝200MHz。所述的SPI发送参考基准时钟以及SPI接收参考基准时钟在系统初始化时同频同相。
可选地，根据SPI接收参考基准时钟设置采样时钟为：根据用户设置的SPI工作速率，将SPI接收参考基准时钟按照比例进行分频得到第一采样时钟，即：spi_clk_speed＝ref_clk_miso/N，例如，如图2所示，分频比例N＝4,则spi_clk_speed＝ref_miso_clk/N＝200MHz/4＝50MHz。
在配置延迟采样时间值时，可以利用寄存器进行配置。例如，设置phase_x＝m为延迟采样时间值。该延迟采样时间值用于补偿设备间数据传输的延迟，即主设备在发送完数据后延迟该时间值再进行数据采样，从而保证采样数据的准确性。由于设备间数据延迟存在不确定性，因此，此处配置的延迟采样时间值具有多个。
步骤2：根据配置的延迟采样时间值进行采样，若遍历所述多个延迟采样时间值仍无法正确采样，则通过锁相环模块调整所述第一SPI接收参考基准时钟的相位。
当主设备向从设备发送完数据后，根据每个延迟采样时间值均确定对应的一个采样时机，如延迟采样时间值分别为10ns,20ns,30ns……100ns,即有10个延迟采样时间值，则会确定10个对应的采样时机，该时间值是依据第一SPI接收参考基准时钟进行计算的。对确定的每个采样时机，当时间值到达时，就利用采样时钟进行数据锁存。遍历所有的延迟采样时间值，判断是否获得正确的采样数据，从而获取正确的延迟时间。在判断采样数据是否正确时，可以边采样边判断，获得正确的采样值之后就停止遍历，也可以遍历所有的延迟采样时间值获得所有的采样数据后再进行判断。
可选地，所述第一SPI接收参考基准时钟与所述SPI发送参考基准时钟同频同相；所述设置采样时钟为将SPI接收参考基准时钟按照比例进行分频得到第一采样时钟。
例如，SPI发送参考基准时钟为：ref_clk_mosi＝200MHz，SPI接收参考基准时钟为：ref_clk_miso＝200MHz，且两个时钟同相位。
可选地，所述配置延迟采样时间值为：根据所述第一SPI接收参考基准时钟，直接以时间值作为延迟采样时间值。例如，软件直接配置延时的时间值，比如配置延时500ns，那数字逻辑必须先换算成要延时的计数值，即当SPI接收参考基准时钟为：ref_clk_miso＝200MHz，计数值为100，做计数0-99，则对应着500ns。
可选地，所述配置延迟采样时间值为：根据所述第一SPI接收参考基准时钟，利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值。例如，利用计数器根据第一SPI接收参考基准时钟配置延迟采样时间值具体为：phase_x＝m，且m∈[0,2K-1],m为整数；其中，phase_x为利用计数器配置的延迟采样时间值。可以取配置的延迟采样时间值的赋值的字节数k＝8,则m∈[0,255]。例如当phase_x＝5，则代表进行数据锁存时，在第一SPI接收参考基准时钟的基础上向后延迟5个时钟进行锁存，即当计数器值达到配置的延迟采样时间值5时，开始对SPI输入端口的数据按照采样时钟进行锁存。由于第一SPI接收参考基准时钟为200MHz，则周期为1/200MHZ＝5ns，即延后5*5ns＝25ns进行数据锁存。初始时，无相位偏差，直接根据采样时钟对SPI输入端口的数据进行数据锁存，然后判断采样得到的数据是否正确，若正确，则结束数据采样，若不正确，则令phase_x＝1，即以SPI接收参考基准时钟为依据延迟1个时钟后根据采样时钟进行数据采样，再次判断采样得到的数据是否正确，如此循环遍历所有相位值，直至判断获得正确的采样数据。
可选地，判断是否可以正确采样SPI输入端口的数据具体为：将存储的从设备ID数据与SPI输入端口采样的数据相比较，二者一致则判断可以正确采样，否则为不能正确采样，进一步通过锁相环模块调整所述第一SPI接收参考基准时钟的相位。
具体如图3所示，所述通过锁相环模块调整所述第一SPI接收参考基准时钟的相位为：
重新配置第一SPI接收参考基准时钟ref clk_miso_shift；
ref clk_miso_shift相对于配置前第一SPI接收参考基准时钟发生相位偏移；然后利用配置后SPI接收参考基准时钟ref clk_miso_shift与配置的相位值再次进行对SPI输入端口的数据进行数据锁存，直至获取到正确的采样数据。
实施例二
本发明还包括一种超高速SPI接口实现装置，包括：
时钟设置模块，所述时钟设置模块包括本地时钟模块及锁相环模块，主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并根据SPI接收参考基准时钟设置第一采样时钟；
延迟采样时间设置模块，所述延迟采样时间设置模块包括配置多个延迟采样时间值；
采样模块，主设备向从设备发送完数据后，根据所述第一SPI接收参考基准时钟及配置的每个延迟采样时间值确定对应的开始采样时机，并根据确定的所述开始采样时机利用第一采样时钟对SPI输入端口的数据进行数据锁存从而获得采样数据，若遍历所述多个延迟采样时间值仍无法正确采样，则使用锁相环调整所述第一SPI接收参考基准时钟的相位。
优选地，所述时钟设置模块中，所述第一SPI接收参考基准时钟与所述SPI发送参考基准时钟同频同相；所述设置采样时钟为将SPI接收参考基准时钟按照比例进行分频得到采样时钟。
优选地，所述延迟采样时间设置模块中，所述配置多个延迟采样时间值为：根据所述第一SPI接收参考基准时钟，利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值。所述利用计数器配置延迟采样时间值为：phase_x＝m，且m∈[0,2K-1],m为整数，K为正整数；phase_x为配置的延迟采样时间值。
本发明还提供了一种计算机可读介质，其存储有可由电子设备执行的计算机程序，当所述计算机程序在电子设备上运行时，使得所述电子设备执行实施例一中一种实现超高速SPI接口的方法的步骤。计算机可读介质的类型包括但不限于SD卡、U盘、固定硬盘、移动硬盘等存储介质。
应当理解的是，上述针对较佳实施例的描述较为详细，并不能因此而认为是对本发明专利保护范围的限制，本领域的普通技术人员在本发明的启示下，在不脱离本发明权利要求所保护的范围情况下，还可以做出替换或变形，均落入本发明的保护范围之内，本发明的请求保护范围应以所附权利要求为准。

Claims (10)

1.一种超高速SPI接口实现方法，其特征在于，包括以下步骤：
步骤1：主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并根据所述第一SPI接收参考基准时钟设置第一采样时钟及配置多个延迟采样时间值；
步骤2：根据配置的延迟采样时间值进行采样，若遍历所述多个延迟采样时间值仍无法正确采样，则通过锁相环模块调整所述第一SPI接收参考基准时钟的相位；
步骤3，重复执行步骤2直至微处理器判断可以准确采样SPI输入端口的数据。
2.根据权利要求1所述的超高速SPI接口实现方法，其特征在于：
所述第一SPI接收参考基准时钟与所述SPI发送参考基准时钟同频同相；
所述设置第一采样时钟为将所述第一SPI接收参考基准时钟按照比例进行分频得到第一采样时钟。
3.根据权利要求1所述的超高速SPI接口实现方法，其特征在于：所述配置多个延迟采样时间值为：根据所述第一SPI接收参考基准时钟，直接以时间值作为延迟采样时间值。
4.根据权利要求1所述的超高速SPI接口实现方法，其特征在于：所述配置延迟采样时间值为：根据所述第一SPI接收参考基准时钟，利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值。
5.根据权利要求4所述的超高速SPI接口实现方法，其特征在于：
所述利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值为：phase_x＝m，且m∈[0,2K-1],m为整数，K为正整数；phase_x为配置的延迟采样时间值；
则所述根据所述第一SPI接收参考基准时钟及配置的延迟采样时间值确定对应的开始采样时机为：
根据所述第一SPI接收参考基准时钟进行周期计数，当周期的计数值达到配置的延迟采样时间值时，开始对SPI输入端口的数据按照第一采样时钟进行锁存。
6.根据权利要求5所述的超高速SPI接口实现方法，其特征在于：
判断是否可以正确采样SPI输入端口的数据具体为：
存储的从设备ID数据与SPI输入端口采样的数据相比较，二者一致则判断可以正确采样，否则为不能正确采样。
7.根据权利要求1所述的超高速SPI接口实现方法，其特征在于：
所述通过锁相环模块调整所述第一SPI接收参考基准时钟的相位为：
通过调整锁相环模块，使得调整后的所述第一SPI接收参考基准时钟相对于调整前的所述第一SPI接收参考基准时钟发生相位偏移。
8.一种应用于主设备的超高速SPI接口实现装置，其特征在于，所述主设备包括：
时钟设置模块，所述时钟设置模块包括本地时钟模块及锁相环模块，主设备根据本地时钟模块配置锁相环模块，产生第一SPI接收参考基准时钟、SPI发送参考基准时钟，并根据SPI接收参考基准时钟设置第一采样时钟；
延迟采样时间设置模块，所述延迟采样时间设置模块包括配置多个延迟采样时间值；
采样模块，根据配置的延迟采样时间值进行采样，若遍历所述多个延迟采样时间值仍无法正确采样，则使用锁相环调整所述第一SPI接收参考基准时钟的相位。
9.根据权利要求8所述的SPI接口实现装置，其特征在于，所述配置多个延迟采样时间值为：
根据所述第一SPI接收参考基准时钟，利用计数器配置的第一SPI接收参考基准时钟的周期计数器值作为延迟采样时间值。
10.一种计算机可读介质，其特征在于，其存储电子设备执行的计算机程序，当所述计算机程序在电子设备上运行时，使得所述电子设备执行权利要求1-7所述方法的步骤。
CN202010141877.8A 2020-03-04 2020-03-04 一种超高速spi接口实现装置及方法 Active CN111290987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010141877.8A CN111290987B (zh) 2020-03-04 2020-03-04 一种超高速spi接口实现装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010141877.8A CN111290987B (zh) 2020-03-04 2020-03-04 一种超高速spi接口实现装置及方法

Publications (2)

Publication Number Publication Date
CN111290987A CN111290987A (zh) 2020-06-16
CN111290987B true CN111290987B (zh) 2021-04-02

Family

ID=71028549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010141877.8A Active CN111290987B (zh) 2020-03-04 2020-03-04 一种超高速spi接口实现装置及方法

Country Status (1)

Country Link
CN (1) CN111290987B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113204514B (zh) * 2021-05-29 2022-03-25 郑州信大捷安信息技术股份有限公司 一种提高芯片的spi接口频率的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8532243B2 (en) * 2007-02-12 2013-09-10 Silicon Laboratories Inc. Digital hold in a phase-locked loop
WO2008151996A1 (en) * 2007-06-12 2008-12-18 Thomson Licensing Automatic compensation of a delay of a synchronization signal in a packet switching network
US8605846B2 (en) * 2010-12-17 2013-12-10 Maxim Integrated Products, Inc. Adaptive frequency synthesis for a serial data interface
US8908779B2 (en) * 2011-04-29 2014-12-09 Linear Technology Corporation Isolated communications interface
CN105119794B (zh) * 2011-10-05 2019-04-30 美国亚德诺半导体公司 用于高速数据和电力分配的双线通信系统
CN102769455B (zh) * 2012-07-25 2014-08-13 苏州亮智科技有限公司 高速输入输出接口及其接收电路
US8942333B2 (en) * 2012-11-12 2015-01-27 Texas Instruments Incorporated Apparatus and methods for clock alignment for high speed interfaces
US9582441B2 (en) * 2014-02-27 2017-02-28 Infineon Technologies Ag Clockless serial slave device
CN108521277B (zh) * 2018-03-20 2021-11-19 上海集成电路研发中心有限公司 一种自动调节精度的延迟锁相环及其调节方法
CN108736897B (zh) * 2018-04-26 2022-08-09 深圳市国微电子有限公司 应用于高速接口物理层芯片的并串转换电路及装置

Also Published As

Publication number Publication date
CN111290987A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
US8094766B2 (en) Tracker circuit and method for automated test equipment systems
KR102450296B1 (ko) 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법
CN108880723B (zh) 一种时钟同步的方法和装置
US8724665B2 (en) Pseudo-synchronous time division multiplexing
WO2014173267A1 (zh) 时间戳生成方法、装置及系统
US7134035B2 (en) Method for generating a synchronization signal based on the clock ratio between two clock domains for data transfer between the domains
KR20030064379A (ko) 다중-클럭 시스템에서 스킵 패턴을 동기화하고 클럭포워딩 인터페이스를 초기화하는 시스템 및 방법
WO2016126603A1 (en) High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol
CN104954009A (zh) 用于半导体装置的输出控制电路和包括其的输出驱动电路
US10542312B1 (en) High speed data transfer
CN111290987B (zh) 一种超高速spi接口实现装置及方法
CN112242169A (zh) 一种调整采样相位的方法及串行闪存控制器
US7882474B2 (en) Testing phase error of multiple on-die clocks
US10608645B2 (en) Fast locking clock and data recovery circuit
US20160363954A1 (en) Techniques For Providing Data Rate Changes
CN102385912B (zh) 进行采样相位设定的主控制器、半导体装置以及方法
KR20180047267A (ko) 클럭 생성 회로, 이를 이용하는 반도체 장치 및 시스템
US11569805B2 (en) Minimum intrinsic timing utilization auto alignment on multi-die system
CN113204514B (zh) 一种提高芯片的spi接口频率的方法
KR20160053348A (ko) 멀티 칩 시스템에서 칩들 간의 클럭 신호의 위상차 보상방법 및 장치
US10944407B1 (en) Source synchronous interface with selectable delay on source and delay on destination control
US9049020B2 (en) Circuitry to facilitate testing of serial interfaces
CN111446960A (zh) 一种时钟输出电路
KR20200007384A (ko) 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템
US6603828B1 (en) Chipset with clock signal converting

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant