CN108880723B

CN108880723B - 一种时钟同步的方法和装置

Info

Publication number: CN108880723B
Application number: CN201710344469.0A
Authority: CN
Inventors: 李霞; 何力; 游俊; 马昊昊
Original assignee: Shenzhen Zte Software Co ltd
Current assignee: Shenzhen Zte Software Co ltd
Priority date: 2017-05-16
Filing date: 2017-05-16
Publication date: 2020-12-11
Anticipated expiration: 2037-05-16
Also published as: WO2018210277A1; CN108880723A

Abstract

本申请提供一种时钟同步的方法和装置；所述时钟同步的方法包括：同步端设备根据预定通道上周期性码块的收、发时刻生成时间戳；所述同步端设备与被同步端设备之间收、发时间信息报文，通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差；所述同步端设备根据所确定的时间偏差调整系统时钟。

Description

一种时钟同步的方法和装置

技术领域

本发明涉及通信领域，尤其涉及一种时钟同步的方法和装置。

背景技术

多lane(通道)接口pcs(Physical Code Sublayer，物理编码子层)和pma(Physical Media Access，物理介质接入层)部分因有码块的分发合并，数据位宽的转换以及时钟域的转换等，实现时通常会用到fifo(First Input First Output，先入先出)、gearbox(变速箱)等，处理延时不易确定。若仍以时间信息报文头为基准点，在mac(MediaAccess Control，介质接入控制)层打时间戳，时间抖动会比较大，准度也会比较差。

目前，提高打时间戳精度一般采用提高时间计数器的时钟频率的方法，这种方法一定程度上减小了时间误差，但是因芯片工艺等问题，芯片内部的时钟频率不能无限制的提高。大部分芯片内部的频率为1G，即采样误差为1ns(纳秒)，少数芯片内部频率可以达到3G，采样误差为300ps(皮秒)。

发明内容

本申请的一个方面提供一种时钟同步的方法和装置，可以解决多lane接口时钟同步不准的问题。

本申请实施例提供如下技术方案。

一种时钟同步的方法，包括：

同步端设备根据预定通道上周期性码块的收、发时刻生成时间戳；

所述同步端设备与被同步端设备之间收、发时间信息报文，通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差；

所述同步端设备根据所确定的时间偏差调整系统时钟。

可选地，所述通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差前还包括：

所述同步端设备对接口并行时钟与系统时钟进行鉴相，得到相位差；

使用所述相位差对所生成的时间戳进行补偿。

可选地，所述与通过收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差包括：

根据T1、T2、T3、T4、TC1、TC2、TC3、TC4确定和所述被同步端设备之间的时间偏差；

其中，T1是所接收的第一时间信息报文在发送时报文头的前一个周期性码块M1的时间戳；T2是所述第一时间信息报文到达本设备时报文头的前一个周期性码块M2的时间戳；T3是所发送的第二时间信息报文的报文头的前一个周期性码块M3的时间戳；T4是所述第二时间信息报文到达被同步端设备时，报文头的前一个周期性码块M4的时间戳；

TC1是时间戳T1的记录时刻到周期性码块M1发出被同步端设备的时刻之间的时延；TC2是周期性码块M2进入本设备的时刻到时间戳T2的记录时刻之间的时延；TC3是时间戳T3的记录时刻到周期性码块M3发出本设备的时刻之间的时延；TC4是周期性码块M4进入被同步端设备的时刻到时间戳T4的记录时刻之间的时延。

可选地，所述同步端设备根据所确定的时间偏差调整系统时钟包括：

所述同步端设备根据所述时间偏差中时钟周期的整数倍的部分，调整所述同步端设备中主时间计数系统中时间计数器的值，余下部分调整所述主时间计数系统中主时钟的相位。

可选地，所述同步端设备根据所确定的时间偏差调整系统时钟还包括：

所述同步端设备根据同步端设备中主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

所述同步端设备将所述公约数时钟与所述主时间计数系统的时钟进行同步，将所述从时间计数系统的时钟与所述公约数时钟进行同步。

一种时钟同步的装置，包括：第一处理器和第一存储器；

所述第一存储器用于保存第一时间同步程序；

所述第一处理器用于执行所述第一时间同步程序，以进行如下操作：

根据预定通道上周期性码块的收、发时刻生成时间戳；

与被同步端设备之间收、发时间信息报文，通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差；

根据所确定的时间偏差调整系统时钟。

可选地，所述通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差包括：

可选地，所述根据所确定的时间偏差调整系统时钟包括：

根据所述时间偏差调整主时间计数系统；

根据主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

将所述公约数时钟与所述主时间计数系统的时钟进行同步，将所述从时间计数系统的时钟与所述公约数时钟进行同步。

一种时钟同步的装置，包括：

时间戳生成模块，用于根据预定通道上周期性码块的收、发时刻生成时间戳；

确定模块，用于与被同步端设备之间收、发时间信息报文，通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差；

调整模块，用于根据所确定的时间偏差调整系统时钟。

可选地，所述确定模块通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差包括：

所述确定模块根据T1、T2、T3、T4、TC1、TC2、TC3、TC4确定和所述被同步端设备之间的时间偏差；

可选地，所述调整模块根据所确定的时间偏差调整系统时钟包括：

所述调整模块根据所述时间偏差调整主时间计数系统；根据所述主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；将所述公约数时钟与所述主时间计数系统的时钟进行同步，将从时间计数系统的时钟与所述公约数时钟进行同步。

本申请的又一个方面提供一种时钟同步的方法和装置，可以解决多lane接口的情况下不同时钟域带来的误差。

本申请实施例提供如下技术方案。

一种时钟同步的方法，应用于包括多个时间计数系统的设备，所述多个时间计数系统分为主时间计数系统和从时间计数系统；所述方法包括：

根据所述主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

可选地，所述将所述公约数时钟与主时间计数系统的时钟进行同步，将从时间计数系统的时钟与所述公约数时钟进行同步包括：

使所述公约数时钟的上升沿对齐计数为m的整数倍时的主时间计数系统的时钟的上升沿，使从时间计数系统的时钟计数为n的整数倍时的上升沿与所述公约数时钟的上升沿对齐；

其中，m等于所述主时间计数系统的时钟频率除以所述公约数；n等于所述从时间计数系统的时钟频率除以所述公约数。

可选地，所述根据主时间计数系统、从时间计数系统的时钟频率得到公约数前还包括：

根据预定通道上周期性码块的收、发时刻生成时间戳；

根据所确定的时间偏差调整所述主时间计数系统的时钟。

一种时钟同步的装置，应用于设备中多个时间计数系统之间的同步，所述多个时间计数系统分为主时间计数系统和从时间计数系统；所述装置包括：第二处理器和第二存储器；

所述第二存储器用于保存第二时间同步程序；

所述第二处理器用于执行所述第二时间同步程序，以进行如下操作：

可选地，所述根据主、从时间计数系统的时钟频率得到公约数前还包括：

根据预定通道上周期性码块的收、发时刻生成时间戳；

根据所确定的时间偏差调整所述主时间计数系统的时钟。

一种时钟同步的装置，应用于设备中多个时间计数系统之间的同步，所述多个时间计数系统分为主时间计数系统和从时间计数系统；所述装置包括：

创建模块，用于根据所述主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

同步模块，用于将所述公约数时钟与所述主时间计数系统的时钟进行同步，将所述从时间计数系统的时钟与所述公约数时钟进行同步。

可选地，所述的装置还包括：

调整模块，用于根据所确定的时间偏差调整所述主时间计数系统的时钟。

本申请的至少一个实施例用周期性的位置记录时间戳，有效地避免了fifo等引起的不固定时延，提高时间同步精度。该实施例的可选方案中，用与并行时钟(周期性码块处的时钟)频率相同的系统时钟进行时间计数，并对并行时钟和系统时钟进行鉴相，补偿到时间戳，可以提高精度。

本申请至少一个实施例在不同速率接口用不同的时间计数系统的情况下，通过计算公约数时钟频率来创建公约数时钟，从而对不同时间计数系统进行同步，可以消除不同时钟域采样带来的误差。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1是本发明实施例一的流程图。

图2是本发明实施例二的流程图。

图3是本发明实施方式1的实现框图。

图4是本发明实施示例1的transceiver发送方向数据通路。

图5是本发明实施示例1的transceiver接收方向数据通路。

图6a是本发明实施示例2的100G接口部分的实现框图；

图6b是本发明实施示例2的GE接口部分的实现框图。

图7是本发明实施示例3的100G接口部分的实现框图。

图8是本发明实施例六的示意图；

图9是本发明实施例七的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

实施例一、一种时钟同步的方法，如图1所示，包括步骤S110～S120：

S110、同步端设备根据预定通道上对齐码块的收、发时刻生成时间戳；

S120、所述同步端设备与被同步端设备之间收、发时间信息报文，通过与收、发时间信息报文匹配的对齐码块的时间戳，确定与被同步端设备之间的时间偏差；

S130、所述同步端设备根据所确定的时间偏差调整系统时钟。

其中，同步端设备可以是指要和被同步端设备进行同步的设备，被同步端设备可以是指时钟作为同步的参照标准的设备。

其中，所述时间信息报文可以包括ptp(Precision Timing Protocol，精确时间协议)报文、1588报文等。

其中，周期性码块可以但不限于是对齐码块。

其中，所述与收、发时间信息报文匹配的周期性码块可以但不限于是时间信息报文头所在位置的前一个周期性码块的收发时刻。

其中，预定通道可以但不限于是lane0。

可选地，所述通过与收、发时间信息报文匹配的对齐码块的时间戳，确定与被同步端设备之间的时间偏差前还可以包括：

所述同步端设备对生成时间戳所用的时钟与系统时钟进行鉴相，得到相位差；

所述同步端设备使用所述相位差对所生成的时间戳进行补偿。

本可选方案中，鉴相可以在生成时间戳之前或之后进行；在生成时间戳后，可以立即使用鉴相得到的相位差进行补偿，也可以在需要计算时间偏差时再进行补偿。

本可选方案中，考虑到打时间戳所用的时间计数系统的时钟(系统时钟)频率与接口并行时钟的时钟频率相同，对两个时钟鉴相，鉴相得到相位差补偿到时间戳。

鉴相精度决定了打时间戳的精度，比如同频时钟鉴相精度最高可达1ps，则理论上打时间戳精度可以达到1ps。

可选地，所述步骤S110前还可以包括：

将所述同步端设备的系统时钟和被同步端设备的系统时钟进行频率同步。

可选地，所述通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差可以包括：

可选地，所述步骤S130可以包括：

可选地，所述步骤S130还可以包括：

所述同步端设备根据所述同步端设备中主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

本可选方案中，主时间计数系统可以预先指定或默认，也可以根据约定规则由同步端设备自行从多个时间计数系统中选择一个作为主时间计数系统，其余作为从时间计数系统。

可选地，所述将所述公约数时钟与主时间计数系统的时钟进行同步，将从时间计数系统的时钟与所述公约数时钟进行同步可以包括：

实施例二、一种时钟同步的方法，应用于包括多个时间计数系统的设备，所述多个时间计数系统分为主时间计数系统和从时间计数系统；所述方法如图2所示，包括步骤S210～S220：

S210、根据所述主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

S220、将所述公约数时钟与所述主时间计数系统的时钟进行同步，将所述从时间计数系统的时钟与所述公约数时钟进行同步。

本实施例中，打时间戳所用时间计数系统的时钟频率与接口速率相关，不同速率接口对应不同的时钟频率下的时间计数系统，各时间计数系统用以公约数作为时钟频率的时钟进行同步。

本实施例中，还可以先对从时间计数系统可以先和主时间计数系统进行计数值粗同步后，再按上述方法进行细同步。

本实施例中，多个时间计数系统中的主时间计数系统可以预先指定或默认，也可以根据约定规则由同步端设备自行从多个时间计数系统中选择一个作为主时间计数系统，其余作为从时间计数系统。

可选地，步骤S220可以包括：

可选地，所述步骤S210前还可以包括：

根据预定通道上周期性码块的收、发时刻生成时间戳；

根据所确定的时间偏差调整所述主时间计数系统的时钟。

本可选方案中，所述包括多个时间计数系统的设备可以视为同步端设备。

本可选方案的其它实施细节可参见实施例一。

实施例三、一种时钟同步的方法，本实施例中，周期性码块采用对齐码块AM，时钟同步的过程包括以下步骤S310～S370：

步骤S310，频率同步。

将同步端设备和被同步端设备的系统时钟的频率进行同步。。

步骤S320，时间戳生成。

检测收发方向指定lane的对齐码块AM，记录其发送或到达的时间，生成时间戳。

时间戳可以由对齐码块对应的时间计数系统生成；其中，对齐码块对应的时间计数系统可以包括接口并行时钟(即接口并行数据对应的时钟)和时间计数器。

步骤S330，系统时钟与接口并行时钟鉴相。

同步端设备或被同步端设备的系统时间由系统时钟产生；而对齐码块AM在接口并行时钟下处理。两个时钟有一定的相位差，需对其鉴相，得到相位差。

使用所述相位差对所生成的时间戳进行补偿。

步骤S340，时间信息传送。

首先，被同步端发送时间信息报文，携带时间信息报文发送时报文头的前一个对齐码块对应的时间戳T1，和时间戳T1的记录时刻到该对齐码块发出设备的时刻之间的时延TC1。同步端接收到此时间信息报文后，解析该时间信息报文，得到T1和TC1。记录时间信息报文到达时报文头的前一个对齐码块的时间戳T2，和该对齐码块进入设备的时刻到时间戳T2的记录时刻之间的时延TC2。

同步端发送时间信息报文给被同步端，记录时间信息报文发送时报文头的前一个对齐码块的时间戳T3，和时间戳T3的记录时刻到该对齐码块发出设备的时刻之间的时延TC3，TC3携带到报文，T3保存到本地。被同步端接收到时间信息报文，解析该时间信息报文，得到TC3；记录报文到达时报文头的前一个对齐码块的时间戳T4，和该对齐码块进入设备的时刻到时间戳T4的记录时刻之间的时延TC4。

被同步端将T4和TC34(＝TC3+TC4)携带到时间信息报文中，发给同步端。

同步端收到后，将T4和TC34与T3配对，可以但不限于通过时间信息报文的序列号进行配对。这样，同步端得到两组时间值：

1)T1、T2、TC21(＝TC1+TC2)；

2)T3、T4、TC34；

其中，TC1、TC2、TC3、TC4的值要固定或者变化值可知，比如可以通过实验或测试得到。步骤S350，时间戳处理。

根据步骤S340得到的两组时间值，计算同步端相对于被同步端的时间偏差。计算公式如下：

T1+delay+offset+TC21＝T2

T3+delay-offset+TC 34＝T4

其中，delay是时间信息报文被同步端的接口和同步端的接口所需的时间长度，offset是同步端相对被同步端的时间偏差，由以上两式可计算出delay和offset的具体值。

步骤S360，选择主时间计数系统。

主时间计数系统可以根据时间同步所用的接口来定。

例如，当前时间同步用的100G(4*25G)接口，那322.265625MHz的时间计数系统就为主时间计数系统。若当前时间同步用GE的接口，则125MHz的时间计数系统就为主时间计数系统。

其中，主时间计数系统可以包括主时钟和主时间计数器。主时钟的时钟频率、时钟周期即主时间计数系统的时钟频率、时钟周期，也称为主时钟频率、主时钟周期。

步骤S370，时钟调整。

根据所述时间偏差中时钟周期的整数倍的部分，调整主时间计数器的值，余下部分调整主时钟相位。

比如时间偏差＝S1×T+S2，其中T是主时钟的时钟周期；则可以将主时间计数器的值加上S1，将主时钟相位加上S2。

S1、S2可以为正数，也可能为负数。

对其他时间计数系统(也称从时间计数系统)与主时间系统进行同步，其中，从时间计数系统可以包括从时钟和从时间计数器。从时钟的时钟频率、时钟周期即从时间计数系统的时钟频率、时钟周期，也称为从时钟频率、从时钟周期。

同步方法如下：

假设主时间计数系统的时钟频率为xHz(赫兹)，时钟周期为1/x秒，从时间计数系统的时钟频率为yHz，时钟周期为1/y秒，主、从时间计数系统的时钟频率的公约数为zHz，以该公约数作为时钟频率时，时钟周期为1/z秒，三个时钟频率有以下关系：

由以上两式可得：

即公约数时钟的一个时钟周期为m个主时钟周期或n个从时钟周期，也即若对时钟周期进行计数，主时钟计m个数的时钟、与从时钟计n个数的时间、与公约数时钟计一个数的时间相等。

主、从时间计数系统若要进行时间同步，首先确定一个以公约数作为时钟频率的公约数时钟，使该公约数时钟的上升沿对齐计数为m的整数倍时的主时钟的上升沿，之后使从时钟计数为n的整数倍时的上升沿与所述公约数时钟的上升沿对齐，从而使主、从时间计数系统达到同步。这里也可以先使公约数时钟的上升沿对齐计数为n的整数倍时的从时钟的上升沿，之后使主时钟计数为m的整数倍时的上升沿与所述公约数时钟的上升沿对齐，来使主、从时间计数系统达到同步。

其中，从时间计数系统可以先和主时间计数系统进行计数值粗同步后，再按上述方法进行细同步。

下面用3个实施示例说明上述实施例。以下实施示例中以对齐码块AM作为所述周期性码块为例进行说明，实际应用时不限于此。

实施示例1

本实施示例以100G(4*25G)接口为例来阐述。时间同步用1588协议来实现，即时间信息报文为1588报文。同步端设备的实现框图如图3所示，收发器接收的报文进行比特解混合后分为多个lane，各lane分别进行块同步和AM检测；要发送报文时添加时间戳，各lane分别进行AM检测，进行比特混合后由收发器发送。对接收的报文进行1588报文识别，提取和记录AM检测(收、发方向)得到的时间戳，并通过时钟鉴相的结果进行补偿；通过收、发1588报文和匹配的AM的时间戳，进行offset计算，根据计算得到的offset调整322.265625MHz时间计数器和时钟。

被同步端设备也可以采用图3所示的结构，旁路其中不需要的模块。

本实施示例包括以下步骤101～106。

101、数据收发。

transceiver(收发器)收发方向均把编解码、buffer(缓冲)、gearbox等模块bypass(旁路)掉。数据走向如图4和图5中加粗的线条所示。

在发端，从TX interface(发送接口)经多个选择器后达到Polarity(极性)；相当于旁路掉了编码模块、gearbox、模式产生器(Pattern Generator)、fifo、SATA(SerialAdvanced Technology Attachmen，串行高级技术附加装置)OOB(Out of Band，带外)、PCIe(peripheral component interconnect express，外围器件互联)Beacon(信标)等模块。

在收端，从SIPO(串行进并行出)到Polarity，经过多个选择器后到达RXinterface(接收接口)；相当于旁路掉了解码、Buffer、gearbox、Comma Detect and Align(字符检测和对齐)等模块。

102、时间戳生成

本实施示例中，1588的时间戳以100G接口任意一个lane的对齐码块AM的收发时刻为准。比如可以是1588报文头所在位置的前一个AM的收发时刻。

由于AM时间戳与1588报文匹配需要AM打时间戳到1588识别的处理时延固定，不能有一点抖动，否则会出现匹配错误的情况，且出现错误的概率不定。为解决这个问题，有两种方法：

方法一：

根据报文的发送间隔，可以设置特殊的AM值，打时间戳以这个特殊的AM值为准。

以选取lane0的AM为例，当报文发包速率为16个/秒时，则每隔297个AM，生成一个特殊的AM，lane0的AM正常情况下，值为{0xc1,0x68,0x21,BIP3,0x3e,0x97,0xde,BIP7}，特殊的AM的值将BIP7字节按位取反，其他字节的值与正常AM相同。

方法二：

控制时间信息报文头与AM之间的时间间隔，当间隔超过门限时间时，等待下一个AM再发包。

103、时间戳转化

100G(4*25G)接口对齐码块检测部分的时钟频率为322.265625MHz，时间戳也用系统322.265625MHz的时间计数系统。322.265625MHz的时间计数器为80bit，分两部分：1)高48bit为秒部分；2)低32bit为322.265625MHz时钟周期计数值。将时间戳添加到报文中时，秒部分可以直接加到报文时间戳的秒部分，而时钟周期计数值则需转成单位为纳秒的数值，再添加到报文时间戳的纳秒部分。时钟周期计数值cnt_cycle转换成单位为纳秒的数值cnt_ns，分两种情况：

(1)cnt_cycle为165的n倍时，cnt_ns为512的n倍。其中，n为整数。

(2)cnt_cycle为其他数值时，用一个除法器，用cnt_cycle除以165，商的处理方式与(1)相同，得到cnt_ns_1；余数部分记为remainder，322.265625M的时钟周期为3.1030303…纳秒，是个无限循环小数，无法得到准确的值，取7位小数，remainder每加1，cnt_ns_2就加3.1030303，当remainder为164时，转换精度为仍为亚ps级。Cnt_cycle对应的cnt_ns即为cnt_ns_1加cnt_ns_2。

当cnt_cycle有小数时，可将整数部分添加到时间戳，小数部分添加到correction域。

104、时间戳补偿

时间戳补偿均放到correction(修正)域中，补偿内容包括：

(1)收方向恢复时钟和系统时钟的鉴相值，直接加到correction域。

(2)时间戳转化的小数部分cnt_cycle_decimal。收方向将0-cnt_cycle_decimal加到correction域，发送方向直接将cnt_cycle_decimal加到correction域。

(3)lane0的特殊AM的第一个bit在16bit数据的第p个bit的补偿；p为正整数。

(4)接收方向lane0的数据在bit_demux后不在第一路的补偿。

105、时间偏差offset计算

offset计算可以参见实施例三中的步骤S340和S350，其中时间信息报文采用1588报文，计算结果包含小数部分。

106、时间计数器和时钟相位调整。

offset的单位为纳秒，要调整322.265625MHz时钟的计数，需转换为其时钟周期的个数offset_cycle和剩余部分offset_decimal。offset_cycle调整时间计数器的值，offset_decimal调整时钟相位。

实施示例2

本实施示例的装置有100G和GE两种接口。100G接口的时间计数器用322.265625MHz时钟，GE接口的时间计数器用125MHz时钟，时间信息报文包括同步报文、delayreq报文。本实施示例中，同步端设备中，100G接口部分的组成如图6a所示，AM检测后得到时间计数值并进行时间戳转化(实施示例1中也可以进行时间戳转化)。GE接口部分的组成如图6b所示。被同步端设备也可以采用图6a、图6b所示的结构，旁路其中不需要的模块。

本实施示例中，以322.265625MHz时钟为主时钟，125MHz时钟为从时钟；图6b中的offset计算部分可以旁路。如果以125MHz时钟为主时钟的情况，则图6a中的offset计算部分可以旁路，图6b中的offset计算部分也连接到图6a的时间戳提取/记录部分。

100G接口之间时间同步时，采用实施示例1类似的方法，调整322.265625MHz的时间系统。不同之处在于时间戳位置：

首先任意选取100G接口的一个lane，例如还是选取lane0，则发送方向在lane0插入AM的位置生成一个脉冲，并记录脉冲对应的时间值。接收方向在block_sync模块找到码块边界后，检测lane0的AM位置，并生成脉冲，用时间计数时钟来釆这个脉冲，记录时间值。

以1588E2E同步方式为例，

作为Master的装置(即被同步端设备)1588发包模块发送sync(同步)报文，AM检测模块检测到AM时刻的322.265625MHz时间计数器的值(即图中的时间计数值)进行时间戳转化，得到标准时间戳格式，记为T1，添加到sync报文。同时，将AM检测位置到装置出口位置的延时TC1添加到sync报文的CF字段。

Slave的装置(即同步端设备)接收方向检测到AM，记录AM时刻的时间计数器值并转化成ns值。1588报文识别模块识别出sync报文，记录对应AM的时间戳，为T2，提取CF中的TC1，加本地补偿TC2，记为TC21，从报文中提取T1，从而得到T1、T2和TC21。

delayreq报文：

Slave装置的1588发送模块发送delayreq报文，AM检测模块检测到AM时刻的322.265625MHz时间计数器的值(即图中的时间计数值)进行时间戳转化，得到标准时间戳格式，记为T3，并以序列号seqid为地址存储，将AM检测位置到装置出口位置的延时TC3添加到delayreq报文的CF字段。

Master装置接收方向，AM检测模块检测到AM时刻的322.265625MHz时间计数器的值转化为标准时间戳格式，1588报文识别模块识别出delayreq报文记录T4，提取CF中的TC3，并补偿TC4得TC34，回复delayresp报文给Slave装置。

Master装置1588发包模块回复delayresp报文，携带T4和TC34。

Slave装置接收到delayresp报文，提取seqid、T4和TC34，以seqid读取T3，得T3、T4和TC34存储到ram(随机存取存储器)供cpu(中央处理器)读。

GE接口之间的时间同步，采用传统方式加补偿的方法，时间计数器用125M时钟，时间调整也是8ns倍数的偏差调整时间计数器值，8ns以下的偏差调整时钟相位。

本实施示例有两个时间计数系统，两个系统之间需要保持同步，在倒换或向下游装置发布时间时，才能准确。以125M时间系统同步322.265625M时间系统为例，来描述两个时间系统同步的方法，如下：

首先，生成一个公约数频率的时钟clock_common，频率为1.953125MHz。这个时钟与125MHz时钟和322.265625MHz时钟同源，并且与322.265625MHz的时钟相位对齐。

201、clock_common与322.265625MHz时间系统对齐。

由实施例三的步骤S360中的式(1)，得m的值为165，定义一个信号clk_322_div，初始化为0，322.265625MHz时钟计数到165的倍数减1时，clk_322_div翻转。

检测clk_322_div相对于clock_common上升沿滞后的时间，若小于3纳秒，则认为clock_common与322.265625MHz的时间同步，否则调整clock_common的相位，在clock_common仍与322.265625MHz相位对齐的情况下，使clk_322_div相对于clock_common上升沿滞后的时间小于3ns。

202、125M时间计数系统与322.265625MHz时间计数系统粗对齐

通过调整计数器使两个时间计数系统粗对齐。

203、125M时间计数系统与clock_common细对齐。

首先125M的时钟与clock_common对齐。

由实施例三的步骤S360中的式(2)，得m的值为64，定义信号clk_125_div，初始化为0，125MHz的时间计数到64的倍数减1时，clk_125_div翻转。

检测clk_125_div相对于clock_common上升沿滞后的时间，若小于8纳秒，认为125MHz时间系统与clock_common对齐，否则调整125MHz时间计数系统的计数值，使clk_125_div相对于clock_common上升沿滞后的时间小于8纳秒。

实施示例3

本实施示例与实施示例2类似，同步端设备中的100G接口部分的组成如图7所示，和图6a基本类似，不同之处是不转化时间计数值；GE接口部分的组成如图6b所示。被同步端设备也可以采用图7所示的结构，旁路其中不需要的模块。

本实施示例中，以322.265625MHz时钟为主时钟，125MHz时钟为从时钟；图6b中的offset计算部分可以旁路。如果以125MHz时钟为主时钟的情况，则图7中的offset计算部分可以旁路，图6b中的offset计算部分也连接到图7的时间戳提取/记录部分。

由于实施示例2中，100G接口同步时，时间戳转化损失了一部分精度，而且实现复杂，本实施示例不再进行时间计数值到纳秒的转化。

100G接口时间同步时，时间戳的低32bit，即纳秒部分，改为322.265625MHz时钟周期的计数值。高48bit仍为秒部分。

实施例四、一种时钟同步的装置，包括：第一处理器和第一存储器；

所述第一存储器用于保存第一时间同步程序；

根据预定通道上周期性码块的收、发时刻生成时间戳；

根据所确定的时间偏差调整系统时钟。

本实施例的装置可以设置于同步端设备上。

可选地，所述通过与收、发时间信息报文与匹配的周期性码块的时间戳，确定被同步端设备之间的时间偏差可以包括：

可选地，所述根据所确定的时间偏差调整系统时钟可以包括：

根据所述时间偏差调整主时间计数系统；比如但不限于根据所述时间偏差中时钟周期的整数倍的部分，调整同步端设备中主时间计数系统的时间计数器的值，余下部分调整所述主时间计数系统的时钟的相位；

当本实施例的装置设置于同步端设备上时，所述主、从时间计数系统是指同步端设备中的主、从时间计数系统。

其它实施细节可参见实施例一、三。

实施例五、一种时钟同步的装置，应用于设备中多个时间计数系统之间的同步，所述多个时间计数系统分为主时间计数系统和从时间计数系统；所述装置包括：第二处理器和第二存储器；

所述第二存储器用于保存第二时间同步程序；

本实施例的装置可以设置于同步端设备上。

可选地，所述根据主、从时间计数系统的时钟频率得到公约数前还可以包括：

根据预定通道上周期性码块的收、发时刻生成时间戳；

根据所确定的时间偏差调整所述主时间计数系统的时钟；比如但不限于包括根据所述时间偏差中时钟周期的整数倍的部分，调整同步端设备中主时间计数系统的时间计数器的值，余下部分调整所述主时间计数系统的时钟的相位。

其它实施细节可参见实施例二、三。

实施例六、一种时钟同步的装置，如图8所示，包括：

时间戳生成模块61，用于根据预定通道上周期性码块的收、发时刻生成时间戳；

确定模块62，用于与被同步端设备之间收、发时间信息报文，通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差；

调整模块63，用于根据所确定的时间偏差调整系统时钟。

本实施例的装置可以设置于同步端设备上。

可选地，所述确定模块通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差可以包括：

可选地，所述调整模块根据所确定的时间偏差调整系统时钟可以包括：

所述调整模块根据所述时间偏差调整主时间计数系统，比如但不限于包括根据所述时间偏差中时钟周期的整数倍的部分，调整同步端设备中主时间计数系统的时间计数器的值，余下部分调整所述主时间计数系统的时钟的相位；根据主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；将所述公约数时钟与所述主时间计数系统的时钟进行同步，将所述从时间计数系统的时钟与所述公约数时钟进行同步。

其它实施细节可参见实施例一、三。

本实施例的一个例子中，时间同步装置设置于同步端设备中，可以包括：

时间信息生成模块，包括多个时间计数器，分别工作在不同频率的本地时钟域下。这些时钟频率与各速率接口对应。

时间戳生成模块，用于对指定的任意一个lane，检测其对齐码块的位置，记录此时刻的时间戳。注意收发方向记录时间戳必须用同一个lane的对齐码块。

确定模块，可以包括报文生成单元、报文解析单元、时钟鉴相单元及时间戳处理单元。其中：

报文生成单元用于生成携带时间信息的报文，将发送方向对齐码块对应的时间戳添加到时间信息报文中。

报文解析单元用于在接收方向，解析时间信息报文，将其携带的时间戳解析出来。

时钟鉴相单元，用于对并行时钟和系统时钟进行鉴相，得到相位差，使用所述相位差对所生成的时间戳进行补偿。

时间戳处理单元，用于存储报文携带的时间戳和接收方向记录的时间戳，计算时间偏差。

调整模块，用于根据时间偏差，调整主时间计数器的值及主时钟的相位。还可以用于将其他时间计数器的值及时钟的相位与主时间计数系统同步。

频率同步模块，用于同步所述同步端设备同步被同步端的时钟频率。

实施例七、一种时钟同步的装置，应用于设备中多个时间计数系统之间的同步，所述多个时间计数系统分为主时间计数系统和从时间计数系统；如图9所示，所述装置包括：

创建模块71，用于根据所述主时间计数系统、从时间计数系统的时钟频率得到公约数，创建以所述公约数作为时钟频率的公约数时钟；

同步模块72，用于将所述公约数时钟与所述主时间计数系统的时钟进行同步，将所述从时间计数系统的时钟与所述公约数时钟进行同步。

本实施例的装置可以设置于同步端设备上。

可选地，所述的装置还可以包括：

调整模块，用于根据所确定的时间偏差调整所述主时间计数系统的时钟；比如但不限于包括根据所述时间偏差中时钟周期的整数倍的部分，调整同步端设备中主时间计数系统的时间计数器的值，余下部分调整所述主时间计数系统的时钟的相位。

其它实施细节可参见实施例二、三。

实施例八、一种存储介质，用于存储计算机可执行指令；所述计算机可执行指令在执行时可以实现实施例一所述的时间同步方法。

实施例九、一种存储介质，用于存储计算机可执行指令；所述计算机可执行指令在执行时可以实现实施例二所述的时间同步方法。

虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims

1.一种时钟同步的方法，包括：

2.如权利要求1所述的方法，其特征在于，所述通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差前还包括：

使用所述相位差对所生成的时间戳进行补偿。

3.如权利要求1所述的方法，其特征在于，所述通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差包括：

4.如权利要求1所述的方法，其特征在于，所述方法还包括：

5.如权利要求4所述的方法，其特征在于，所述将所述公约数时钟与主时间计数系统的时钟进行同步，将从时间计数系统的时钟与所述公约数时钟进行同步包括：

6.一种时钟同步的装置，包括：第一处理器和第一存储器；

其特征在于：

所述第一存储器用于保存第一时间同步程序；

根据预定通道上周期性码块的收、发时刻生成时间戳；

根据所述时间偏差中时钟周期的整数倍的部分，调整所述同步端设备中主时间计数系统中时间计数器的值，余下部分调整所述主时间计数系统中主时钟的相位。

7.如权利要求6所述的装置，其特征在于，所述通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差包括：

8.如权利要求6所述的装置，其特征在于，所述装置还包括：

第二处理器和第二存储器；

所述第二存储器用于保存第二时间同步程序；

9.一种时钟同步的装置，其特征在于，包括：

调整模块，用于根据所述时间偏差中时钟周期的整数倍的部分，调整所述同步端设备中主时间计数系统中时间计数器的值，余下部分调整所述主时间计数系统中主时钟的相位。

10.如权利要求9所述的装置，其特征在于，所述确定模块通过与收、发时间信息报文匹配的周期性码块的时间戳，确定与被同步端设备之间的时间偏差包括：

11.如权利要求9所述的装置，其特征在于，所述装置还包括：

同步模块，用于将所述公约数时钟与所述主时间计数系统的时钟进行同步，将从时间计数系统的时钟与所述公约数时钟进行同步。