CN101517968B - 用于分组网络上的单向定时消息传输的方法和设备 - Google Patents

用于分组网络上的单向定时消息传输的方法和设备 Download PDF

Info

Publication number
CN101517968B
CN101517968B CN2007800354663A CN200780035466A CN101517968B CN 101517968 B CN101517968 B CN 101517968B CN 2007800354663 A CN2007800354663 A CN 2007800354663A CN 200780035466 A CN200780035466 A CN 200780035466A CN 101517968 B CN101517968 B CN 101517968B
Authority
CN
China
Prior art keywords
clock
consecutive intervals
window
grouping
definition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800354663A
Other languages
English (en)
Other versions
CN101517968A (zh
Inventor
C·R·勒杜列斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of CN101517968A publication Critical patent/CN101517968A/zh
Application granted granted Critical
Publication of CN101517968B publication Critical patent/CN101517968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/0864—Round trip delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
    • H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

提供了用于使分组网络(103)中的发送节点(102)的第一时钟(104)和接收节点(110)的第二时钟(112)同步的方法和设备。选择从发送节点(102)向接收节点(110)传输的盖有时间戳的分组的连续间隔。所述连续间隔在定义的接受窗口内具有延迟噪声的差异。根据将连续间隔划界的所传输的盖有时间戳的分组的发送与接收时间戳，确定第二时钟(112)的校正因子。向第二时钟(112)应用该校正因子，使接收节点(110)的第二时钟(112)与发送节点(102)的第一时钟(104)同步。

Description

用于分组网络上的单向定时消息传输的方法和设备
技术领域
本发明一般涉及分组传输网络，更具体来说，涉及分组网络上的定时信息传输。
背景技术
为了使分组传输网络两端的时钟源同步，在发送节点的时钟源和接收节点的时钟源之间传输定时信息。然而，标准的时间同步协议可能会不准确，通常导致比较长的同步时间。此外，这些协议对于从分组传输网络的发送节点到接收节点的同步信号的不确定且变化的延迟(通常也称为“分组时延变化”(PDV))的容限非常差。
现有的一个这样的时间同步协议示例是标准精度时间协议(PTP)IEEE 1588。IEEE 1588在同步过程使用两个阶段。第一阶段校正时钟源之间的时间差，被称为偏移测量。此阶段是利用从发送节点向接收节点发送的同步消息执行的。第二阶段利用从接收节点向发送节点发送的延迟请求，以及从发送节点向接收节点发送的延迟响应，积极地测量时钟源之间的延时或延迟。如此，IEEE 1588讲述了时钟源同步中的分组的双向传输。然而，IEEE 1588不能容忍高阶幅度的PDV。此外，双向消息传输在确定同步时间时较慢并且较不准确。
因此，需要这样的时间同步协议：对于发送节点和接收节点的时钟源，具有更快的同步时间，而在同步时精度更高。还希望这样的时间同步协议能够容忍高阶幅度的PDV。
发明内容
本发明在具有高的传输迟延变化的分组网络上从发送节点的时钟源向接收节点的时钟源传输精确定时信息。
根据本发明的一个方面，提供了使分组网络中的发送节点的第一时钟和接收节点的第二时钟同步的方法。选择从发送节点向接收节点传输的盖有时间戳的分组的连续间隔。在定义的接受窗口内所述连续间隔具有延迟噪声的差异。根据将所述连续间隔划界的所传输的盖有时间戳的分组的发送与接收时间戳，确定所述第二时钟的校正因子。向所述第二时钟应用所述校正因子，以使所述接收节点的所述第二时钟与所述发送节点的所述第一时钟同步。
在说明性实施例中，对于额外的连续间隔，重复进行选择连续间隔、确定校正因子以及应用校正因子的步骤。当向第二时钟应用校正因子时，可以增大选择为连续间隔所需的间隔中的所传输的盖有时间戳的分组的数量。在另一个说明性实施例中，当向第二时钟应用校正因子时，可以将延迟噪声的差异的定义的接受窗口缩小。当在定义的时间段内未选择多个连续间隔时，可以将延迟噪声的差异的定义的接受窗口增大。
在额外的实施例中，延迟噪声的差异是每一个连续间隔的发送与接收间隔的百分比变化之间的差异。另外，当某一个校正因子不在校正因子接受窗口内时，可以过滤掉该校正因子。
优选情况下，说明性实施例中的本发明提供了能够容忍高阶幅度的PDV的快速单向时间同步方法。本发明进一步提供数量级更佳的频率同步。
根据下面的对说明性的实施例的详细描述，本发明的这些特点以及其他特点和优点将变得显而易见，描述应与附图结合起来阅读。
附图说明
图1是显示了根据本发明的实施例的分组传输系统的视图；
图2是显示了根据本发明的实施例的没有PDV但具有不同时钟源频率的连续的带时间戳的分组的传输的视图；
图3是显示了根据本发明的实施例的有PDV和相同的时钟源频率的连续的带时间戳的分组的传输的视图；
图4是显示了根据本发明的实施例的分组网络中的时钟同步方法的流程图。
具体实施方式
正如下面详细地描述的，说明性实施例中的本发明一般涉及分组传输网络领域，更具体来说，涉及在具有传输迟延的分组网络上从第一时钟源向第二时钟源传输精确定时信息的改进技术。说明性实施例从在定义的接受窗口内具有延迟噪声差异的带时间戳的分组的连续间隔中提取校正因子。
首先请参看图1，该图显示了根据本发明的实施例的分组传输系统。发送节点102包括与发送节点处理器106通信的发送时钟104，或称主时钟。通过网络108向接收节点110传输包括数据和定时信息的分组。接收节点110包括与接收节点处理器114通信的接收时钟112，或称从时钟。
本发明的说明性实施例计算本地频率校正因子，以便一旦带时间戳的分组到达则在满足指定的条件时应用于在接收节点110合成的当前频率。定时分组由发送节点102处的计数器在分组离开时刻根据发送时钟104加盖时间戳Sn，其中，n是从标记为S0的任意时刻开始的序列号。在接收时，分组被由与发送时钟104同步的本地接收时钟112驱动的本地计数器加盖时间戳Rn。
本发明的说明性实施例进一步识别只使用Rn和Sn的分组传输条件的检测，这可以由连续地传输的带时间戳的分组的零PDV(或线性地增大的传输迟延变化(LPDV))产生。由于有较高的概率产生零PDV，因此，提供正确的校正因子的可能性增大。在产生LPDV的情况下，可能生成不正确的频率校正系数。因此，LPDV也可以被滤掉。LPDV的后过滤过程的复杂性取决于在分组网络中发生LPDV的概率。
现在请参看图2，视图显示了根据本发明的实施例的没有PDV但具有不同时钟源频率的连续的带时间戳的分组的传输。在发送节点202由第一时钟源以S0对初始分组加盖时间戳。在到达接收节点204时，初始分组被第二时钟源加盖时间戳R0。在发送节点202，以S1对传输队列中的下一个分组加盖时间戳，并且在到达接收节点204时，以R1对分组加盖时间戳。通过从第二发送时间戳S1减去第一发送时间戳S0，计算出第一发送时间差dS1。通过从第二接收时间戳R1减去第一接收时间戳R0，计算出第一接收时间差dR1。分别对于传输队列中的其他的分组，如对于S2，R2，执行类似的间隔计算，以分别确定下一个发送与接收时间差dS2，dR2。
在图2的说明性实施例中，当没有PDV时，对于所有测量的间隔，差值之间的比率dRn/dSn是相同的(dR1/dS1＝dR2/dS2)。此比率表示发送节点和接收节点的时钟源之间的频率的差异，fR0/fS0。当时钟源的频率相同时，dRn/dSn的比率等于1。如此，如果没有PDV，则差值之间的比率dRn/dSn是与相对频差成比例的常数。
现在请参看图3，视图显示了根据本发明的实施例的具有PDV和相同的时钟源频率的连续的带时间戳的分组的传输。图3的图例类似于图2的图例；然而，显示了LPDV。在发送节点302从第一时钟源以S0对初始分组加盖时间戳，以及在接收节点304从第二时钟源以R0加盖时间戳。如图所示，分别以S1、R1和S2，R2对随后的分组加盖时间戳。图3与图2的不同之处在于，传输迟延增大，这通过从发送节点302到接收节点304的分组传输角度的变化显示出来。可以显示出PDV，其中比率dRn/dSn随机地波动，或者如图3所示，对于连续间隔，比率可以仍保持不变，然而，它是不与相对频差成比例的常数。由于在图3的说明性实施例中频率相等，所以相对频差是1；然而，由于LPDV，该比率大于1。这样的状况会通过引入错误的校正，使频率同步恶化。
现在请参看流程图4，该流程图显示了根据本发明的实施例的分组网络中的时钟同步方法。方法从方框402开始，连续地为传输队列中的多个分组提供发送与接收时间戳。根据发送时钟在发送节点提供发送时间戳，并且根据接收时钟在接收节点提供接收时间戳。在方框404中，判断是否可以找出所传输的带时间戳的分组的连续间隔，它们的延迟噪声在定义的接受窗口内有差异。更具体地说，此差异可以被定义为每一个连续间隔的发送与接收间隔之间的百分比变化的差|((dR2-dS2)/dS2)-((dR1-dS1)/dS1)|，参看图2和3所示的连续间隔。由于PDV的某个最小值(完全是随机的并且不能降低到零)，接受窗口允许数值计算中存在所容忍的误差。还可以保证发送与接收节点的时间戳的不准确性，以及网络中遇到的其他随机延迟噪声。此接受窗口参数是所使用的每一个网络和设备特定的，并可以通过试验性的统计测量确定。
在理想情况下，统计间隔被具有相同传播迟延的分组划界，从而没有PDV。间隔需要是连续的，以便能够避免该对中的统计间隔之间的传播迟延积累。这相当于网络内的相位积累，破坏了测量。在方框406中，当判断在指定的时间段内不能找出所传输盖有时间戳的分组的连续间隔时，增大该接受窗口。这表示，延迟噪声的差异高于该接受窗口值所接受的级别。然后，返回到方框402，确定所传输盖有时间戳的分组的其他间隔。
如果判断可以找出所传输的盖有时间戳的分组的连续间隔，则在方框408中，选择在定义的接受窗口内延迟噪声有差异的连续间隔。在方框410中，判断该连续间隔是否符合其它过滤标准。如果该连续间隔不符合该其它过滤标准，则返回到方框402。在方框412中，基于连续间隔的划界的所传输盖有时间戳的分组的发送与接收时间戳，确定接收节点的时钟源的校正因子Cn。在方框414中，向接收节点的时钟源应用该校正因子，以便与发送节点的时钟源同步。在方框416中，可以增大为选择间隔所需的所传输的盖有时间戳的分组的数量，可以缩小延迟噪声的差值的接受窗口，或者，执行这两种操作，然后，返回到方框402，以重复和维护定时同步。通过增大每次命中之后为该间隔所考虑的所传输的盖有时间戳分组的数量，将花费比较长的时间获取命中，但是，准确性将改进，导致更紧密的锁定。通过缩小接受窗口，考虑较低的误差冗余以用于连续间隔之间的延迟噪声的差。
本发明的实施例面临的一个问题是，可能不知道在连续间隔中具有恒定的比率dRn/dSn的结果是否是由于LPDV，如图3所示，或没有PDV但是发送与接收节点的时钟源频率有差异，如图2所示。例如，由于频率的差异和高LPDV，可以观察到2个单位的增大。尽管频率中的差异可能需要为计数器缩小2个单位，而观察到的增大将导致校正产生，这是为计数器增大2个单位。如此，LPDV的存在将导致频率差异恶化到4个单位。错误实际增大以使频率差异翻倍。假设由于从统计学上来讲具有LPDV比具有PDV＝0的，错误的频率校正错误将是稀少的。或者，低通滤波器或频率合成器通过大多数正确的校正而减少错误的校正。
一旦选择了连续间隔并应用了校正因子，则也必须限制校正量。由于这样的校正应该使频率更靠近，所以可以预计出，对频率的额外的校正较小。因此，如果Cn超出指定的校正接受窗口间隔之外，这说明，遇到了LPDV情况，并且可以放弃校正。在此过滤条件中，应该提供大于频率的最大预计移动的初始值。
下面描述了一种统计算法，其中，使用了下列变量符号：
Sn＝分组n的源时间戳
Rn＝分组n的到达时间戳
dSn＝Sn-Sn-m＝统计间隔n的主计数器增量(第一Sn差分)
dRn＝Rn-Rn-m＝统计间隔n的从计数器增量
fRn＝要写入的频率值
m＝为统计窗口考虑的连续样本的数量(可以动态地调整)。初始值＝1。
Cn＝fCn＝dSn/dRn＝从样本n中扣除的频率校正系数
Pn＝本地变化因子＝(dRn-dSn)/dSn
RPn＝(反比)＝(dRn-dSn)/dRn
HSF＝命中(频率校正)之后的接受窗口收缩因子。初始值＝100ppm＝10exp-4；必须是启动程序时的初始参数
RF＝恢复因子＝接受窗口大小随击中之间的时间的增大。初始值＝10exp-10。必须是启动程序时的初始参数
Hit＝基于此算法的频率校正事件。
FCAW＝接受窗口，如果Cn在这样的间隔内，发现命中并且触发频率校正(它是可自适应的，并可以在100ppm到4ppB之间的任意处)
NTAW＝网络噪声接受窗口。
Hit＝表示是否执行了频率校正(“1”)。一比特数组。
V＝精度的变化＝比例系数＝如果在某一时间内没有击中，降低精度的速率。初始值＝D。
VC＝变化计数器。初始值＝0；
D＝循环队列深度。初始值＝128(也作为运行时间参数)
可以对于每F个样本，例如，二分之一，或16个样本，在后台处理算法。F可以波动，因为它只是CPU何时可用于执行计算的函数。它基本上是队列中的标记为L的最后一个被处理样本和实际样本L+F之间的差。将有大约128个位置的循环队列(D＝128)。ISR将对于队列中的每个新的新的接收到的样本设置新的Sn和Rn，并更新其指针。然后，当CPU可用时，它将在后台处理F-L个样本。ISR将增大L+F写入指针，主程序将增大基本读取指针L。它们将在D＝128处折回。
1.开始
a.初始化所有参数
b.fRn＝DF；
2.For n＝L+1 to L+F
a.计算dSn＝Sn-Sn-m和dRn＝Rn-Rn-m
b.计算Cn＝dSn/dRn和Pn＝(dRn-dSn)/dSn；RPn＝(dRn-dSn)/dRn
3.for n＝L+1 to L+F测试Abs(Pn-Pn-m)＊1000000000＜AW
a.是：
·如果Abs Cn＜FCAW
·设置Hit(n)＝1
·FCAW＝FCAW/HFC
·NTAW＝NTAW/HSF(必须在AW＞7饱和)
·fRn＝fRn-m＊(Cn+Cn-m)/2-(Cn+Cn-m)/2所
代表的正确的本地频率，预料是作为变量存储的fRn
·m＝m+1；(在m＝64饱和)
·VC＝0
·在n＝L+F以4继续(确保检查过所有F值)。
否则FCAW＝FCAW+FCRF
继续到b
b.否
·Hit(n)＝0
·NTAW＝NTAW+RF
·如果VC-V＝0或VC-V＞0则
1.m＝m-1。m不能取低于1(饱和的)
2.VC＝0
·VC＝VC++
·在n＝L+F以4继续
4.L＝L+F
5.将所有Sn、Rn、dSn、dRn、Cn、Hit、每个被处理样本n的VC存储在主文件中(或将其发送到另一位置进行存储)。
本发明可以以一个或多个集成电路或计算机程序的形式来实现。例如，根据本发明的给定系统节点可以作为包括至少一个处理器和至少一个存储器的一个或多个集成电路来实现。很多其他配置也是可以的。
在这样的集成电路实现方式中，在半导体晶片的表面上通常以重复的模式形成多个相同管芯。每个管芯都包括这里所描述的器件，并可以包括其他结构或电路。单个管芯是从晶片切割而成的，然后，作为集成电路封装起来。本领域技术人员将知道如何切割晶片和封装管芯以产生集成电路。如此制造的集成电路被视为本发明的一部分。
虽然这里是参考附图描述本发明的说明性实施例的，但是，可以理解本发明不仅限于那些具体的实施例，在不偏离本发明的范围或精神的情况下，本领域技术人员可以作出各种其他更改和修改。本发明的说明性实施例也可以作为软件程序或处理信息的任何其他逻辑方法来实现。

Claims (11)

1.一种使分组网络中的发送节点的第一时钟和接收节点的第二时钟同步的方法，包括下列步骤：
选择从发送节点向接收节点传输的盖有时间戳的分组的连续间隔，其中，所述连续间隔被选择为使得具有在定义的接受窗口内的延迟噪声的差异；
根据将所述连续间隔划界的所传输的盖有时间戳的分组的发送与接收时间戳，确定所述第二时钟的校正因子；
向所述第二时钟应用所述校正因子，以使所述接收节点的所述第二时钟与所述发送节点的所述第一时钟同步；以及
调整(i)在间隔中选择为连续间隔所需的所传输的盖有时间戳的分组的数量和(ii)定义的接受窗口中的至少其一；
其中，定义的接受窗口为延迟噪声的差异指定可接受的值的范围。
2.根据权利要求1所述的方法，进一步包括以下步骤：对于所传输的盖有时间戳的分组的额外的连续间隔，重复所述选择、确定和应用步骤。
3.根据权利要求1所述的方法，其中，调整步骤包括以下步骤：当向所述第二时钟应用校正因子时，增大在间隔中选择为连续间隔所需的所传输的盖有时间戳的分组的数量。
4.根据权利要求1所述的方法，其中，调整步骤包括以下步骤：当向所述第二时钟应用校正因子时，将所述定义的接受窗口减小。
5.根据权利要求1所述的方法，其中，调整步骤包括以下步骤：当在定义的时间段内未选择连续间隔时，将所述定义的接受窗口增大。
6.一种使分组网络中的发送节点的第一时钟和接收节点的第二时钟同步的系统，包括：
用于选择从发送节点向接收节点传输的盖有时间戳的分组的连续间隔的装置，其中，所述连续间隔被选择为使得具有在定义的接受窗口内的延迟噪声的差异；
用于根据将所述连续间隔划界的所传输的盖有时间戳的分组的发送与接收时间戳，确定所述第二时钟的校正因子的装置；
用于向所述第二时钟应用所述校正因子，以使所述接收节点的所述第二时钟与所述发送节点的所述第一时钟同步的装置；以及
用于调整(i)在间隔中选择为连续间隔所需的所传输的盖有时间戳的分组的数量和(ii)定义的接受窗口中的至少其一的装置；
其中，定义的接受窗口为延迟噪声的差异指定可接受的值的范围。
7.根据权利要求6所述的系统，其中，所述系统进一步包括以下装置：用于对于所传输的盖有时间戳的分组的额外的连续间隔，重复所述选择、确定和应用的装置。
8.根据权利要求6所述的系统，其中，用于调整的装置包括以下装置：用于当向所述第二时钟应用校正因子时，增大在间隔中选择为连续间隔所需的所传输的盖有时间戳的分组的数量的装置。
9.根据权利要求6所述的系统，其中，用于调整的装置包括以下装置：用于当向所述第二时钟应用校正因子时，将所述定义的接受窗口减小的装置。
10.根据权利要求6所述的系统，其中，用于调整的装置包括以下装置：用于当在定义的时间段内未选择连续间隔时，将所述定义的接受窗口增大的装置。
11.根据权利要求6所述的系统，其中使用一个或多个集成电路来实现每一个所述装置。
CN2007800354663A 2006-09-29 2007-05-01 用于分组网络上的单向定时消息传输的方法和设备 Active CN101517968B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/536,989 US7839897B2 (en) 2006-09-29 2006-09-29 Methods and apparatus for unidirectional timing message transport over packet networks
US11/536,989 2006-09-29
PCT/US2007/067900 WO2008042464A1 (en) 2006-09-29 2007-05-01 Methods and apparatus for unidirectional timing message transport over packet networks

Publications (2)

Publication Number Publication Date
CN101517968A CN101517968A (zh) 2009-08-26
CN101517968B true CN101517968B (zh) 2012-08-22

Family

ID=38962702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800354663A Active CN101517968B (zh) 2006-09-29 2007-05-01 用于分组网络上的单向定时消息传输的方法和设备

Country Status (7)

Country Link
US (1) US7839897B2 (zh)
EP (1) EP2067305B1 (zh)
JP (1) JP5330247B2 (zh)
KR (1) KR101323956B1 (zh)
CN (1) CN101517968B (zh)
CA (1) CA2660030A1 (zh)
WO (1) WO2008042464A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839897B2 (en) 2006-09-29 2010-11-23 Agere Systems Inc. Methods and apparatus for unidirectional timing message transport over packet networks
DE102008039793A1 (de) * 2008-08-26 2010-03-04 Siemens Aktiengesellschaft Verfahren zur Taktsynchronisierung in einem Kommunikationsnetz und Kommunikationsnetz
US8416812B2 (en) 2008-09-22 2013-04-09 Codrut Radu Radulescu Network timing synchronization systems
CN102197611B (zh) * 2008-10-24 2014-06-04 艾利森电话股份有限公司 用于分组网络同步的方法和设备
EP2228927A1 (en) * 2009-03-12 2010-09-15 Alcatel Lucent Method for processing distributed data having a chosen type for synchronizing communication nodes of a data packet network, and associated device
GB0908884D0 (en) * 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Time recovery over packet networks
CN102045828A (zh) * 2009-10-22 2011-05-04 中兴通讯股份有限公司 一种发送语音信息的方法和设备
CN101719867B (zh) * 2009-11-23 2012-07-25 中兴通讯股份有限公司 一种包交换网络中的时钟恢复方法及系统
JP2011217062A (ja) * 2010-03-31 2011-10-27 Sony Corp カメラシステム、信号遅延量調整方法及びプログラム
EP2445127A1 (fr) * 2010-10-22 2012-04-25 Alcatel Lucent Procédé non intrusif de synchronisation d'horloges maître et esclave d'un réseau à commutation de paquets, et dispositifs de synchronisation associés
CN102111259A (zh) * 2011-03-03 2011-06-29 北京航空航天大学 天基路由交换系统数据同步传输方法、装置和系统
WO2013066437A2 (en) 2011-07-20 2013-05-10 Aviat Networks, Inc. Systems and methods of network synchronization
US20130077641A1 (en) * 2011-09-22 2013-03-28 Harley F. Burger, Jr. Systems, Circuits and Methods for Time Stamp Based One-Way Communications
WO2013071725A1 (zh) * 2011-11-17 2013-05-23 中兴通讯股份有限公司 分组时钟恢复方法及装置
US9256247B2 (en) 2012-01-04 2016-02-09 Marvell World Trade Ltd. Method and apparatus for communicating time information between time aware devices
EP2618502A1 (en) * 2012-01-19 2013-07-24 ABB Technology AG Data transmission over packet switched network
US9106352B2 (en) * 2012-02-27 2015-08-11 Telefonaktiebolaget L M Ericsson (Publ) Frequency distribution using precision time protocol
US8681772B2 (en) * 2012-05-11 2014-03-25 Vitesse Semiconductor Corporation Timing synchronization for networks with radio links
US9664539B2 (en) * 2012-11-30 2017-05-30 Blackberry Limited Time stamping a sensor sample
US20170195980A1 (en) * 2015-12-31 2017-07-06 Bose Corporation Synchronizing clocks in a network
EP4287532A3 (en) 2016-12-06 2024-03-06 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for latency monitoring
EP3584780B1 (en) * 2017-02-17 2021-10-13 Nippon Telegraph And Telephone Corporation Sensing system and time stamp correction method
EP3382918B1 (en) * 2017-03-30 2022-09-28 ADVA Optical Networking SE System and method of clock management in a packet data network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1294116A2 (en) * 2001-09-18 2003-03-19 Nortel Networks Limited Technique for synchronizing clocks in a network
EP1394975A2 (en) * 2002-08-24 2004-03-03 Zarlink Semiconductor Limited Adaptive Clock Recovery
CN1759553A (zh) * 2003-01-14 2006-04-12 霍尼韦尔国际公司 使通信网的系统时间和参考时钟同步的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533021A (en) * 1995-02-03 1996-07-02 International Business Machines Corporation Apparatus and method for segmentation and time synchronization of the transmission of multimedia data
JP3134048B2 (ja) * 1996-03-07 2001-02-13 三菱電機株式会社 クロック再生装置およびクロック再生方法
JPH10210019A (ja) * 1997-01-21 1998-08-07 Mitsubishi Electric Corp クロック再生装置およびクロック再生方法
JP3358528B2 (ja) * 1998-03-27 2002-12-24 ヤマハ株式会社 通信装置及び通信方法
US7103124B1 (en) * 1999-12-30 2006-09-05 Telefonaktiebolaget Lm Ericsson (Publ) Synchronization of nodes
US7068746B1 (en) * 2000-03-01 2006-06-27 Lucent Technologies Inc. Base station transceiver to radio network controller synchronization filtering function
JP3417392B2 (ja) * 2000-09-08 2003-06-16 ヤマハ株式会社 同期制御装置
US6898213B1 (en) * 2000-10-16 2005-05-24 Iprad Ltd. Circuit emulation service (CES) over IP
JP4623867B2 (ja) * 2001-06-18 2011-02-02 ティーオーエー株式会社 受信装置及び受信再生方法
JP3655249B2 (ja) * 2002-03-05 2005-06-02 松下電器産業株式会社 データ受信再生方法およびデータ通信装置
KR100640492B1 (ko) * 2004-08-31 2006-10-30 삼성전자주식회사 네트워크의 가용 대역폭 측정 방법
US7839897B2 (en) 2006-09-29 2010-11-23 Agere Systems Inc. Methods and apparatus for unidirectional timing message transport over packet networks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1294116A2 (en) * 2001-09-18 2003-03-19 Nortel Networks Limited Technique for synchronizing clocks in a network
EP1394975A2 (en) * 2002-08-24 2004-03-03 Zarlink Semiconductor Limited Adaptive Clock Recovery
CN1759553A (zh) * 2003-01-14 2006-04-12 霍尼韦尔国际公司 使通信网的系统时间和参考时钟同步的方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
James Aweya et.al..《Clock recovery based on packet inter-arrival time averaging》.《Computer Communications》.elsevier,2006,第29卷(第10期),第1696-1709页. *

Also Published As

Publication number Publication date
JP2010505362A (ja) 2010-02-18
KR101323956B1 (ko) 2013-12-19
CN101517968A (zh) 2009-08-26
JP5330247B2 (ja) 2013-10-30
WO2008042464A1 (en) 2008-04-10
KR20090076901A (ko) 2009-07-13
US20080080567A1 (en) 2008-04-03
EP2067305A1 (en) 2009-06-10
EP2067305B1 (en) 2012-08-15
CA2660030A1 (en) 2008-04-10
US7839897B2 (en) 2010-11-23

Similar Documents

Publication Publication Date Title
CN101517968B (zh) 用于分组网络上的单向定时消息传输的方法和设备
KR101749202B1 (ko) 타임스탬프를 생성하는 방법, 장치, 그리고 시스템
EP3284217B1 (en) Methods, systems, and computer readable medium for synchronizing timing among network interface cards (nics) in a network equipment test device
US6658025B2 (en) Synchronization in packet-switched telecommunications system
CN101449520B (zh) 网络时间协议精确时间戳标记服务
CN108880723B (zh) 一种时钟同步的方法和装置
CN111669244A (zh) 在时钟域之间传输计数器值时保持正确的时间
US6741952B2 (en) Instrument timing using synchronized clocks
CN101675614A (zh) 使网络组件的时钟与另外的网络组件的时钟同步的方法及其网络组件
EP3883151B1 (en) Time synchronization method and device
CN113810145A (zh) 接收端时间戳准确性
CN102197611A (zh) 用于分组网络同步的方法和设备
CN109039514A (zh) 一种提高ieee1588时间戳精度的方法
TWI726448B (zh) 利用對準標記實現時間戳記的奈秒精度及其形成方法
CN111107623A (zh) 一种系统时钟同步方法
WO2007009458A2 (en) Time synchronization algorithm for measurement systems with random delays
CN112640355B (zh) 一种mac装置及时间点估算方法
CN113890841B (zh) 高效的大规模单向延迟测量方法及装置
US6801505B1 (en) Method of using computer equipment to send a time-stamped frame
CN118300739A (zh) 一种时间戳标记装置、时间计数器补偿方法及计算机设备
Chen et al. A Fast Clock Synchronization Method for Wireless Sensor Networks Based on Grey Prediction.
WO2022160283A1 (zh) 一种采样方法、采样电路及分布式网络的时钟同步方法
Yamashita et al. A statistical method for time synchronization of computer clocks with precisely frequency-synchronized oscillators
CN117856951A (zh) 基于硬件时钟的对时方法、装置、存储介质以及电子设备
CN117879747A (zh) 报文时间戳的获取方法、装置、设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: AGERE SYSTEMS GUARDIAN CORP.

Free format text: FORMER NAME: EGREE SYSTEM CO. LTD.

CP03 Change of name, title or address

Address after: Delaware

Patentee after: Agere Systems Inc.

Address before: American Pennsylvania

Patentee before: AGERE SYSTEMS Inc.

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: American Pennsylvania

Patentee after: Agere Systems Inc.

Address before: Delaware

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right

Effective date of registration: 20160906

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: American Pennsylvania

Patentee before: Agere Systems Inc.

TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd.

TR01 Transfer of patent right