JP3134048B2 - クロック再生装置およびクロック再生方法 - Google Patents
クロック再生装置およびクロック再生方法Info
- Publication number
- JP3134048B2 JP3134048B2 JP08050129A JP5012996A JP3134048B2 JP 3134048 B2 JP3134048 B2 JP 3134048B2 JP 08050129 A JP08050129 A JP 08050129A JP 5012996 A JP5012996 A JP 5012996A JP 3134048 B2 JP3134048 B2 JP 3134048B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- difference
- reception interval
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000011084 recovery Methods 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 124
- 238000001514 detection method Methods 0.000 claims description 42
- 230000008929 regeneration Effects 0.000 claims description 2
- 238000011069 regeneration method Methods 0.000 claims description 2
- 238000012937 correction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 5
- 230000001172 regenerating effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 101710130181 Protochlorophyllide reductase A, chloroplastic Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010367 cloning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/181—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a numerical count result being used for locking the loop, the counter counting during fixed time intervals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0664—Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
Description
装置において、送信側から送出されるクロック情報を使
用して受信側で送信側のクロックを再生するクロック再
生装置、およびこのような場合のクロック再生方法に関
するものである。
ック、オーディオビジュアル/マルチメディア関連(H
シリーズ)勧告集(平成7年2月18日 財団法人日本
ITU協会発行)の勧告H.222.0(182頁〜1
84頁)に示されるような従来のクロック再生装置を示
す構成図であり、図において11は電圧制御発振器、こ
の電圧制御発振器11から出力される再生クロックで動
作するカウンタ、13は減算器、14はローパスフィル
タ及び利得手段である。
クロック情報をPCR(program clock reference)、受
信側で再生するクロック情報をSTC(system time clo
ck)と呼んでおり、PCRは送信側で使用するクロック
で動作するカウンタのカウンタ値、STCは受信側で再
生したクロックで動作する上記カウンタ12のカウンタ
値である。また15は上記減算器13で求められるPC
RとSTCの差分、16はローパスフィルタ及び利得手
段14から上記電圧制御発振器11に出力される制御電
圧である。
いて送信装置のクロックの再生を開始する場合は、まず
最初に到着した送信クロック情報(PCR)100をカ
ウンタ2にロードする。カウンタ12は電圧制御発振器
11が出力する再生クロックでカウント動作を行う。こ
こで、2番目のPCR100が到着すると、この時点で
のカウンタ2の出力である再生クロック情報(STC)
101は減算器3に入力され、到着した2番目のPCR
100との差分15が求められる。
するカウンタの値であり、STCは受信装置のクロック
で動作するカウンタの値であるので、PCR100とS
TC101の差分は、送信装置のクロックと受信装置の
クロックとの間の周波数の差に起因する量を示す。例え
ば、送信装置のクロック周波数が受信装置のクロック周
波数より20Hz高ければ、1秒間でPCR100のカ
ウント値の増加分は、STC101のカウント値の増加
分より20大きい値となる。したがって、PCR100
とSTC101の差分10が前回と今回で同じ値であれ
ば、同じ時間でカウントする数が同じであるから、周波
数が同じということである。
同じになれば、カウンタの進み具合が同じになったとい
うこと、すなわち送信側周波数と再生周波数が同じであ
ることを示す。減算器13から出力される差分15は、
ローパスフィルタ及び利得手段14で制御電圧16に変
換され、電圧制御発振器11に対して出力される。この
制御電圧16により電圧制御発振器11の周波数が変化
し、それに伴いカウンタ12の出力が変化し、PCR1
00とSTC101の差分の変化する量が次第に減少す
る。
繰り返し、減算器3の出力(PCR100とSTC10
1の差分)が一定となるように、すなわち同じ時間でカ
ウントアップする値が送信側と等しくなるように電圧制
御発振器3の周波数を制御することにより、送信側と同
じ周波数のクロック再生を行う。
がなされ安定している状態で、通常、PCR100とS
TC101の差分は一定値(オフセット)を維持する。
これは、最初、PCR100をカウンタ12にロードす
るのでこの時点でオフセットは無いが、送信側周波数の
再生動作前なので、送信側周波数と再生周波数はずれて
おり、PCR100とカウンタ12のカウンタ値は徐々
にずれていき、再生動作に伴い差分が一定になるように
再生周波数が制御されるため、安定した状態ではオフセ
ットをもつことになるということである。
ロック再生装置では、単に送信クロック情報(PCR)
と再生クロック情報(STC)の差分を送受間の周波数
の違いを表わすものとして使用し、送信クロック情報の
受信間隔によらず、ローパスフィルタおよび利得手段へ
入力して制御を行っている為、差分が等しければ、同一
の制御電圧を出力していた。
情報の差分は送信クロック情報の受信間隔に比例する
為、例えば同じ周波数差がある場合でも、送信クロック
情報の伝送間隔が長いものと短いものとでは出力される
差分の値が異なることになるが、同じ周波数差を修正す
るための発振器に対する制御電圧は同じにする必要があ
る。したがって、送信クロック情報の伝送間隔が異なる
場合には、同じローパスフィルタ及び利得手段を用いる
ことはできず、送信クロック情報の伝送間隔に対応した
最適化をその都度行う必要があるという問題があった。
御電圧の変化に対する出力周波数変化の関係がカタログ
に示される値と実際に出力される値が異なる場合が多
い。この為、システムを構成する毎に、電圧制御発振器
の制御電圧と出力周波数の特性を実測して調整を行う必
要があるという問題があった。
報の差分が一定となることが送受信双方で同じ周波数で
あることを示し、この差分を一定にするように制御して
いたが、上述のようにPCRとSTCの差分はオフセッ
トを含む値である。したがって、受信装置で、送信クロ
ック情報と再生クロック情報の値を同期させてデータ処
理を行うような装置の場合に、受信した送信クロック情
報と再生クロック情報の差分が大きい場合、その差分に
相当する時間のデータを受信装置内に蓄積する必要があ
り、この差分を吸収する為のバッファが必要となる。こ
のため、差分の発生量に対応した設計を行なわざるを得
ず、またバッファなどのハードウエアの規模が増大して
コストアップにつながるという問題があった。また、受
信開始後にカウンタ値をロードしたり、リセットすると
カウンタ値の不連続が生じ、データ処理を行う装置の動
作に支障をきたす。
ためになされたもので、送信クロック情報の伝送間隔に
よらず、常に最適化された制御がなされるクロック再生
装置、およびクロック再生方法を得ることを目的とす
る。
性のばらつきに応じて調整を行う必要がない、クロック
再生装置およびクロック再生方法を得ることを目的とす
る。
ロック情報の差分を最小とし、受信装置の設計を容易と
するクロック再生装置およびクロック再生方法を得るこ
とを目的とする。
ク再生装置は、再生クロックを出力する再生クロック出
力手段と、送信側クロック周波数を示す送信クロック情
報を受信する送信クロック情報受信手段と、この送信ク
ロック情報受信手段で受信された上記送信クロック情報
と上記再生クロック出力手段から出力される再生クロッ
クの周波数を示す再生クロック情報との差分を検出する
クロック差分検出手段と、上記送信クロック情報受信手
段による上記送信クロック情報の受信間隔を検出し出力
する受信間隔出力手段と、この受信間隔出力手段からの
上記受信間隔と上記クロック差分検出手段からの上記差
分に基づき上記再生クロック出力手段の再生クロック周
波数を制御する制御手段とを備えたものである。
ク受信手段が複数の上記送信クロック情報を受信する間
隔を検出する検出手段と、所定の受信間隔しきい値を設
定する受信間隔設定手段と、この受信間隔設定手段に設
定された上記所定の受信間隔しきい値と上記検出手段で
検出された受信間隔との比較結果に基づき出力する受信
間隔を求め出力する出力手段とから構成するものであ
る。
ック差分検出手段により求められる上記差分に基づき上
記所定の受信間隔しきい値を設定するようにしたもので
ある。
出手段により求められる上記差分に基づき、上記再生ク
ロック出力手段の再生クロック周波数の制御変動幅を設
定し制御を行うようにしたものである。
段からの上記受信間隔と上記クロック差分検出手段から
の上記差分に基づき上記送信側クロック周波数と上記再
生クロック周波数との周波数差分を求め、この周波数差
分に基づき上記再生クロック出力手段の再生クロック周
波数を制御する制御信号を生成するとともに、異なる複
数のタイミングで求められた上記周波数差分に基づき、
生成する上記制御信号の補正を行うようにしたものであ
る。
段からの上記受信間隔と上記クロック差分検出手段から
の上記差分に基づき上記送信側クロック周波数と上記再
生クロック周波数との周波数差分を求め、この周波数差
分より大きい制御幅で、上記再生クロック出力手段の再
生クロック周波数を制御するようにしたものである。
送信側クロック周波数を示す送信クロック情報の受信間
隔を検出し、上記受信された送信クロック情報と再生ク
ロックの周波数を示す再生クロック情報との差分を検出
し、この検出された差分と上記受信間隔とに基づき再生
クロック周波数を制御するようにしたものである。
の設定された所定の受信間隔しきい値と上記検出された
受信間隔との比較結果に基づき、上記再生クロック周波
数を制御する受信間隔を求めるようにしたものである。
しきい値を設定するようにしたものである。
ク周波数の制御変動幅を設定し制御を行うようにしたも
のである。
送信側クロック周波数と上記再生クロック周波数との周
波数差分を求め、この周波数差分に基づき上記再生クロ
ック周波数を制御する制御情報を生成するとともに、異
なる複数のタイミングで求められた上記周波数差分に基
づき、生成する上記制御信号の補正を行うようにしたも
のである。
送信側クロック周波数と上記再生クロック周波数との周
波数差分を求め、この周波数差分より大きい制御幅で、
上記再生クロック周波数を制御するようにしたものであ
る。
置の実施の形態1を示すブロック図である。1は再生ク
ロックを出力する再生クロック出力手段としての発振
器、2はこの発振器1からの再生クロックで動作し、そ
のカウント値を再生クロック情報101として出力する
カウンタである。この再生クロック情報101は、カウ
ンタ2が発振器1の再生クロックで動作することからそ
の周波数を示す情報であり、かつこのクロック再生装置
における時間経過を示す情報でもある。
ック差分検出手段としての減算器であり、送信クロック
情報100を受信するとともに、受信した送信クロック
情報100と上記カウンタ2から出力される再生クロッ
ク情報101との差分を検出し、クロック情報差分10
2として出力するものである。
102に基づき上記発振器1の再生クロック周波数を制
御する制御信号104を出力する制御手段である。5は
上記減算器3が送信クロック情報100を受信する間隔
を検出しこれに基づいて受信間隔103を上記制御手段
4に出力する受信間隔出力手段である。
再生装置においてクロック再生を開始する場合、最初に
減算器3に入力する送信クロック情報100をカウンタ
2にロードする。なお、送信クロック情報の到着は、送
信クロック情報100が送信される信号線あるいは時系
列中の所定ビットのフラグを検出してもよいし、到着を
示す信号線(図示せず)でしらせるようにしてもよい。
ク情報101(この時点では再生クロック情報=送信ク
ロック情報)として受信間隔出力手段5に出力され保持
されるとともに、減算器3にも出力される。またカウン
タ2はこのロードされた値からスタートして発振器1か
らの再生クロックによりカウント動作をすすめる。
たならば、その送信クロック情報100と上記カウンタ
2からの再生クロック情報101は減算器3において差
分がとられ、送信側および再生側のクロック周波数を示
す情報同士の差分としてクロック情報差分102が出力
される。
時点までにカウントアップされた再生クロック情報10
1が入力される。この受信間隔出力手段5に入力される
再生クロック情報101はこの装置内の時間経過を示す
情報としての意味を持ち、最初の送信クロック情報10
0が到着したときに保持しておいた再生クロック情報1
01と今回入力された再生クロック情報101との差分
を検出することにより、送信クロック情報100の受信
間隔を求める。
て制御手段4に出力される。なお、受信間隔出力手段5
では今回入力された再生クロック情報101を保持す
る。制御手段4では、この受信間隔出力手段5からの受
信間隔103を入力したならば、この受信間隔103と
上記減算器3からのクロック情報差分102とに基づ
き、発振器1の再生クロック周波数の制御を行う基準と
なる送受間の周波数差(Δf)を算出する。なお制御手
段4に対し受信間隔103が入力されたことは、受信間
隔103が送信される信号線あるいは時系列中の所定ビ
ットのフラグを検出してもよいし、到着を示す信号線
(図示せず)で制御手段にしらせるようにしてもよい。
02を保持する。上記Δfの算出式を式(1)に示す。
ロックのカウンタ値で表されるので、受信間隔を基準ク
ロック周波数fで割った値が時間(受信間隔時間)を示
す。例えばf=106Hz、受信間隔(カウンタ値)=
105の場合は、受信間隔時間は0.1sec(100
msec)を示す。
ック周波数が、式(1)により求めたΔfだけ変化する
ように制御信号104を出力する。発振器1では、制御
信号104により、出力クロックの周波数が変化し、こ
れによりΔfが減少する。(理想的な動作が行なわれた
場合には、1度の制御でΔf=0となる。)
いる場合は、制御信号の電圧を変化することによりΔf
の周波数を制御することでき、また発振器1として周波
数シンセサイザを用いる場合は発生周波数値を変化する
ことにより、Δfの周波数を制御することができる。ま
た、Δf≠0となっていない場合は上記の動作を繰り返
し、Δf=0になるまで行なう。
分情報と今回のクロック差分情報とが等しくなったこ
と、すなわち、送信クロック情報100と再生クロック
情報101との差が常に一定になり、同じ時間内でカウ
ントされる数が同じになったことを示しており、この時
点で、送信装置で使用しているクロック周波数が完全に
再生されたことになる。なお、Δf=0ということは、
クロック情報差分102自体が0になったということで
はない。
送間隔が定期的、不定期であったり、あるいは伝送間隔
が異なる送信装置であっても、常に最適化された制御が
できる。
き制御信号104を生成する例を示したが、必ずしもΔ
fを算出する必要はなく、受信間隔103と上記減算器
3からのクロック情報差分102とに基づき、直接的に
発振器1の再生クロック周波数の制御信号を生成するこ
とができる。
するための情報としてカウンタ2のカウント値を用いる
ものを示したが、これに限らず、例えば受信間隔出力手
段5内にタイマを備え、その時刻情報を用いてもよい。
手段を構成したものを示したが、送信クロック受信手段
を別個に構成してもよい。
発振器1への制御信号の生成の全部あるいは一部をソフ
トウェアで実現してもよい。図2は、このような場合を
示すフローチャートである。
受信する。最初に受信した送信クロック情報は、再生ク
ロックで動作するカウンタにロードされる。ステップS
2ではステップS1で送信クロック情報を受信した時刻
を記憶する。ステップS3では、受信した送信クロック
情報及び再生クロックで動作するカウンタ値(再生クロ
ック情報)より、クロック情報差分(送信クロック情報
−再生クロック情報)を検出するとともに記憶する。
クロック情報を受信した時刻と今回送信クロック情報を
受信した時刻とから受信間隔を検出する。この時刻は、
タイマの時刻を用いて計算してもよいし、上記再生クロ
ック情報を時刻情報として用いて(現在の再生クロック
情報−前回の再生クロック情報)を検出するようにして
もよい。
れたクロック情報差分と前回のステップS3で求めて記
憶しておいたクロック情報差分とステップS4で求めら
れた受信間隔とにより、送信側、再生側のクロックの周
波数差が0となるような制御情報を生成し出力する。な
お、ここでは図1の制御手段4の動作説明で示したよう
に式(1)のΔfを求め、これから制御情報を求めるよ
うにしてもよい。
求められた制御情報により再生クロック周波数の制御を
行う。このような動作を、送信クロック情報を受信する
毎にくりかえし行ない、クロックを再生する。
再生では、再生側で算出される送信クロック周波数の検
出精度は、受信間隔時間と比例する。したがって、あま
り短い受信間隔では高い検出精度が得られない。ここで
はある程度の検出精度をもたせることにより、各種シス
テムに必要とされる周波数の検出精度でクロック再生を
行なえるようにする実施形態を示す。
する。上述の式(1)において、受信間隔時間が100
msecである場合、Δfの値は、 Δf=(クロック差分情報k−クロック差分情報k-1)×10 となり、算出されるΔfの値は、10Hz単位となる
合、Δfの値は、 Δf=(クロック差分情報k − クロック差分情報k-1)×1 となり、算出されるΔfの値は、1Hz単位となる。し
たがって、検出精度を高くしたい場合は、短い時間で送
信クロック情報100が受信されてもすぐに再生クロッ
ク制御を行わず、所定の受信間隔を経過した後に再生ク
ロック制御を行うようにすればよい。
装置を示すブロック図であり、1〜4は実施形態1と同
様のものである。5は受信間隔出力手段、6は減算器3
が複数の送信クロック情報100を受信する間隔を検出
する検出手段、7は所定の受信間隔しきい値を設定する
受信間隔設定手段、8はこの受信間隔設定手段7に設定
された設定受信間隔106と上記検出手段6で検出され
た検出受信間隔105との比較結果に基づき出力する受
信間隔103を求め出力する出力手段である。
手段7には予め設定受信間隔を設定する。検出手段6で
は、送信クロック情報100を受信する毎に上記実施形
態1で説明したように再生クロック情報101に基づき
受信間隔を検出し、検出受信間隔105として出力手段
8に出力する。
定受信間隔106との比較を行なう。検出受信間隔10
5>設定受信間隔106の場合は、検出受信間隔が所望
の検出精度をだすために設定した受信間隔を満足する受
信間隔ということなので、この検出受信間隔105を受
信間隔103として制御手段4に対して出力する。ま
た、検出手段6はこのときの再生クロック情報101
(受信時刻情報)を保持する。
れたことをトリガとして、このときのクロック情報差分
102と受信間隔103とから実施形態1と同様にして
Δfを算出し、制御信号104を出力して発振器1に対
する制御を行なう。
106の場合は、検出受信間隔が所望の検出精度をだす
ために設定した受信間隔に満たなということなので、出
力手段8は受信間隔103を出力しない。また検出手段
6はその結果を検知し、検出手段6はこのときの再生ク
ロック情報101を破棄する。したがって、検出手段6
は、次に送信クロック情報100を受信したときに行う
受信間隔の検出動作は、直前の再生クロック101(受
信時刻情報)からの間隔ではなく、前に出力手段8から
受信間隔103が出力されたときからの間隔を検出する
動作ということになる。これを検出受信間隔105>設
定受信間隔106となるまで動作を繰り返す。以上によ
り、所望の検出精度をもってクロック再生を行なうこと
ができる。
トである。実施形態1で示した図2と異なるのは、図2
のステップS4が図4でステップS41、S42にかわ
った点である。ステップS41では、検出受信間隔が検
出され、ステップ42で、検出受信間隔>設定受信間隔
が判定される。ここでYESならステップS5において
この検出受信間隔を用いた制御信号生成が行われ、NO
ならステップS1にもどる。
精度をあげるために受信間隔を所定の値に保つ形態を示
したが、受信間隔を長くすると送信クロック情報の検出
精度はあがるものの、発振器への制御を行う回数も少な
くなるため、クロック再生が安定するまでの収束に余分
に時間がかかってしまう。
ことにより、収束時間の短縮と、安定後の高い検出精度
を双方を実現する形態を示す。
ック再生装置を示すブロック図であり、1〜6、8は実
施の形態2で示した図3と同様のものである。71は受
信間隔設定手段であり、制御手段4で求められた周波数
差(Δf)107に基づき設定受信間隔を設定する。
は実施の形態2と同様である。ただし、受信間隔設定手
段71は、制御手段4で求めた周波数差107に基づい
て設定受信間隔を設定し、出力手段8に出力する。Δf
が大きい間は設定受信間隔106を小さくして、発振器
への制御回数を多くし、Δfの値の減少を早め、またΔ
fが減少したならば設定受信間隔106を大きくして精
度の高い制御を行うことにより、収束時間の短縮と高い
周波数の検出精度の双方を得ることができる。
例を示す説明図である。クロック再生を開始した直後の
Δfが−10、設定受信間隔が1となっている。まず1
回目の制御は受信間隔=1で行われる。このときΔf=
8が算出され、この分だけ周波数を修正するような制御
が行われる。したがって制御後はΔfは2となる。ただ
し、この時点で算出されたΔfは8であり、値が大きい
ので受信間隔の設定は変更しない。
行われ、Δf=1が算出され、この分だけ周波数を修正
するような制御が行われる。したがって制御後はΔfは
1となる。そしてこの時点で算出された、Δfが1と小
さいので受信間隔を変更し、受信間隔=5を設定する。
れ、Δf=1が算出される。このときΔfの値は変化し
ていないので受信間隔の設定は変更しない。4回目は、
受信間隔=5でΔf=0を算出する。Δf=0になった
ので送信装置のクロック周波数の再生がなされたことに
なる。
動作周波数の変動範囲や、一定時間で変動が許容される
周波数範囲(周波数ドリフト)が規定される。例えば上
述のITU−T勧告H.222.0では、発振器1の周
波数は27MHz±30ppm、周波数ドリフトは75
×10-3Hz/secと規定されている。
波数を変更する為には、 1/(75×10-3)=13.3sec が必要となるので、クロック再生開始時にこの規格に従
う事はクロック再生に時間がかかるので適当ではない。
したがって、ここでは、クロック再生開始時に早く収束
し、クロック再生ができたならば、制御信号104の変
動範囲を上記の周波数ドリフトの範囲内に制限し、クロ
ック再生を続けるという機能を持つ形態を説明する。
示されるものと同様である。ただし制御手段4における
制御信号104の生成のしかたが異なり、以下に図7の
フローチャートを用いて説明する。
ップS6は上記実施形態1で示した図2のフローチャー
トと同様である。ステップS7では、クロック再生が既
に一度できている状態か、まだクロックのひきこみ中で
あるかを後述する判定フラグにより判定する。
状態、すなわち最初のクロックのひきこみ中である場合
はステップS8に進み、ここで、クロック再生ができた
か否かを判定する。ここでは、ステップS3で求めたn
番目のクロック情報差分(n番目の送信クロック情報−
n番目の再生クロック情報)と、記憶しておいた前回
(n−1番目)のクロック情報差分とから、クロック再
生ができたか(n−1番目のクロック情報差分=n番目
のクロック情報差分になったか)否かを判定する。ま
た、上記実施形態1のフローチャートのステップS5の
部分で説明したように、ステップS5でΔfを算出する
場合は、このΔfによりクロック再生ができた(Δf=
0)か否かを判定してもよい。
と判定された場合はステップS9で状態フラグを再生済
を示す“1”にする。その後、ステップS6に進み、ス
テップS5で求めた制御情報をそのまま用いて再生クロ
ック周波数の制御を行う。これにより、周波数の制御幅
を大きくとることができ、早いひきこみが可能となる。
“1”、すなわちクロック再生が一度なされた状態と判
定された場合はステップS10に進み、ステップS4で
求めた受信間隔と規定された周波数変動幅とに基づき、
制御情報の変動許容幅を検出する。そしてステップ11
では、この求められた変動許容幅の最大値とステップS
5で求められた制御情報とを比較し、変動許容幅の最大
値>制御情報の場合は、ステップS5で求められた制御
情報変動許容幅の最大値<=制御情報の場合は、変動許
容幅の最大値を制御情報とする。そしてステップS6に
おいてこのステップS11で決められた制御情報により
周波数制御を行う。これにより、一度クロック再生がで
きた後における周波数の変動を規定された範囲内に抑え
ることができる。
ク再生ができたか否かを判定する場合、クロック情報差
分の変化あるいはΔfが、0であるか否かにより判定し
ていたが、所定の小さい範囲になったか否かで判定して
もよい。
ロック出力手段として、電圧制御発振器を使用した場合
を示したが、この場合、制御手段4からは電圧による制
御を行うことになり、制御手段4では例えば上記式
(1)で求められるΔfを減少させるような制御電圧を
生成し出力する。この制御電圧の生成には、発振器1に
おける制御電圧変化に対する出力周波数変化の特性を用
いることになるが、電圧制御発振器の特性には、ある範
囲ではあるがバラツキがあり、正確を期するためには電
圧制御発振器毎にこの特性を実測して調整を行う必要が
ある。
複数回の制御にわたって検知し、この検知結果に基づい
て再生クロック出力手段の特性を把握して補正を行うこ
とにより、上記のような調整を不要とする実施形態につ
いて説明する。ブロック構成は上記実施形態1〜4に示
されるものと同様である。そして、例えば図2のステッ
プS5における制御情報の生成動作を以下のようにする
ものである。
報100を受信したときに上記式(1)に基づき算出し
た周波数差Δfk-1を記憶しておくとともに、Δfk-1だ
け発振器1の再生クロック周波数を変化させる制御信号
104(ここでは制御電圧とする)を、発振器1の特性
に基づき生成し、この制御電圧を発振器1に与えること
により制御を行う。
受信したときに、上記Δfk-1に基づく制御電圧104
でΔfk-1だけ発振器1の再生クロック周波数が変化し
ていれば、Δfk=0となるが、発振器1において、制
御電圧と再生クロック周波数との関係が発振器のカタロ
グに示されている特性と異なる場合はΔfk≠0とな
る。
k-1とΔfkより発振器1のカタログにおける特性に対す
る実際の特性への補正係数を求める。 Gk=1− (Δfk /Δfk-1) ・・・・(2) Gk:カタログにおける特性に対する実際の特性への補
正係数 Δfk:k番目の送信クロック情報を受信した時の周波
数差
に対する発振器1への制御電圧を、上記Gkによる補正
を行いつつ求め、発振器1に出力する。これにより、発
振器1の再生クロック周波数を、周波数差がΔfk-1で
あった状態からΔfk-1だけ変化させた制御電圧が発振
器1に加えられることになり、所望の周波数制御がなさ
れる。この補正とは、例えばΔfk-1をGkで除算した値
を制御電圧の生成のための周波数差とし、これに対して
発振器1のカタログに示されている特性から制御電圧を
生成することによりなされる。
御電圧に対してなされればよいものであり、上記のよう
に周波数差を予め補正しておく他、例えば周波数差から
制御電圧を生成する際の生成処理(周波数差から制御電
圧への変換処理)に対して上記補正係数による補正を行
ってもよいし、制御電圧を生成してから、補正を行って
もよい。
行って更新してもよいし、不定期に行ってもよい。この
ようにして、電圧制御発振器の制御電圧と出力周波数の
関係を実時間で検出することにより、電圧制御発振器に
関する調整を必要としないものが実現できる。
あり、図2に示したフローチャートのステップS5にか
わる部分をしめしている。ステップS51で発振器1の
特性を検出し、ステップS52でこの検出された特性に
より周波数差に補正を行い、ステップS53でこの補正
された周波数差でカタログ特性に基づく制御電圧生成を
行う。
波数差に対して行う必要はないので、補正のステップは
図8のような位置であるとは限らない。
ロック情報と再生クロック情報の差分が一定となること
が送受信双方で同じ周波数であることを示すため、この
差分を一定にするように制御していた。データの送受信
を行い、送信クロック情報と再生クロック情報に基づい
てデータ処理を行う装置の場合、この差分が大きいとそ
の差分に相当する時間に対応したデータを、受信装置内
に蓄積する必要があり、このデータを蓄積するためのバ
ッファが必要となる。このため、ハードウエアの規模が
増大してしまう。
情報を一致させるようにして、上記差分をなくすことが
できる実施形態を説明する。ブロック構成は上記実施形
態1〜5に示されるものと同様である。そして、制御手
段4における制御情報の生成動作を以下のようにするも
のである。
初に送信クロック情報100を受けたときに、その値を
カウンタ2にロードする。このとき瞬間的に送信クロッ
ク情報100と再生クロック情報101の値は一致す
る。すなわち、送受間のクロック情報に差がない状態で
あり、オフセット値が0の状態である。ここで送受間で
周波数も同じならカウンタ2の値(再生クロック情報)
のあがりかたと送信クロック情報100の値のあがりか
たが同じなので、このオフセット値は0のままである。
このままであれば、送信クロック情報100と再生クロ
ック情報101とを用いるデータ処理、例えば、画像デ
ータ通信において、送信クロック情報100の示す値と
同じ値に再生クロック情報がなった時点で画像を表示す
るというような処理を行う際には、受信側で画像データ
を蓄積しておくバッファにおけるオフセットに対する増
加分を必要としない。
生クロック周波数が一致していることはほとんどなく、
上記送信クロック情報100の値と再生クロック情報1
01の値とは徐々にずれていく。例えば送信クロック周
波数の方が高ければ、送信クロック情報100の方が再
生クロック情報101より大きくなっていく。図9
(1)の区間Aはこの様子を示す。
したときに、式(1)にしたがってΔfの値算出され
る。上記実施形態1で、このΔfをなくすような制御信
号104、すなわちこの例ではあとΔfだけ再生クロッ
ク周波数を上昇させるような制御信号104を生成する
ことにより、周波数を一致させるようにすることは上述
のとおりである。このような制御により周波数が一致し
たとすると、これ以降、カウンタ2の値のあがりかたと
送信クロック情報100の値のあがりかたが同じにな
る。したがって、図9(1)の区間Bに示されるよう
に、送信クロック情報100の値と再生クロック情報1
01との差(オフセット値)は一定となる。この一定の
オフセット値は最初の送信クロック情報100受信時か
ら次の送信クロック情報100受信時までに発生する差
に相当する。
く好ましくないので、この実施形態では、次の送信クロ
ック情報100を受信したときに生成する制御信号10
4を、Δfではなく、2×Δfだけ再生クロック周波数
を上昇させるような制御信号104とする。すると、今
度は再生クロック周波数の方が送信クロック周波数より
高くなるので、カウンタ2の値(再生クロック情報)の
あがりかたが大きくなって、送信クロック情報に近づい
ていき、オフセット値は減少していく。この様子を図9
(2)に示す。
のは、次の送信クロック情報100受信時から始まって
区間Aの時間と同じ時間が経過した時点(区間Bを経過
した時点)である。この時点で制御信号104を、実施
形態1の場合に生成した値、すなわち式(1)で求めら
れるΔfをなくすような値にきりかえる。これにより、
送信クロック周波数と再生クロック周波数が一致し、か
つオフセット値もほぼ0にすることができる。したがっ
て、受信装置のデータバッファを小さく設計できる。
量を一時的に2×Δfだけ修正するものを説明したが、
制御する周波数の量はこれに限られるものではなく、要
はΔfより大きい制御幅で、上記再生クロック出力手段
の再生クロック周波数を制御すればよく、周波数を一致
させる制御信号にする時点はこの制御幅に応じて決めれ
ばよい。例えば、一時的に3×Δfだけ修正するように
した場合は、区間Bは区間Aの1/2の時間となる。
に区間Bの時間を求めるものを示したが、送信クロック
情報100が周期的に送信される場合は、送信クロック
情報100の受信を検知してこの制御に用いることもで
きる。例えば図9の例では、区間Bの経過時点を3番目
の送信クロック情報100の受信時で代用することがで
きる。
波数が送信クロック周波数より小さい場合を説明した
が、逆の場合であっても再生クロック周波数の制御方向
を逆にすれば同様である。
情報が到着してカウンタ2にロードした時点ですぐにこ
のオフセット値をなくすための制御を開始する場合を示
したが、実施形態1のような制御により、送受間の周波
数が同じになっていてかつオフセット値を保持してる状
態から、オフセット値をなくすための制御を行うことも
できる。上記説明の場合は、最初に再生クロック情報を
カウンタ2にロードするので、送受間のカウンタ値が一
致されるため、周波数制御する幅と制御している時間を
上述のように比較的簡単に求められるが、この定常状態
においては、カウンタ2の値と送信クロック情報100
の値の差を計算し、この差にをなくすための周波数制御
幅と制御時間を計算する必要がある。
クロック情報の受信間隔を検出し、これを用いて再生ク
ロックの周波数制御をしているので、送信クロック情報
の受信間隔にかかわらず常に最適化された周波数制御を
行ってクロック再生が行えるという効果がある。
置のブロック図である。
作を示すフローチャートである。
生装置のブロック図である。
生動作を示すフローチャートである。
生装置のブロック図である。
の例を説明する説明図である。
生動作を示すフローチャートである。
生動作を示すフローチャートである。
の例を説明する説明図である。
る。
Claims (12)
- 【請求項1】 再生クロックを出力する再生クロック出
力手段と、 送信側クロック周波数を示す送信クロック情報を受信す
る送信クロック情報受信手段と、 この送信クロック情報受信手段で受信された上記送信ク
ロック情報と上記再生クロック出力手段から出力される
再生クロックの周波数を示す再生クロック情報との差分
を検出するクロック差分検出手段と、 上記送信クロック情報受信手段による上記送信クロック
情報の受信間隔を検出し出力する受信間隔出力手段と、 この受信間隔出力手段からの上記受信間隔と上記クロッ
ク差分検出手段からの上記差分に基づき上記再生クロッ
ク出力手段の再生クロック周波数を制御する制御手段と
を備えたことを特徴とするクロック再生装置。 - 【請求項2】 上記受信間隔出力手段は、上記送信クロ
ック受信手段が複数の上記送信クロック情報を受信する
間隔を検出する検出手段と、 所定の受信間隔しきい値を設定する受信間隔設定手段
と、 この受信間隔設定手段に設定された上記所定の受信間隔
しきい値と上記検出手段で検出された受信間隔との比較
結果に基づき出力する受信間隔を求め出力する出力手段
とを備えたことを特徴とする請求項1記載のクロック再
生装置。 - 【請求項3】 上記受信間隔設定手段は、上記クロック
差分検出手段により求められる上記差分に基づき上記所
定の受信間隔しきい値を設定することを特徴とする請求
項2記載のクロック再生装置。 - 【請求項4】 上記制御手段は、上記クロック差分検出
手段により求められる上記差分に基づき、上記再生クロ
ック出力手段の再生クロック周波数の制御変動幅を設定
し制御を行うことを特徴とする請求項1ないし3いずれ
かに記載のクロック再生装置。 - 【請求項5】 上記制御手段は、上記受信間隔出力手段
からの上記受信間隔と上記クロック差分検出手段からの
上記差分に基づき上記送信側クロック周波数と上記再生
クロック周波数との周波数差分を求め、この周波数差分
に基づき上記再生クロック出力手段の再生クロック周波
数を制御する制御信号を生成するとともに、異なる複数
のタイミングで求められた上記周波数差分に基づき、生
成する上記制御信号の補正を行うことを特徴とする請求
項1ないし4記載のクロック再生装置。 - 【請求項6】 上記制御手段は、上記受信間隔出力手段
からの上記受信間隔と上記クロック差分検出手段からの
上記差分に基づき上記送信側クロック周波数と上記再生
クロック周波数との周波数差分を求め、この周波数差分
より大きい制御幅で、上記再生クロック出力手段の再生
クロック周波数を制御することを特徴とする請求項1な
いし5記載のクロック再生装置。 - 【請求項7】 送信側クロック周波数を示す送信クロッ
ク情報の受信間隔を検出し、上記受信された送信クロッ
ク情報と再生クロックの周波数を示す再生クロック情報
との差分を検出し、この検出された差分と上記受信間隔
とに基づき再生クロック周波数を制御することを特徴と
するクロック再生方法。 - 【請求項8】 所定の受信間隔しきい値を設定し、この
設定された所定の受信間隔しきい値と上記検出された受
信間隔との比較結果に基づき、上記再生クロック周波数
を制御する受信間隔を求めることを特徴とする請求項7
記載のクロック再生方法。 - 【請求項9】 上記差分に基づき上記所定の受信間隔し
きい値を設定することを特徴とする請求項8記載のクロ
ック再生方法。 - 【請求項10】 上記差分に基づき、上記の再生クロッ
ク周波数の制御変動幅を設定し制御を行うことを特徴と
する請求項7ないし9いずれかに記載のクロック再生方
法。 - 【請求項11】 上記受信間隔と上記差分に基づき上記
送信側クロック周波数と上記再生クロック周波数との周
波数差分を求め、この周波数差分に基づき上記再生クロ
ック周波数を制御する制御情報を生成するとともに、異
なる複数のタイミングで求められた上記周波数差分に基
づき、生成する上記制御信号の補正を行うことを特徴と
する請求項7ないし10記載のクロック再生方法。 - 【請求項12】 上記受信間隔と上記差分に基づき上記
送信側クロック周波数と上記再生クロック周波数との周
波数差分を求め、この周波数差分より大きい制御幅で、
上記再生クロック周波数を制御することを特徴とする請
求項7ないし11記載のクロック再生方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08050129A JP3134048B2 (ja) | 1996-03-07 | 1996-03-07 | クロック再生装置およびクロック再生方法 |
US08/771,932 US5923220A (en) | 1996-03-07 | 1996-12-23 | Clock reproducing device and clock reproducing method, which utilize a frequency difference and receiving interval |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08050129A JP3134048B2 (ja) | 1996-03-07 | 1996-03-07 | クロック再生装置およびクロック再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09247135A JPH09247135A (ja) | 1997-09-19 |
JP3134048B2 true JP3134048B2 (ja) | 2001-02-13 |
Family
ID=12850535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08050129A Expired - Lifetime JP3134048B2 (ja) | 1996-03-07 | 1996-03-07 | クロック再生装置およびクロック再生方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5923220A (ja) |
JP (1) | JP3134048B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118344A (en) * | 1997-09-30 | 2000-09-12 | Yamaha Corporation | Frequency control apparatus and method and storage medium storing a program for carrying out the method |
FR2793623B1 (fr) * | 1999-05-11 | 2003-01-24 | Canon Kk | Procede et dispositif de controle de la synchronisation entre deux noeuds ni-1, ni d'un reseau |
US20030018983A1 (en) * | 2000-04-24 | 2003-01-23 | Yohei Kawabata | Data broadcasting service system of storage type |
KR100359782B1 (ko) * | 2000-11-27 | 2002-11-04 | 주식회사 하이닉스반도체 | 엠펙 디코더의 시스템 타임 클럭 조정 장치 및 방법 |
US6829014B1 (en) * | 2001-05-04 | 2004-12-07 | General Instrument Corporation | Frequency bounded oscillator for video reconstruction |
JP3555883B2 (ja) * | 2001-06-08 | 2004-08-18 | 日本電気株式会社 | クロック再生方法及び受信クロック生成装置 |
DE50206599D1 (de) * | 2001-11-28 | 2006-06-01 | Bridgeco Ag Duebendorf | Verfahren zur synchronisation in netzwerken |
JP4062504B2 (ja) * | 2002-09-09 | 2008-03-19 | ソニー株式会社 | 同期化方法、通信システムおよびデータ受信装置 |
US8189730B2 (en) * | 2002-09-30 | 2012-05-29 | Ati Technologies Ulc | Method and apparatus for system time clock recovery |
DE602004022072D1 (de) * | 2003-10-06 | 2009-08-27 | Panasonic Corp | Synchronisieren eines digitalen signals durch verwendung einer pcr-programm-taktreferenz |
US7571339B2 (en) * | 2006-04-19 | 2009-08-04 | Agilent Technologies, Inc. | Clock recovery system with triggered phase error measurement |
US7839897B2 (en) * | 2006-09-29 | 2010-11-23 | Agere Systems Inc. | Methods and apparatus for unidirectional timing message transport over packet networks |
JP5125482B2 (ja) * | 2007-12-21 | 2013-01-23 | 株式会社Jvcケンウッド | 受信機、制御方法及びプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4935707A (en) * | 1989-05-01 | 1990-06-19 | Motorola, Inc. | Current reduction of a synthesizer |
CA2004842C (en) * | 1989-12-07 | 1994-08-23 | Dany Sylvain | Phase-lock loop circuit with improved output signal jitter performance |
KR970001855B1 (ko) * | 1994-06-30 | 1997-02-17 | 현대전자산업 주식회사 | 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 |
US5699392A (en) * | 1995-11-06 | 1997-12-16 | Stellar One Corporation | Method and system for the recovery of an encoder clock from an MPEG-2 transport stream |
-
1996
- 1996-03-07 JP JP08050129A patent/JP3134048B2/ja not_active Expired - Lifetime
- 1996-12-23 US US08/771,932 patent/US5923220A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5923220A (en) | 1999-07-13 |
JPH09247135A (ja) | 1997-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3134048B2 (ja) | クロック再生装置およびクロック再生方法 | |
US6993102B2 (en) | System and method for clock synchronization for USB sink device | |
US7253668B2 (en) | Delay-locked loop with feedback compensation | |
US6049886A (en) | Clock frequency synchronizer | |
KR100620934B1 (ko) | 비동기 신호 입력 장치 및 샘플링 주파수 변환 장치 | |
JP4468089B2 (ja) | 時刻データ取得装置、コンピュータプログラム及びサーバ | |
EP0647017A1 (en) | Synchronization circuit using a high speed digital slip counter | |
JP2002530985A (ja) | 無線装置のための周波数発生方法およびシステム | |
US7440474B1 (en) | Method and apparatus for synchronizing clocks on packet-switched networks | |
US6148049A (en) | Method for synchronization of a clock signal, which can be generated in a data receiving station, with a clock signal which is used in a data transmission station | |
US4270211A (en) | System for synchronizing exchanges of a telecommunications network | |
US6732286B1 (en) | High latency timing circuit | |
US6097440A (en) | Synchronous processing device | |
US5537449A (en) | Clock synchronizing circuitry having a fast tuning circuit | |
JP6929995B1 (ja) | データ転送回路及び通信装置 | |
JPH04365244A (ja) | クロック抽出回路 | |
US7054400B2 (en) | Digital AV signal processing apparatus | |
JPH10210019A (ja) | クロック再生装置およびクロック再生方法 | |
US9832551B2 (en) | Optical transmission device and optical transmission control method | |
JP2648080B2 (ja) | ディジタル温度補償型発振器 | |
JPH10283061A (ja) | タイマ装置 | |
KR100423155B1 (ko) | 디피-피엘엘의 지터 감쇠 장치 및 방법 | |
JPH07301685A (ja) | クロック回路 | |
JP3470186B2 (ja) | ワンダ発生装置 | |
JPH10150438A (ja) | ビット同期検出手段 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |