KR970001855B1 - 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 - Google Patents
저속 데이타 전용 단말지구국의 기준 발진기 제어장치 Download PDFInfo
- Publication number
- KR970001855B1 KR970001855B1 KR1019940015640A KR19940015640A KR970001855B1 KR 970001855 B1 KR970001855 B1 KR 970001855B1 KR 1019940015640 A KR1019940015640 A KR 1019940015640A KR 19940015640 A KR19940015640 A KR 19940015640A KR 970001855 B1 KR970001855 B1 KR 970001855B1
- Authority
- KR
- South Korea
- Prior art keywords
- reference oscillator
- frequency
- output
- counter
- digital
- Prior art date
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims 1
- 230000007257 malfunction Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/19—Earth-synchronous stations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Radio Relay Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 블럭도.
제2도는 기준 발진기 제어장치 상세 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 디지탈 주파수 비교부 10-1 : 시축 카운터
10-2 : 비교 카운터 15 : 자동 주파수 제어부
15-1 : 마이크로프로세서 15-2 : 오아 게이트
15-3 : 리셋 장치 15-4 : 워치도그
15-5 : 래치 15-6 : 램
20 : 디지탈-아날로그변환기 25 : 기준 발진부
25-1 : 전압제어 오실레이터 25-2,25-3 : 저역통과여과기
25-4 : 버퍼
본 발명은 저속 데이타 전용 단말지구국의 기준 발진기 제어장치에 관한 것으로, 저속 데이타 전용 단말 중심국에서 정밀 기준발진기를 이용하여 생성된 데이타 스트림으로부터 추출된 클럭에, 지구국 기준 발진기의 동기를 맞추어 비교적 안정하지 않은 기준 발진기를 정밀한 기준 발진기로 동작하게 하는, 저속 데이타 전용 단말지구국(Very Small Aperture Terminal:VSAT)의 기준 발진기 제어장치에 관한 것이다.
일반적으로 저속 데이타 전용 단말지구국은 위성을 통해 중심국으로 데이타를 버스트 모드(BURST MODE)로 송신하는 바, 버스트 모드 데이타를 중심국이 수신하기 위해서는 지구국의 송신 주파수가 정확히 고정되어야 한다. 이러한 지구국의 정확한 주파수 고정은 높은 안정도를 갖는 발진기가 요구되며, 이를 위해 현재 지구국에서는 고가의 안정한 정밀 기준 발진기를 사용하고 있다. 그러나 이런 정밀 기준 발진기는 그 가격이 너무 비싸 저속 데이타 전용 단말지구국을 구축하는데 있어서 비용 부담의 문제점이 있다.
본 발명은 종래의 이런 문제점을 감안하여, 중심국의 정밀 기준 발진기에서 생성된 데이타 스트림을 위성을 통해 지구국에 송신할 때, 상기 정밀 기준 발진기에서 생성된 데이타 스트림으로부터 추출한 클럭에 다 지구국 기준 발진기의 동기를 맞추어 저가의 비교적 낮은 기준 발진기를 높은 안정도를 갖는 정밀 기준 발진기 처럼 동작하게 하므로써, 지구국을 구축하는데 드는 비용을 하락 시키는 것을 특징으로 한다.
즉, 종래에는 지구국에서 고가의 안정한 기준 발진기를 사용하므로 동기를 맞출 필요가 없었으나, 저가의 비교적 안정한 기준 발진기를 지구국에 사용하려면 정밀 기준 발진기 처럼 동작하게 하여야 하므로, 두개의 입력 클럭펄스들의 주파수 차이에 비례하는 병렬 디지탈 데이타 워드를 산출하기 위해, 어떤 긴 주기동안 두 개의 입력클럭들의 주파수를 비교하는 디지탈 주파수 비교부와; 상기 디지탈 주파수 비교부에서 출력된 신호를 이용하여, 기준 발진기의 출력 주파수를 정밀 기준 발진기에서 생성된 데이타 스트림으로부터 복원한 클럭과 동기를 맞추기 위해, 기준 발진부의 주파수를 연속적으로 수정 출력토록 하는 자동 주파수 제어부와; 상기 자동 주파수 제어부에서 출력된 디지탈 신호를 아날로그 신호로 변환시키는 디지탈-아날로그 변환기 및; 자동 주파수 제어부 출력에 따라 발진 주파수를 변환시켜 각 부에 공급하는 기준 발진기로 구성한 것이다.
이하 본 발명의 일실시예를 첨부도면을 참조하여 상세히 설명한다.
제1도는 본 발명 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 블록도로, 두 개의 입력 클럭펄스(a,g)들의 주파수 차이에 비례하는 병렬 디지탈 데이타 워드(e)틀 산출하기 위해, 어떤 긴 주기동안 두개의 입력클럭(a,g)들의 주파수를 비교하는 디지탈 주파수 비교부(10)와; 상기 디지탈 주파수 비교부(10)에서 출력된 신호(b,c)를 이용하여, 기준 발진부(25)의 출력 주파수(g)를 정밀 기준 발진기에서 생성된 데이타 스트림으로부터 복원한 클럭(a)과 동기를 맞추기 위해, 기준 발진부(25)의 주파수를 연속적으로 수정 출력토록 하는 자동 주파수 제어부(15)와; 상기 자동 주파수 제어부(15)에서 출력된 디지탈 신호(e)를 아날로그 신호로 변환시키는 디지탈-아날로그 변환기(20) 및; 자동 주파수 제어부(15)의 출력(e)에 따라 발진 주파수를 변환시켜 각 부에 공급하는 기준 발진부(25)로 구성된다.
또한 상기 각 부의 상세도는 제2도에 도시한 바와 같으며, 여기서 디지탈 주파수 비교부(10)는 데이타 스트림으로부터 복원된 클럭(a)를 입력받아 비교카운터(10-2)에서 카운팅할 시간을 정의하는 시축 카운터(10-1)와, 상기 시축 카운터(10-1)에서 정의된 시간동안 기준 발진기(25-1)에서 출력된 클럭(g)을 카운팅하는 비교 카운터(10-2)로 구성된다.
상기 자동 주파수 제어부(15)는 시축 카운터(10-1)에서 출력되는 인터럽트를 받아 두 카운터(10-1,10-2)를 클리어시키고, 상기 카운터(10-1,10-2)를 다시 인에블시키며, 램(15-6)에 저장되어 있던 주파수 오차값(c)를 읽어들여 기준 발진기(25-1) 제어 데이타(e)로 바꿔 출력하는 마이크로프로세서(15-1)와, 시축 카운터(10-1)에서 출력된 신호(b)와 기준 발진기(25-1)에서 출력된 클럭(g)을 입력받아 더한 후, 신호가 하이 (H)상태로 뜰 때 비교 카운터(10-2)의 카운팅을 중단토록 제어하는 오아 게이트(15-2)와, 상기 마이크로프로세서(15-1)에서 출력되는 클리어 신호(d')를 입력받아 시축 카운터(10-1), 비교 카운터(10-2) 및 위치도그(15-4)에 리셋신호(d)를 출력하는 리셋장치(15-3)와, 마이크로프로세서(15-1)의 부동작을 방지하기 위해 시축 카운터(10-1)의 출력(b)에 따라 구동되어 마이크로프로세서(15-1)를 리셋시키는 워치도그(WATCH-DOG)(15-4) 및, 비교 카운터(10-2)에서 출력된 값(c)을 래치(15-5)를 거쳐 입력받아 지정하는 램(15-5)으로 구성되며, 상기 기준 발진부(25)는 전압제어 발진기(25-1)와, 입력신호의 저주파 부분만을 저감쇠로 통과시키는 저역통과여과기(25-2,25-3) 및, 완충역할을 하는 버퍼(25-4)로 구성된다.
상기와 같이 구성된 본 발명의 동작을 보면 두 개의 2진 동기식 카운터(10-1,10-2)로 구성된 디지털 주파수 비교기(10)는 서로 다른 클럭(a,g)에 의해 구동되며, 각각의 카운터(10-1,10-2)는 자동 주파수 제어부(15)의 마이크로프로세서(15-1)에서 입력되는 클리어 신호(d')에 의해 리셋된다. 이때 상기 클리어 신호(d')는 주파수 비교의 정확도를 높이기 위해 리셋장치(15-3)를 통해, 리셋신호(d)로써 입력되는데, 이 리셋신호(d)는 리셋장치(15-3)에 의해 데이타 스트림으로부터 복원된 클럭(a)의 에지(EDGE)에 맞추어 입력되며, 시축 카운터(10-1)는 데이타 스트림으로부터 복원된 클럭(a)에 의해 구동되고, 클리어 신호(d')가 제거된 다음 원하는 특정시간 후 라이징 에지를 출력한다. 상기 라이징 에지를 출력하는 주기는 기준 발진기 (25-1)의 안정도에 따라 달라질 수 있으며 본 발명에서는 약 15초 간격이다.
이와 같이 시축 카운터(10-1)에서 출력된 신호(b)는 오아 게이트(15-2)로 입력되어 기준 발진기(25-1)에서 출력된 신호(g)와 더해져서 비교 카운터(10-2)로 입력(g)되는바, 상기 신호(g)가 하이(H) 상태로 입력되어 어느 특정기간동안 H 상태를 유지하면, 비교 카운터(10-2)는 즉시 카운팅을 중단하고, 동시에 상기 시축 카운터(10-1)에서 출력된 신호(b)가 마이크로프로세서(15-1)에 인가되어, 마이크로프로세서(15-1)에는 인터럽트가 걸리게 된다.
또한 비교 카운터(10-2)는 오아게이트(15-2)를 거친 기준 발진기(25-1)의 출력신호(g)에 의해 구동되며, 만약 데이타 스트림으로부터 복원된 클럭(a)과 오아게이트(15-2)를 거친 기준 발진기(25-1)의 출력신호(g)가 완전히 동기가 맞추어졌다면 시축 카운터(10-1)의 출력이 하이로 될 때 동시에 제로(ZERO)로 오버플로우 되고, 만약 동기가 맞추어 지지 않았다면 비교 카운터(10-2)의 출력값은 두 클럭의 주파수 차이에 직접적으로 비례하는 2진보수가 되어 출력(c)된다.
상기와 같이 구동되는 디지탈 주파수 비교기(10)를 거쳐 자동 주파수 제어부(15)의 마이크로프로세서(15-1)에 인터럽트가 걸리면 마이크로프로세서(15-1)는 두 카운터(10-1,10-2)를 클리어시키고, 카운터(10-1,10-2)를 다시 인에이블시키며, 동시에 비교 카운터(10-2)에서 출력된 주파수 오차값(c)이 래치(15-5)를 거쳐 램(15-6)에 저장되자 마자 읽어들인다.
이와 같은 일을 수행하는 마이크로프로세서(15-1)는 80C39 CPU의 작은 마이크로컨트롤러이며, 기준 발진기(25-1)의 출력(g)에 의해 구동되고, 주파수 오차를 나타내는 데이타(c)는 마이크로프로세서(15-1)에 의해 읽혀진 후 기준 발진기(25-1)를 제어하는 데이타(e)로 바뀌어 직렬로 디지탈-아날로그 변환기(20)에 입력된다. 또한 워치도그(15-4)는 마이크로프로세서(15-1)의 부동작을 방지하기 위해 시축 카운터(10-1)의 출력값(b)을 입력받아 마이크로프로세서(15-1)로 리셋신호(h)를 출력토록 연결되어 있는바, 이는 시축 카운터(10-1)가 하이 상태로 된 후 다음 주기 하이 상태가 될 때까지 마이크로프로세서(15-1)에 의해 클리어되지 않으면, 마이크로프로세서(15-1)에 에러가 발생한 것으로 간주하고서 마이크로프로세서(15-1)를 리셋시키는 일을 수행하며, 상기 주파수 오차값(c)은 비교 카운터(10-2)에서 마이크로프로세서(15-1)까지 연결된 병렬 데이타 버스(BUS)로 이동된다.
이와 같이 구동되는 자동 주파수 제어부(15)를 거쳐 기준 발진기(25-1)를 제어하는 제어 데이타 워드(e)가 디지탈-아날로그 변환기(20)로 입력되면 디지탈-아날로그 변환기(20)에서는 이를 아날로그 신호로 변환시키며, 아날로그 변환된 제어신호(f)는 저역통과여과기(25-3)를 거쳐 버퍼(25-4)를 지나 기준 발진기(25-1)에 입력된다. 이때 이 디지탈-아날로그 변환기(20)에 쓰이는 기준전압(i)은 기준 발진기(25-1)로부터 급격한 전압변화를 막기 위해 저역통과여과기(25-2)를 통과하여 공급되고, 기준 발진기(25-1)는 비교적 안정도가 좋은 전압 제어 오실레이터(Voltage controlled Crystal Oscillator:VCXO)를 사용하며, 그 출력(g)은 오아게이트(15-2)를 거쳐 비교 카운터(10-2)의 클럭으로 궤환되어 연속적으로 동기를 맞춘다.
이상에서 상세히 설명한 바와 같이 본 발명은 종래 지구국에서 사용하던 고가의 정밀한 기준 발진기 대신 저가의 비교적 안정한 기준 발진기를 사용하여 동일한 기능을 수행하도록 하므로써 지구국 시스템을 구축하는데 드는 비용을 낮추는 효과가 있다.
Claims (4)
- 중심국과 위성을 통해 데이타를 제공받는 저속 데이타 전용 단말지구국의 기준 발진기에 있어서, 중심국 데이타 스트림으로부터 복원시킨 클럭펄스(a)와 단말지구축의 기준 발진기 출력인 클럭펄스(g)의 주파수 차이에 비례하는 병렬 디지탈 데이타 워드(e)를 산출하기 위해, 어떤 긴 주기동안 두 개의 입력클럭(a,g)들의 주파수를 비교하는 디지탈 주파수 비교부(10)와; 상기 디지탈 주파수 비교부(10)에서 출력된 신호(b,c)를 이용하여, 기준 발진부(25)의 출력 주파수(g)를 정밀 기준 발진기에서 생성된 데이타 스트림으로부터 복원한 클럭(a)과 동기를 맞추기 위해, 기준 발진부(25)의 주파수를 연속적으로 수정 출력토록 하는 자동 주파수 제어부(15)와; 상기 자동 주파수 제어부(15)에서 출력된 디지탈 신호(e)를 아날로그 신호로 변환시키는 디지탈-아날로그 변환기(20) 및; 자동 주파수 제어부(15) 출력(e)에 따라 발진 주파수를 변환시켜 각 부에 공급하는 기준 발진부(25)로 구성하는 것을 특징으로 하는 저속 데이타 전용 단말지구국의 기준 발진기 제어장치.
- 제1항에 있어서, 상기 디지탈 주파수 비교부(10)는 데이타 스트림으로부터 복원된 클럭(a)을 입력받아 비교 카운터(10-2)에서 카운팅할 시간을 정의하는 시축 카운터(10-1)와, 상기 시축 카운터(10-1)에서 정의된 시간동안 기준 발진기(25-1)에서 출력된 클럭(g)을 카운팅하는 비교 카운터(10-2)로 구성하는 것을 특징으로 하는 저속 데이타 전용 단말지구국의 기준 발진기 제어장치.
- 제1항에 있어서, 상기 자동주파수제어부(15)는 시축 카운터(10-1)에서 출력되는 인터럽트를 받아 두 카운터(10-1,10-2)를 클리어시키고, 상기 카운터(10-1,10-2)를 다시 인에블시키며, 램(15-6)에 저장되어 있던 주파수 오차값(c)을 읽어들여 기준 발진기(25-1) 제어 데이타(e)로 바꿔 출력하는 마이크로프로세서(15-1)와, 시축 카운터(10-1)에서 출력된 신호(b)와 기준 발진기(25-1)에서 출력된 클럭(g)을 입력받아 더한 후, 신호가 하이 (H)상태로 뜰 때 비교 카운터(10-2)의 카운팅을 중단토록 제어하는 오아게이트(15-2)와, 상기 마이크로프로세서(15-1)에서 출력되는 클리어 신호(d')를 입력받아 시축 카운터(10-1), 비교 카운터(10-2) 및 워치도그(15-4)에 리셋신호(d)를 출력하는 리셋장치(15-3)와, 마이크로프로세서(15-1)의 부동작을 방지하기 위해 시축 카운터(10-1)의 출력(b)에 따라 구동되어 마이크로프로세서(15-1)를 리셋시키는 워치도그(WATCH-DOG)(15-4) 및, 비교 카운터(10-2)에서 출력된 값(C)을 래치(15-5)를 거쳐 입력받아 저장하는 램(15-5)으로 구성하는 것을 특징으로 하는 저속 데이타 전용 단말지구국의 기준 발진기 제어장치.
- 제1항에 있어서, 상기 기준 발진부(25)는 전압제어 발진기(25-1)와, 입력신호의 저주파 부분만을 저감쇠로 통과시키는 저역통과여과기(25-2,25-3) 및, 완충역할을 하는 버퍼(25-4)로 구성하는 것을 특징으로하는 저속 데이타 전용 단말지구국의 기준 발진기 제어장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015640A KR970001855B1 (ko) | 1994-06-30 | 1994-06-30 | 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 |
| US08/456,473 US5583466A (en) | 1994-06-30 | 1995-06-01 | Reference oscillator controlling device in very small aperture terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015640A KR970001855B1 (ko) | 1994-06-30 | 1994-06-30 | 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960003150A KR960003150A (ko) | 1996-01-26 |
| KR970001855B1 true KR970001855B1 (ko) | 1997-02-17 |
Family
ID=19387002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015640A KR970001855B1 (ko) | 1994-06-30 | 1994-06-30 | 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5583466A (ko) |
| KR (1) | KR970001855B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3134048B2 (ja) * | 1996-03-07 | 2001-02-13 | 三菱電機株式会社 | クロック再生装置およびクロック再生方法 |
| KR102211747B1 (ko) * | 2018-11-21 | 2021-02-03 | 주식회사 부강테크 | 유효자원 회수 장치 및 방법 |
| WO2020105886A1 (ko) | 2018-11-21 | 2020-05-28 | 주식회사 부강테크 | 질소 및 인을 포함한 유효자원 회수 장치 및 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151485A (en) * | 1977-11-21 | 1979-04-24 | Rockwell International Corporation | Digital clock recovery circuit |
| US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
| US4864253A (en) * | 1987-12-22 | 1989-09-05 | Siemens Aktiengesellschaft | Phase locked loop wherein phase comparing and filtering are performed by microprocessor |
| JPH0456443A (ja) * | 1990-06-26 | 1992-02-24 | Sony Corp | 局部発振装置 |
| JPH0795052A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 周波数同期回路 |
-
1994
- 1994-06-30 KR KR1019940015640A patent/KR970001855B1/ko not_active IP Right Cessation
-
1995
- 1995-06-01 US US08/456,473 patent/US5583466A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960003150A (ko) | 1996-01-26 |
| US5583466A (en) | 1996-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970001855B1 (ko) | 저속 데이타 전용 단말지구국의 기준 발진기 제어장치 | |
| GB1563557A (en) | Device for phase control between a precision oscillator and a reference oscillator | |
| US4407589A (en) | Error correction method and apparatus for electronic timepieces | |
| US4378167A (en) | Electronic timepiece with frequency correction | |
| ES8707837A1 (es) | Perfeccionamientos introducidos en un sistema de television para formar una imagen en un dispositivo de presentacion de imagen | |
| JPH05327486A (ja) | 同期信号生成回路 | |
| US4138841A (en) | Electronic timepiece | |
| US3675147A (en) | Circuit for regulating the mean frequency of an oscillating system | |
| KR920013044A (ko) | 선 주파수 변화 보상 방법 및 장치 | |
| AU579962B2 (en) | Phase-regulating circuits | |
| JPS6227912Y2 (ko) | ||
| KR200212557Y1 (ko) | 피씨 표준시간 보정장치 | |
| JP3150833B2 (ja) | 論理緩急回路及び電子時計 | |
| US4027263A (en) | Frequency generator | |
| JPH04195409A (ja) | 時計管理システム | |
| SU1500986A1 (ru) | Электронные часы | |
| JPH07306836A (ja) | 時刻同期化装置 | |
| JPS62214418A (ja) | 処理装置内蔵時計の時刻修正方式 | |
| SU809136A1 (ru) | Генератор синхроимпульсов | |
| JPH01233937A (ja) | 調歩同期式シリアルデータ伝送方式 | |
| JPH0630488B2 (ja) | デ−タ伝送装置 | |
| KR900004173B1 (ko) | 대역설정에 의한 주파수 판별회로 | |
| JPH066211A (ja) | 基準発振器およびその制御方法 | |
| SU800953A1 (ru) | Кварцевые часы с радиокоррекцией | |
| JPH0241713B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |