KR900004173B1

KR900004173B1 - 대역설정에 의한 주파수 판별회로

Info

Publication number: KR900004173B1
Application number: KR1019870012749A
Authority: KR
Inventors: 송웅호; 이희; 김은수; 이효충
Original assignee: 삼성반도체통신 주식회사; 강진구
Priority date: 1987-11-12
Filing date: 1987-11-12
Publication date: 1990-06-18
Also published as: KR890009097A

Abstract

내용 없음.

Description

대역설정에 의한 주파수 판별회로

제 1 도는 본 고안의 회로도.

제 2 도는 본 고안의 동기신호 발생회로도.

제 3 도는 동기신호의 타이밍도.

제 4 도는 입력주파수가 대역조건을 만족할 때의 파형도.

제 5 도는 입력주파수가 대역조건을 만족하지 않을 때의 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 동기펄스발생회로부 2 : 하한지정용 분주기

3 : 상한지정용 분주기 4 : 하한대역지정회로

5 : 상한대역지정회로 6 : 주파수대역설정회로

7 : 동기펄스카운터 8 : 출력회로부

ø₁, ø₂: 동기신호 f_B: 하한대역신호

f_T: 상한대역신호 f_V: 입력주파수

f_R: 기준주파수 f₆: 주파수대역설정회로출력

f_A: 동기펄스카운터리세트입력 FF₁∼FF₃: 플립플롭

AND : 앤드 게이트 OR : 오아게이트

본 발명은 외부 입력단자의 전위에 의하여 선택되는 주파수대역에 따라 외부로부터 입력된 주파수가 선택된 대역에 맞는가를 판별하기 위한 대역설정에 의한 주파수 판별회로에 관한 것이다.

종래에 사용되는 주파수 판별회로는 입력주파수의 판별을 위하여 사용 입력주파수보다 수십배가 큰 기준발진회로가 필요하였고, 대역을 선별하기 위하여 복잡한 회로의 구성이 필요하는등 여러가지 문제점이 발생되었다.

본 발명은 이와같은 문제점을 감안하여 입력주파수를 인가하여 동기펄스발생회로부에서 동기신호를 발생시켜 동기펄스카운터의 클럭입력으로 인가하며, 미리 설정된 상한 및 하한 대역조건을 만족했을 경우 주파수대역설정회로 출력과 상기 동기신호를 입력으로 하는 앤드게이트의 출력으로 동기펄스카운터의 리세트 입력을 로레벨로 하여 입력주파수가 출력되게 하며, 미리 설정된 상한 및 하한 대역조건을 만족하지 못할 경우 동기펄스카운터의 리세트 입력을 하이레벨로 하여 동기펄스카운터를 리세트 시키므로써 입력주파수가 출력될 수 없게 구성한 것으로서, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

제 1 도는 본 발명 대역설정에 의한 주파수 판별회로도로써, 입력주파수(f_V)와 기준주파수(f_R)가 입력되어 입력주파수(f_V)와 동일한 주기를 갖고 기준주파수(f_R)와 동기되어 동기신호(ø₁)(ø₂)를 발생하는 동기펄스발생회로부(1)와, 기준주파수(f_R)를 클럭(CK)으로 사용하여 출력주파수인 Q_N(Q_N=f_e/2ⁿ)을 발생하며 동기신호(ø₂)가 하이레벨일 때 출력주파수(Q_N)가 리세트되는 하한지정용 분수기(2)와, 대역설정을 위하여 동기신호(ø₂)를 리세트 입력으로 하는 하한지정용 분주기(2) 및 상한지정용 분주기(3)와, 각 분주기(2)(3)의 출력을 각각 인가받는 하한대역지정회로(4) 및 상한대역지정회로(5)와 상한대역지정회로(5)에서 출력되는 상한대역신호(f_T)와 동기신호(ø₂)에 의한 오아게이트(OR) 출력과 하한대역지정회로(4)에서 출력되는 하한대역신호(f_B)를 입력으로 하여 동기펄스카운터(7)의 리세트 발생여부를 결정짓기 위한 신호를 출력하는 주파수대역설정회로부(6) 와, 동기 신호(ø₁) 를 입력으로 하고 동기 신호(ø₁) 와 주파수대역실정회로출력 (f₆) 을 앤드게이트(AND) 입력으로 하여 앤드게이트 출력이 동기펄스카운터 리세트입력(f_A)으로 된 동기펄스카운터(7)와, 대역조건을 만족하는 경우 동기신호(ø₁)를 카운터하여 일정카운터 후 카운터의 최종단이 출력회로부(8)를 구동하도록 구성되어 있으며, 상기에서 하한지정용 분주기(2)는 기준주파수(f)를 클럭으로 사용하여 출력주파수 Q_N(Q_N=f_R/2ⁿ)을 발생하고 동기신호(ø₂) 가 하이레벨일때 출력주파수(Q_N)는 리세트되며, 상한지정용 분주기(3)는 초기에 동기신호(ø₂)에 의하여 리세트된 후 하한대역신호(f_B)가 발생되어야 동작을 하게된다.

하한대역지정회로(4)는 S_₁∼S_N으로 미리 지정하여 하한지정용 분주기(2)가 동기신호(ø₂)에 의하여 리세트되면 하한대역신호(f_B)를 발생케하고, 상한대역지정회로(5)는 R₁∼R_K로 미리 지정하여 상한지정용 분주기(3)가 동기신호(ø₂)에 의하여 리세트되면 상한대역신호(f_T)를 발생케한다.

따라서 S₁∼S_N1나 R₁∼R_K의 지정에 따라서 상한 및 하한대역지정신호의 주기를 변화시킬 수 있다. 이때 하한대역지정회로(4)에 의한 하한대역신호(f_B)는 상한지정용 분주기(3)의 인에이블신호로 동작한다. 또한 제 2 도는 본 발명 동기펄스발생회로부(1)의 회로중 동기신호(ø₁)발생부의 상세회로도로써 리셋터블 D타입 플립플롭(FF₁)과 D타입 기준주파수(f_R)와 입력주파수(f_V)의 에지(edge)간에 발생될 오류를 방지하기 위한 플립플롭(FF₂) (FF₃) 및 앤드게이트(AND₂) 의 논리결합으로 구성되어_,플립플롭(FF₁)은 입력주파수(f_V)의 라이징 에지에서 하이레벨 상태의 D₁입력을 출력(Q₁)을 통해 출력하고, 플립플롭(FF₂)(FF₃)은 기준주파수(f_R)의 폴링 에이지에서 D₂, D₃입력을 출력(Q²)(Q³)을 통해 출력하며, 기준주파수(f_R)와 플립플롭(FF₂)(FF₃)의 출력(Q²)(Q³)을 앤드게이트(AND) 입력으로 하여 그 출력으로서 동기신호(ø₁)를 제공할 수 있게한 것이다.

이때 동기신호(ø₁)는 플립플롭(FF₁)의 리세트 단자에 피드백시켜서 플립플롭(FF₁)을 초기상태로 한다.

제 3 도는 동기펄스발생회로부(1)에 입력되는 기준주파수(f_R)와 입력주파수(f_V) 및 이로 인한 출력동기신호(ø₁)(ø₂)의 파형도를 도시한 것이고, 제 4 도는 입력주파수(f_V)가 대역조건을 만족했을 때 주파수대역실정회로(6)의 주파수대역설정회로출력(f₆) 및 동기펄스카운터(7)의 동기펄스카운터 리세트입력(f_A) 이며, 제 5 도는 입력주파수(f_V)가 대역조건을 만족하지 못하였을 경우 주파수대역설정회로(6)의 주파수대역설정회로출력(f₆) 및 동기펄스카운터(7)의 동기펄스카운터 리세트입력(f_A)을 나타낸 것이다.

이상에서와 같은 구성으로된 본 발명의 작용작동을 상세히 설명하면 다음과 같다.

제 3 도와 같은 기준주파수(f_R)에 대하여 입력주파수(f_V)가 인가되면, 기준주파수(f_R)의 폴링에지에서의 제 2 도와 같이 동기신호(ø₁)를 발생할 수 있게한 동기신호 발생회로에 의하여 동기신호(ø₁)가 발생되고 이를 지연시켜서 출력되게한 동기신호(ø₂)가 발생되게 된다.

따라서 입력주파수(f_V)가 대역조건을 만족할 경우, 제 4 도와 같이 하한대역신호(f_S) 및 상한대역신호(f_T)의 대역내에 동기펄스발생회로부(1)에 의한 동기신호(ø₁)(ø₂)가 존재하게 되고, 주파수대역설정회로(6)는 평소 하이레벨이지만 하한대역신호(f_B)가 인가되면 로레벨을 유지하므로 앤드게이트(AND)를 통하여 동기펄스카운터 리세트입력(f_A)이 로레벨로 되고, 동기펄스카운터(7)는 동기신호(ø₁)를 카운트하여 일정카운트후 카운터의 최종단으로서 출력회로부(8)를 구동시켜 출력을 얻을 수 있다. 이때 동기신호(ø₂)와 상한대역신호(f_T)중 일측이라도 하이레벨이 인가되면 오아게이트(OR)를 통하여 하이레벨이 주파수대역설정회로(6)에 인가되어 주파수대역설정회로출력(f₆)을 하이레벨로 바꿔준다.

따라서 로레벨의 동기신호(ø₁)와 하이레벨의 주파수대역설정회로출력(f₆)을 입력으로 하는 앤드게이트(AND) 출력은 동기펄스카운터 리세트입력(fA)으로 동기펄스카운터(7)의 리세트에 상기와 같이 로레벨이 인가되므로 동기신호(ø₁)를 카운트하여 출력회로부(8)를 통하여 출력을 얻는다.

만약 입력주파수(f_V)가 대역조건을 만족하지 않을 경우, 제 5 도와 같이 동기신호(ø₁)(ø₂)가 하한대역신호(f_B)와 상한대역신호(f_T)를 벗어나게 되고, 주파수대역설정회로(6)는 평소 하이레벨이지만 하한 대역신호(f_B)가 인가되면 로레벨을 유지하므로 앤드게이트(AND)를 통하여 동기펄스카운터 리세트입력(f_A)이 로레벨로 되나, 상한 대역신호(f_T)의 하이레벨신호가 오아게이트(OR)를 통하여 주파수대역설정회로(6)에 인가되면 주파수대역설정회로출력(f₆)이 하이레벨로 바뀌게되어, 로레벨의 동기신호(ø₁)와 하이레벨의 주파수대역설정회로출력(f₆)을 입력으로 하는 앤드게이트(AND)의 출력인 동기펄스카운터 리세트입력(f_A)은 로레벨로 되어 동기펄스카운터(7)를 구동케 하나, 대역을 벗어난 동기신호(ø₁)가 로레벨로 인가되어 동기펄스카운터(7)가 동작치 않고 동기신호(ø₁)가 발생하면 앤드게이트(AND)를 통하여 동기펄스카운터 리세트입력(fA)이 하이레벨로 되어 동기펄스카운터(7)가 리세트 되므로 카운터는 증가되지 않게되어 출력회로부(8)가 구동되지 않게 된다. 입력주파수(f_V)는 동기신호(ø₁)의 피이드백에 의하여 매 주기마다 동기신호(ø₁)를 발생케 되므로 매주기마다 동작이 된다.

이상과 같이 본 발명은 입력주파수를 기준주파수에 동기되는 입력주파수와 동일한 주파수의 펄스로서 내부적으로 변환시켜 주파수의 대역판별에 이용함에 따라 내부 구조를 단순화시킴은 물론 판별 오차를 감소시킬 수 있고, 기준주파수의 분주를 사용자의 대역설정을 위한 기준으로 사용하여 주파수대역의 설정회로가 간단이 이루어질 수 있도록 할 뿐만 아니라 사용자의 외부 입력선택에 따라서 음성주파수나 기타 외부로부터 발생되는 주파수를 입력주파수로 사용하여 용도에 따라 광범위하게 이용될 수 있게 하였다.

Claims

입력주파수(f_V)와 기준주파수(f_R)를 입력으로 하여 동기신호(ø₁)(ø₂)를 발생시키는 동기신호발생회로부(1)와, 기준주파수(f_R)를 클럭(CK)으로, 동기신호(ø₂)를 리세트(Reset)로 하는 하한지정용 분주기(2) 및 상한지정용 분주기(3)와, 각 분주기(2)(3)가 리세트될 때 하한대역신호(f_B) 및 상한대역신호(f_T)를 각각 발생시키는 하한대역지정회로(4) 및 상한대역지정회로(5)와, 동기신호(ø₂)와 상한대역신호(f_T) 가 오아게이트(OR)를 통과한 신호와, 하한대역신호(f_B)를 입력으로 하는 주파수대역설정회로(6)와, 동기신호(ø₁)와 주파수대역설정회로출력(f₆)을 앤드게이트(AND)를 통과시켜 동기펄스카운터 리세트입력(f_A)으로 하고 동기신호(ø₁)를 입력으로 하는 동기펄스카운터(7)를 출력회로부(8)를 통하여 출력케하여 외부로부터의 입력주파수가 선택된 대역에 맞는가를 판별할 수 있게 함을 특징으로 하는 대역설정에 의한 주파수 판별회로.
상기 1항에 있어서, 입력주파수(f_V)를 리셋터블 D다입 플립플롭(FF₁)의 클럭(CK)에 인가하되 출력(Q¹)은 D타입 플립플롭(FF₂)의 입력(D₂)에 인가하고 출력(Q₂)은 D타입 플립플롭(FF₃) 입력(D₃)에 인가하며, 기준주파수(f_R)는 D타입 플립플롭(FF₂)(FF₃)의 클럭(CK)에 인가하고, 출력(Q²)(Q³)과 기준주파수(f_R)를 앤드게이트 입력으로하여 고출력으로 동기신호(ø₁)를 제공하며, 동기신호(ø₁)를 피드백시켜 리셋터블 D타임 플립플롭(FF₁)을 리세트시켜 D타입 플립플롭(FF₁)을 초기화 시킴을 특징으로 하는 대역설정에 의한 주파수 판별회로.