JPH07306836A - 時刻同期化装置 - Google Patents

Abstract

(57)【要約】 【目的】 マルチプロセッサシステムで各コンピュータ
の時計を同期化する。 【構成】 各コンピュータに水晶発振器とカウンタで構
成する時計を設け、その時計のカウンタを時刻管理装置
の時計のカウンタの計数値に補正値を加えた数値をプリ
セットする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は時刻同期化装置、さらに
詳しくはマルチプロセッサシステム内の各コンピュータ
が内蔵する時計の同期化に関するものである。

【０００２】

【従来の技術】マルチプロセッサシステムにおける各コ
ンピュータに内蔵される時計の同期化に関しては、従来
色々な手段が提案されている。例えば、特開平３−２８
２９５９号公報（以下、先行技術１という）に「マルチ
プロセッサシステム」と題して開示された装置では、各
プロセッサのタイマを一斉に初期化した上、これ等のタ
イマを駆動する共通なクロック信号を各プロセッサに供
給している。

【０００３】また、特開平３−１８８５１３号公報（以
下、先行技術２という）に「時刻制御方式」と題して開
示された装置では、マルチプロセッサシステムに１つ設
けたタイマが保持する時刻データをビットシリアルの形
で各プロセッサへ伝送し、各プロセッサでは伝送による
遅れを補正して使用している。

【０００４】

【発明が解決しようとする課題】上記のような従来の時
刻同期化装置では、先行技術１に係わる装置でも、先行
技術２に係わる装置でも、各プロセッサでは時計を所持
せず、外部から伝送されるデータによりそれぞれの時計
データを生成しているので、外部から伝送されるデータ
が何らかの事故で伝送されなくなった場合、すべてのプ
ロセッサの時計が使えなくなるという問題点がある。

【０００５】本発明はこのような問題点を解決し、各コ
ンピュータの所持する時計を基準の時計に同期化して使
用するが、何らかの原因により同期化が行われなかった
場合でも各コンピュータの所持する時計を使用すること
によってデータ処理に重大な支障が発生しないようにで
きる時刻同期化装置を提供することを目的としている。

【０００６】

【課題を解決するための手段】本発明に係わる時刻同期
化装置は、各コンピュータの時計を一定の時間間隔で基
準の時計に同期化することによって、同期化が正常に行
われている間は各コンピュータで使用する時刻は整合さ
れており、もし何らかの原因で同期化が行われなかった
場合でも、各コンピュータにおけるデータ処理はそのコ
ンピュータ内の時計を使用して行われるようにした。

【０００７】すなわち、本発明の時刻同期化装置は、複
数のコンピュータが互いに接続されてデータ処理を行う
マルチプロセッサシステムの各コンピュータが内蔵する
時計を基準の時計に同期化するため、当該システム内に
設けられ基準の時計を備えた時刻管理装置、その時刻管
理装置において予め定めた時間間隔ごとにその時点の時
刻を表すデータを書き込む時刻書込処理手段、この時刻
書込処理手段で書き込まれたデータを当該システム内の
全コンピュータに伝送する時刻送信処理手段、各コンピ
ュータに設けられ、前記時刻管理装置から伝送されたデ
ータを受信する時刻受信処理手段、この時刻受信処理手
段で受信したデータに、当該データが時刻管理装置の時
刻書込手段によって書き込まれた時点から当該コンピュ
ータに内蔵する時計の時刻同期化に使用される時点まで
の時間を補正値として加算する時刻補正処理手段、この
時刻補正処理手段で補正したデータを用いて当該コンピ
ュータに内蔵する時計の時刻を設定する時刻設定処理手
段を備えたことを特徴とする。

【０００８】また、前記各コンピュータに内蔵する時計
は、基準周波数発振器と、この基準周波数発振器の出力
周波数を分周するカウンタとを備え、前記時刻設定処理
手段は、前記補正したデータを前記カウンタにプリセッ
トすることを特徴とする。

【０００９】また、前記時刻送信処理手段は、２値符号
によって時刻を表すデータをビットシリアルの形態で伝
送することを特徴とする。

【００１０】さらに、前記時刻管理装置は、当該システ
ム中の何れかのコンピュータ内に設けられることを特徴
とする。

【００１１】

【実施例】以下、本発明の実施例を図面について説明す
る。図１は本発明の一実施例を示すブロック図であっ
て、時刻管理装置１は水晶発振器１０、カウンタから構
成される時計１１、この時計１１の時刻を一定時間間隔
ごとに書き込む時刻書込処理手段１２、書き込まれた時
刻データを送信する時刻送信処理手段１３を備えてい
る。

【００１２】時刻データの送信は、伝送路３を経て全て
のコンピュータ２−１，２−２，・・・に対し並列に行
われる。各コンピュータ２では、時刻受信処理手段２１
で送信された時刻データを受信し、時刻データが時刻書
込処理手段１２で書き込まれた時点から、コンピュータ
２の時刻設定処理手段２３によって時計２４に設定され
るまでの処理時間が、時刻補正処理手段２２で補正され
た上、時計２４に設定される。時計２４も時計１１と同
じくカウンタから構成され、水晶発振器２０から制御さ
れるので、時刻設定処理手段２３による設定が行われな
くても、相当正確な時刻を維持できる。

【００１３】図２は、図１に示す装置をハードウェアで
構成した例を示すブロック図であって、図１と同一符号
は同一又は相当部分を示し、水晶発振器１０，２０の出
力周波数を、例えば１ＭＨｚとすると、それぞれカウン
タ１０１，２０１によって１万分の１に分周され、１０
０Ｈｚのパルスとして出力される。この１００Ｈｚのパ
ルスが、時計１１，１２のクロックとなり、時計１１は
カウンタ１１１とカウンタ１１２の縦続で構成され、時
計２４はカウンタ２４１とカウンタ２４２との縦続で構
成される。

【００１４】これらのカウンタは、２進化１０進のカウ
ンタとして構成され、カウンタ１１１と２４１は、１０
０Ｈｚのパルスを入力し、１／６０Ｈｚの（６０秒すな
わち１分の周期に相当する）パルスを出力する。すなわ
ち、カウンタ１１１と２４１は、それぞれ１／１００秒
の単位で１分の単位を計測する時計を構成する。またカ
ウンタ１１２と２４２は、１分周期のパルスを入力し、
時、分の単位の時計を構成するカウンタである。

【００１５】時刻管理装置１から１分ごとに時刻データ
を送出する場合は、カウンタ１１１の計数値が０になっ
てオーバーフローパルスが出るごとに、その時点のカウ
ンタ１１２の内容をシフトレジスタ１３０に書き込む。
カウンタ１１２の並列出力端子は、シフトレジスタ１３
０の対応する並列入力端子にそれぞれ接続されており、
シフトレジスタ１３０はカウンタ１１２の最上位段の上
位に更に１段（１３１で示す）を備え、この段１３１に
は端子１３２から論理［１］の信号が接続され、シフト
レジスタ１３０の直列信号入力端子は、端子１３３から
論理［０］の信号が接続されている。カウンタ１１１の
オーバーフローパルスは、遅延素子１２０により微小な
遅延を与えられてカウンタ１１２の計数値の上位に論理
［１］を付加してシフトレジスタ１３０にロードする。

【００１６】シフトレジスタ１３０は、１００Ｈｚのク
ロックでシフトされ、シフトアウトされた信号は、１ビ
ットずつ伝送路３に送出され、コンピュータ側のシフト
レジスタ２１０の直列入力端子に入力する。シフトレジ
スタ２１０も１００Ｈｚのクロックでシフトされる。シ
フトレジスタ１３０の最上位段１３１にロードされた論
理［１］の信号が、シフトレジスタ２１０の最上位段に
達した時、この論理［１］の信号でシフトレジスタ２１
０の内容がカウンタ２４２にプリセットされ、レジスタ
２２０の内容がカウンタ２４１にプリセットされる。

【００１７】すなわちシフトレジスタ２１０は、並列出
力端子を備え、カウンタ２４１，２４２は並列入力端子
（プリセット端子）を備えている。このようにして、カ
ウンタ１１１がオーバーフローパルスを出力した時点の
カウンタ１１２の内容は、カウンタ２４２にセットされ
る。また、オーバーフローパルスを出力した時点でカウ
ンタ１１１の内容は０であるので、その時点からカウン
タ２４１へロードされる時点までの時間をレジスタ２２
０にセットしておいて、これをカウンタ２４１にロード
すれば時刻補正処理２２が実行できる。

【００１８】以上は図２に示す時計２４の初期設定回路
を説明したが、初期設定が終わった後で、時計２４を時
計１１に整合させる動作は、さらに簡単である。図３
は、このような整合のための回路を示すブロック図で、
図２と同一符号は同一部分を示す。カウンタ１１１がオ
ーバーフローパルスを出力するときは、カウンタ１１１
の内容は０になっているので、このオーバーフローパル
スを伝送路３で伝送してカウンタ２４１の内容を０にす
るようにリセットすればよい。オーバーフローパルスが
伝送路３を経てカウンタ２４１に到るには、些少の時間
を必要とするが、この時間は１／１００秒よりは十分に
小さい。図４および図５は、図１に示す装置の動作を示
すフローチャートであり、各図において、Ｓ１〜Ｓ５は
各プログラムステップを示す。

【００１９】また、図２，図３では、図１に示す装置の
機能をハードウェアで構成する例を示したが、このよう
な機能をコンピュータのプログラム制御で構成すること
も容易である。さらに、図１では時刻管理装置１を独立
して設ける例を示したが、時刻管理装置１を何れかのコ
ンピュータ２に内蔵させる構成としても良い。

【００２０】

【発明の効果】以上説明したように本発明によれば、シ
ステム内の各コンピュータの時計を容易に同期化するこ
とができ、また何らかの原因で同期化できない場合でも
各コンピュータ内の時計が比較的正確な時刻を持つ構成
としたので、同期化のための信号はビットシリアルの形
で伝送することができ、伝送のための処理時間は容易に
補正することができる等の効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の装置を実現するためのハードウェアの一
例を示すブロック図である。

【図３】コンピュータ側の時計が初期設定された後、時
間整合を行う回路の一例を示すブロック図である。

【図４】図１の装置における時刻管理動作を示すフロー
チャートである。

【図５】図１の装置でコンピュータ側の動作を示すフロ
ーチャートである。

【符号の説明】

１ 時刻管理装置 ２ コンピュータ ３ 伝送路 １１ 時刻管理装置側の時計 １２ 時刻書込処理手段 １３ 時刻送信処理手段 ２１ 時刻受信処理手段 ２２ 時刻補正処理手段 ２３ 時刻設定処理手段 ２４ コンピュータ側の時計

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のコンピュータが互いに接続されて
   データ処理を行うマルチプロセッサシステムの各コンピ
   ュータが内蔵する時計を基準の時計に同期化する時刻同
   期化装置において、 当該システム内に設けられ前記基準の時計を備えた時刻
   管理装置、 この時刻管理装置において予め定めた時間間隔ごとにそ
   の時点の時刻を表すデータを書き込む時刻書込処理手
   段、 この時刻書込処理手段で書き込まれたデータを当該シス
   テム内の全コンピュータに伝送する時刻送信処理手段、 各コンピュータに設けられ、前記時刻管理装置から伝送
   されたデータを受信する時刻受信処理手段、 この時刻受信処理手段で受信したデータに、当該データ
   が前記時刻管理装置の時刻書込手段によって書き込まれ
   た時点から当該コンピュータに内蔵する時計の時刻同期
   化に使用される時点までの時間を補正値として加算する
   時刻補正処理手段、 この時刻補正処理手段で補正したデータを用いて当該コ
   ンピュータに内蔵する時計の時刻を設定する時刻設定処
   理手段、 を備えたことを特徴とする時刻同期化装置。
2. 【請求項２】 前記各コンピュータに内蔵する時計は、
   基準周波数発振器と、この基準周波数発振器の出力周波
   数を分周するカウンタとを備え、 前記時刻設定処理手段は、前記補正したデータを前記カ
   ウンタにプリセットすることを特徴とする請求項第１項
   記載の時刻同期化装置。
3. 【請求項３】 前記時刻送信処理手段は、２値符号によ
   って時刻を表すデータをビットシリアルの形態で伝送す
   ることを特徴とする請求項第１項記載の時刻同期化装
   置。
4. 【請求項４】 前記時刻管理装置は、当該システム中の
   何れかのコンピュータ内に設けられることを特徴とする
   請求項第１項記載の時刻同期化装置。