JPS58200320A - 計時装置 - Google Patents

計時装置

Info

Publication number
JPS58200320A
JPS58200320A JP57082493A JP8249382A JPS58200320A JP S58200320 A JPS58200320 A JP S58200320A JP 57082493 A JP57082493 A JP 57082493A JP 8249382 A JP8249382 A JP 8249382A JP S58200320 A JPS58200320 A JP S58200320A
Authority
JP
Japan
Prior art keywords
time
correction
signal
timer
correct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57082493A
Other languages
English (en)
Inventor
Tatsuya Yamamoto
達也 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57082493A priority Critical patent/JPS58200320A/ja
Publication of JPS58200320A publication Critical patent/JPS58200320A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は計算機に対し一定周期で信号を出力し計算機内
における時刻を正確に保持するための基本単位を与える
計時装置に関する。
〔発明の技術的背景〕
計時装置の基本信号発生部は最近の技術の進歩によって
かなり正確ではあるが、誤差がない訳ではないため長時
間使用すると、その累積誤差が無視できなくなり、実際
の時刻と計算機内の時刻にかなりの狂いが生じる可能性
がある。
〔背景技術゛の問題点〕
従来の計時装置には狂いを自動的に補正する機能はなく
、計韓機内の時刻は必要に応じて手動で強制的に正確に
値に置き換えるようにな°つていた。
そのため計算機内′の時刻に不連続ガ部分が生じ、時刻
によって起動される処理に重複や抜は等が発生する欠点
があった。
即ち、例えば時刻を11時55分から11時45分に修
正すると、11時45分から11時55分までの間に起
動された処理が重複し、また時刻を11時i5分から1
2時5分に動圧すると11時55′介から12時5分の
間に起動されるべき処理が抜けてしまう。
〔発明の目的」    ′ 本発明−以上の欠点を除去する計時装置を提供すること
を目的とする。
〔発明の概要」 本発明では例えば毎日定まった時刻に正確な時刻を入力
し、これと内部時計との比較によって得られた誤、差を
、計算機内の時刻の連続性を保、障できる程度ずつに分
解して連続的に成る時間かけて補正するように′したも
のである。
〔発明の実施例〕
第1図は本発明の一実施例を示すブロック図である。同
図において、(1)は水晶発振器等による基本クロック
発生部、(2)はクロック積算補正部、(3)は補正値
調整部、(4)は定時信号受信部、(5)は装置内時計
、(6)は正時報の固定データを記憶し、1日IZ定め
た正時刻を出力する装置、(7)は計算機である。クロ
ック積算補正部(2)は基本クロック発生部(1)から
のクロックを積算し、補正値調整部(3)からの単位補
正値によってその積算回数を補正した上で、クロック信
号を装置内時計(5)及び計算機(7)へ出力する。補
正値調整部(3)は定時信号受信部(4)からのクロッ
ク信号により装置内時計(5)及び正時報の固定データ
出力装置(6)からのデータ比較を行ない補正値の算出
を行なう。又現在の補正状態の表示本行なう。定時信号
受信部(4)は装置内時計(5)からの指示によっての
み動作し、例えば1日1回の定められた正時報(例えば
FM電波の正時報)を受信し、直ちに補正値調整部(3
)に対しクロック信号を出力する。装置内時計(5)は
クロック積算補正部(2)の信号によって時刻を管理し
、誤差範囲を考慮して定時信号受信部(4)を動作させ
、また計算機(7)より現在時刻を読みとる。計算機(
7)はイエシャ2イズ時に装置内時計(5)の時刻を読
み、以後クロック積算補正部(2)からのクロックm倭
によって時刻を更新する。
次に、今現在は補正が行なわれていないで、補正値も補
正単位もゼロであるとして第1図の動作を説でする。先
ず正時報前後、数10秒間のあいだ装置内時計(5)の
指示により定時信号受信部(4)が動作し、正時報信号
を受信する。正時報信号を受信と同時に定時信号受信部
(4)は補正調整部(3)に信号を送る。補正調整部(
3)は直ちに装置内時計(5)及び定時報の固定データ
出力装置(6)からの時報を比較し、現在の装置内時計
(6)の誤差を算出し、その誤差を設定されている(単
位補正値)×(基本クロック)?倍数に直した上、補正
値としてクロック積算補正部(2)−セットし、さらに
単位補正値に補正値と同符号の符号をつけて補正単位と
してクロック積算補正部(2)にセットす企。この単位
補正値は、1回の計算* (7)への信号出力、に対し
て、基本クロックを幾つずらすかの単位で、初期段階に
おいて装置内時計、(5)の狂い具合によつ4て設定さ
れるものである。
次に、クロック積算補正部(2)が計算機(7)に信号
を送ると、今までゼロでありへ補正単位が変化するため
、基本クロック樟算回数が変化し、計算機(7)に送今
信号の周期が補正される。即ち、遅れの場合は岬期力5
短かくな9時間を進めるように動作し、進みの場合は周
期が長くなり時間を遅らせるように動作する。また、1
周期補正さちる度に補正値から補正単位を減算し、補正
値がゼロとなるまで補正が行なわれる。補正が完了する
と補正値調整部(3)は補正単位をゼロにもどし、クロ
ック積算補正部(2)の動作を元にもどす。
第2図は実際の補正の様子を示したもので、定時軸信号
を受信した時の誤差が10秒の遅れ、基本クロツク1μ
s1計算機(7)への出力周期T = 100mm、単
位補正値t=−100μSの場合の例である。
この場合は104周期で補正が完了し補正値=0と々る
以上は計算機の計時装置について述べてきたが本発明は
各種の装置のタイミング信号発生器にも適用できるもの
である。
〔発明の効果〕
本発明は以上のようになるものであって、l)計算機内
の時刻に狂いが生じた際にシステムに影響を与えずに正
確な時刻に直すことができる。l+)毎日1回というよ
うに補正を自動的に行なえるので人間の介入なしにより
正確な時刻が得られる。
111)処理の重複や抜けが生じない。iV)周期毎の
処理の周期が無視できる範囲しか違わない。■)上記に
対するソフトウェア的対策が不要なため、システム設計
、ソフトウェア設計が楽になる。等の効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
補正動作の様子を示す図である。 1・・・・基本クロック発生部 2・・・・クロック積算補正部 3・・・・補正値調整部 4・・・定時信号受信部5・
・・・装置内時計  6・・・正時報の時刻7・・・・
・計算機 代理人 弁理士  井 上 −男 第1図 第  2 図

Claims (1)

    【特許請求の範囲】
  1. 所定の時刻に定時軸信号を受信する手段と、正時報を出
    力する手段と、前記定時雑言を受信した時装置内時計の
    示す時刻と前記正時報を出力する手段からの時刻との誤
    差を検出する手段と、あらかじめ設定された補正出力周
    期とその周期内に行なう単位補正値とを用いて前記誤差
    を複数周期に亘って補正する手段とを具備し、前記装置
    内時計の゛自動補正を行なうことを特徴とする計時装置
JP57082493A 1982-05-18 1982-05-18 計時装置 Pending JPS58200320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57082493A JPS58200320A (ja) 1982-05-18 1982-05-18 計時装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57082493A JPS58200320A (ja) 1982-05-18 1982-05-18 計時装置

Publications (1)

Publication Number Publication Date
JPS58200320A true JPS58200320A (ja) 1983-11-21

Family

ID=13776013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57082493A Pending JPS58200320A (ja) 1982-05-18 1982-05-18 計時装置

Country Status (1)

Country Link
JP (1) JPS58200320A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281787A (ja) * 1994-04-11 1995-10-27 Nec Corp 時刻校正装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07281787A (ja) * 1994-04-11 1995-10-27 Nec Corp 時刻校正装置

Similar Documents

Publication Publication Date Title
US5274545A (en) Device and method for providing accurate time and/or frequency
US5483201A (en) Synchronization circuit using a high speed digital slip counter
MY124738A (en) Method and apparatus for real time clock frequency error correction.
GB1517661A (en) Method and apparatus for synchronizing master and local time base systems
CN102722099A (zh) 具有计算误差功能的时钟校正系统及校时方法
JPH03218494A (ja) 時間精度自動修正時計
JPH04230890A (ja) 時計機能付き受信機及び時刻修正方法
US20220085968A1 (en) Communication system, communication device, and program
JP2000199792A (ja) 時計装置及び時刻修正方法
JPH04233016A (ja) 時間基準装置および同期方法
US4583865A (en) Real time clock synchronization
JPS58200320A (ja) 計時装置
CN114124280B (zh) 一种基于cpt原子钟的多系统间时间同步及对时方法及系统
CN114296337A (zh) 一种高精度授时授频接收机
JPS6322276B2 (ja)
JPH10191473A (ja) 監視制御システム
US4730286A (en) Circuit and method for correcting the rate of an electronic timepiece
JPH06343235A (ja) 監視制御装置
SU809136A1 (ru) Генератор синхроимпульсов
JPH07121408A (ja) 監視制御装置
JPH11148983A (ja) 人工衛星搭載タイマの補正装置
JPH01216293A (ja) 時刻誤差補正方法
JPS599732A (ja) タイマの自動修正方式
JPS63106594A (ja) 時計装置
JPH07306836A (ja) 時刻同期化装置