JPH07121408A - 監視制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 監視制御装置において、内部時計の時刻校正
に当って、お互いの時刻のずれを極小化する。 【構成】 複数の監視制御装置に対して親時計装置から
時刻同期用校正パルス信号が入力した時、監視装置側の
内部時刻データが親時計のそれより遅れている時は、内
部時計の時刻データを親時計の時刻データに校正し、逆
に内部時計の時刻データが親時計のそれより進んでいる
時は、進み時間だけ時刻更新を停止させ、その後親時計
の時刻データに校正する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は異なる装置間の時刻のず
れを極小化することのできる監視制御装置に関する。

【０００２】

【従来の技術】例えば電力系統では複数の変電所あるい
は発電所等を１つのグループとして統合し、１つの制御
所で監視制御を行なっている。この場合、複数の監視制
御装置は各々内部時計を持っており、事故等の事象の変
化をとらえると、その発生時刻と共に状態の変化を上位
へ知らせる。このような構成においては、システムとし
ての事象の時系列を判断する上で、前記内部時計の時刻
のずれを極小化することが望まれる。

【０００３】従来より異なる装置間の時刻同期を行なう
には様々な提案がなされているが、その中に親時計装置
を用いた方式が挙げられる。これは図４に示すように、
時刻合せを行なう上で基準となる時刻を持つ親時計装置
41は、複数の監視制御装置43に対して時刻同期データを
出力する時刻データ出力部42と、予め設定可能な毎正時
刻に対して同じく予め設定可能な一定時間遅れて動作す
る時刻同期校正パルス信号を前記時刻データに同期して
出力する時刻同期用校正パルス出力部47からなる。

【０００４】更に監視制御装置43は前記時刻データを入
力処理する時刻データ入力部44と、前記時刻同期用校正
パルス信号を割込入力するマイクロプロセッサ部45と、
当該割込入力処理によって時刻校正される内部時計46を
具備する。なお、マイクロプロセッサ部45の内部に示し
たＩＮＴなる符号は割込入力を示す。これにより、監視
制御装置側ではマイクロプロセッサ部45にて当該時刻デ
ータを、前記時刻同期校正パルス信号に基づいて割込入
力処理することによって監視制御装置自身の時刻の基準
となる内部時計46の時刻を修正し、親時計装置41との時
刻のずれを補正していた。

【０００５】以下に図６を用いて作用を説明する。先ず
ステップＳ61にて、親時計装置41の時刻同期用校正パル
ス出力部47を介して入力される前記時刻同期用校正パル
ス信号は、監視制御装置43のマイクロプロセッサ部45の
割込信号として入力される。これにより監視制御装置43
は当該マイクロプロセッサ部45にて時刻同期を行なうた
めの処理が開始される。ここで前記時刻同期用校正パル
ス信号は予め設定可能な毎正時刻が定められており、例
えばここでは毎正分とする。

【０００６】即ち、前記割込入力信号は〜年〜月〜日〜
時ｎ分ｔ₁ 秒に受けたとする。従ってステップＳ64にて
マイクロプロセッサ部45は前記割込入力信号を受けた時
点からタイマーをカウントアップし、例えば前記正分、
ここではｎ分ｔ₁ 秒時点より一定時間経過した時点を認
識すると、時刻データ入力部44を介して親時計装置41の
時刻データ出力部42から時刻データを読み出す処理ステ
ップＳ65へ移行する。ここで前記一定時間とは、毎正分
を基準した場合は、次の正分より以前の値となる。例え
ば１番適当な値として正分プラス３０秒が考えられる。
ここではｎ分３０秒となる。

【０００７】以上により得られた時刻データ、ここでは
ｎ分３３秒という時刻データを読み込んだとするとマイ
クロプロセッサ部45は次の正分、ここではｎ＋１分ｔ₁
秒に入力される校正パルス信号が絶対時刻として年，
月，日，時，分で定義されるところの何分になるのかを
認識することができる。更に具体的に言えば，例えば１
９９３年２月１０日１２時５２分３３秒のデータを入力
した場合は、次に割込入力される校正パルスは同年，
月，日の１２時５３分ｔ₁ 秒を示すことを認識する。

【０００８】次に、ステップＳ65では更にマイクロプロ
セッサ部45は次の割込信号が入力されるまでに、自身の
内部時計46を校正するための時刻データの生成等の時刻
同期前処理を行なう。この状態にて再び次の割込入力信
号の受信が行なわれると、ステップＳ62にてマイクロプ
ロセッサ部45は前記ステップＳ65にて予め生成された時
刻同期用校正データの有無を確認し、前記校正データが
セットされていれば、ステップＳ63にて当該校正データ
を用いて内部時計46の校正を行なうこととする。

【０００９】ここではｎ＋１分ｔ₁ 秒の値が最終的に内
部時計へセットされる。更に予めマイクロプロセッサ部
45の内部処理の補正値Δｔ秒による校正が必要な場合
は、ｎ＋１分ｔ₁ ＋Δｔ秒の値が最終的に内部時計へセ
ットされる。以降同様の処理が毎正分毎に繰り返される
ことになる。更に前記ステップＳ61にて述べた親時計装
置41の時刻同期用校正パルス信号は、図５に示すように
予め設定可能な毎正時刻（ここでは毎正分）に対して、
同じく予め設定可能な一定時間の間だけオフ状態ｔ₁ を
継続し、その後オン状態ｔ₂ となる信号にて規定され
る。なお、斜線で示す部分が時刻同期用校正パルス出力
であり、この場合は毎正分パルスの場合を示す。

【００１０】又、オフ時間ｔ₁ は親時計装置41と内部時
計46との水晶精度誤差を考慮に入れた値となる。これに
より例え内部時計46が水晶変動特性±ΔＴを持っていた
としても、予め設定可能な毎正時刻の範囲、例えば毎正
分においては前記ｔ₁ の値に比してｔ₁ ＞（ΔＴ）とな
り問題とならず、必ず時刻の切替わり、例えば分オーダ
ーの切替わりまでが終了した後で時刻データによる内部
時計46の修正が行なわれるように作用している。

【００１１】前記で示した従来の技術においての効果を
考察する上ではｔ₁ ＝０とした場合を仮定するのが都合
が良い。すると例えば、一般に親時計装置41と内部時計
46との間には、水晶精度のずれが生じているため、例え
ば図７に示すようにその精度誤差によって親時計の時刻
との誤差が進みの場合と、遅れの場合の２通りが生ず
る。ここでは、毎正分の校正パルス信号を仮定している
ので、図７の±ΔＴ秒は毎正分に対する最大時刻誤差と
なる。

【００１２】上記のような条件のもとで、親時計装置か
らの校正パルスを親時計自身の分の切替わり目で図中ア
のように出力すると、監視制御装置の内部時計が親時計
に対して遅れている場合には、被校正側の内部時計の時
間の経過の連続性が進む方向で保証される。但し、校正
の瞬間は時刻がステップ状に変化する（例えば××時ｎ
分５８秒から××時ｎ＋１分○○秒のように）。

【００１３】しかし、内部時計が親時計に対して進んで
いる場合は、被校正側の内部時計の時間の経過の連続性
が一旦、逆転することになる。つまり内部時計は校正パ
ルスが入る前に既に××時ｎ＋１分より以降の時刻を刻
み続けているので、その後で再度××時ｎ＋１分○○秒
からスタートすることとなる。前記に述べたような進み
遅れになる２つのケースは、図中±ΔＴの範囲では任意
に生ずることとなる。従ってこの範囲で発生した事象の
時系列は進み遅れどちら側の特性をもつのか不確定とな
ってしまう。

【００１４】これは監視制御システムで見た場合、以下
のような欠点を持つ。つまり一般に監視制御システムと
しては各監視制御が捉えた事象の変化を、予め定められ
た帳票等に印字する必要がる。この場合、年，月，日等
の切替わり目が１つの区切りとなる。従って前記のよう
に各内部時計の校正を自身の切替わりが必ず終了した時
点で、親時計装置からの時刻校正を受け付けるようにし
ないと、前提条件として時刻校正も同じ年，月，日の中
で行なわれなくなり、前記±ΔＴの範囲で発生した事象
の時系列に対して、ある一定の特定、つまり進みか遅れ
かのどちらかを判断する上で更にあいまいな不確定要素
が入り込むことになる。

【００１５】これに対して従来の技術では前述したよう
に、ｔ₁ ＞｜ΔＴ｜のオフ時間をおくことにより、各内
部時刻の修正が必ず同じ年，月，日，時，分の中で行な
われるという前提条件を成立させることができ、前記
年，月，日の切替わりで発生した事象に対する正しい判
断が行なえるという効果が得られていた。

【００１６】

【発明が解決しようとする課題】従来の監視制御におい
ては、以上述べた如く親時計装置との時刻のずれを補正
することで、お互いの時刻同期を行なっていた。しかし
このような従来の方法においては、内部時計46での時間
の連続性が年，月，日，時，分までは進む方向で保証さ
れるが、秒オーダー以降においては時間の連続性が一旦
逆転するという誤差要因を含む欠点がある。

【００１７】本発明は上記の時刻同期について監視制御
装置側の内部時計の時刻を校正するにあたって、時刻同
期用校正パルス信号の入力時に内部時計の時刻データが
親時計装置の時刻データより遅れているか、進んでいる
かで判断した割込入力処理をすることによって、秒オー
ダー以降までの時間の逆転をなくし、お互いの時刻のず
れを極小化することができる監視制御装置を提供するこ
とを目的としている。

【００１８】

【課題を解決するための手段】本発明の［請求項１］に
係る監視制御装置は、１台の時計装置からの時刻データ
を用いて複数の内部時計を校正し、時刻同期を行なう監
視制御装置において、親時計装置は時刻同期を行なうた
めの時刻データを出力する時刻データ出力部と、予め設
定可能な毎正時刻に対して同じく予め設定可能な一定時
間遅れて動作する時刻同期用校正パルス信号を、前記時
刻データに同期して出力する時刻同期校正パルス信号出
力部とを備え、

【００１９】又、複数の監視制御装置は各々前記内部時
計と、前記親時計装置から送られてくる時刻データを入
力する時刻データ入力部と、前記時刻同期用校正パルス
信号の入力時に内部時計の時刻データが親時計装置の時
刻データより遅れている場合には、内部時計の時刻デー
タを親時計装置の時刻データに校正し、逆に親時計装置
の時刻データより進んでいる場合には、当該進み誤差時
間の間だけ内部時計の時刻更新を停止させ、その後親時
計装置の時刻データに校正する割込み入力処理を実行さ
せるマイクロプロセッサ部とから構成した。

【００２０】本発明の［請求項２］に係る監視制御装置
は、［請求項１］において、時刻同期用校正パルス信号
の入力時に、内部時計の時刻データが親時計装置の時刻
データより遅れている場合には、予め予定した単位時間
当りの校正値より補正回数を算出する校正値算出装置
と、この校正値算出装置が算出した補正回数を用いて、
上記内部時計を進み方向に擬似的に校正し、

【００２１】逆に時刻同期用校正パルス信号の入力時
に、内部時計の時刻データが親時計装置の時刻データよ
り進んでいる場合には、予め予定した単位時間当りの校
正値より補正回数を算出する校正値算出装置と、この校
正値が算出した補正回数を用いて、上記内部時計を遅れ
方向に擬似的に校正するように構成した。

【００２２】本発明の［請求項３］に係る監視制御装置
は、［請求項１］において、時刻同期用校正パルス信号
の入力時に、内部時計の時刻データが親時計装置の時刻
データより遅れている場合には、予め設定した補正回数
より単位時間当りの校正値を算出する校正値算出装置
と、この校正値算出装置が算出した単位時間当りの校正
値を用いて、上記内部時計を進み方向に擬似的に校正
し、

【００２３】逆に時刻同期用校正パルス信号の入力時
に、内部時計の時刻データが親時計装置の時刻データよ
り遅れている場合には、予め予定した補正回数より単位
時間当りの校正値を算出する校正値算出装置と、この校
正値算出装置が算出した単位時間当りの校正値を用いて
上記内部時計を遅れ方向に擬似的に校正するように構成
した。

【００２４】

【作用】本発明の［請求項１］に係る監視制御装置の作
用は、以下の通りである。先ず、複数の監視制御装置
は、親時計装置から送られてくる時刻データと共に時刻
同期用校正パルス信号が入力時に、内部時計の時刻デー
タが親時計のそれより遅れている時は、内部時計の時刻
データを親時計装置の時刻データに校正する。これとは
逆に内部時計の時刻データが親時計のそれより進んでい
る時は、進み時間だけ時刻更新を停止させ、その後、親
時計の時刻データに校正する。

【００２５】本発明の［請求項２］に係る監視制御装置
は、［請求項１］において、時刻同期用校正パルス信号
の入力時に、内部時刻データが親時計のそれより遅れて
いる時、単位時間当りの校正値より補正回数を算出し、
これを用いて内部時計を進み方向に擬似的に校正する。
逆に進んでいる時は、前記同様単位時間当りの校正値よ
り補正回数を算出し、これを用いて内部時計を遅れ方向
に擬似的に校正する。

【００２６】本発明の［請求項３］に係る監視制御装置
は、［請求項１］において、時刻同期用校正パルス信号
の入力時に、内部時刻データが親時計のそれより遅れて
いる時、予め予定した補正回数より単位時間当りの校正
値を算出し、これを用いて内部時計を進み方向に擬似的
に校正する。逆に進んでいる時は予め予定した補正回数
より単位時間当りの校正値を算出し、これを用いて内部
時計を遅れ方向に擬似的に校正する。

【００２７】

【実施例】以下図面を参照して実施例を説明する。図１
は本発明による監視制御の一実施例である。図１におい
て親時計装置11は複数の監視制御装置に対して、時刻同
期データを出力する時刻同期データ出力部12を具備す
る。更に親時計装置11は予め設定可能な毎正時刻に対し
て、同じく予め設定可能な一定時間遅れて動作する時刻
同期用校正パルス信号を、前記時刻データに同期して出
力する時刻同期用校正パルス出力部17を具備する。

【００２８】一方、監視制御装置13は内部時計16と前記
時刻データを入力処理する時刻データ入力部14と、前記
時刻同期用校正パルス信号の入力時に内部時計の時刻デ
ータが親時計装置の時刻データより遅れている場合に
は、内部時計の時刻データを親時計装置の時刻データに
校正し、逆に親時計装置の時刻データより進んでいる場
合には、当該進み誤差時間の間だけ内部時計の時刻更新
を停止させ、その後親時計装置の時刻データに校正する
割込入力処理を実行するマイクロプロセッサ部15を具備
する。

【００２９】以上述べたように、本発明における実施例
の構成は基本的に従来の構成図４で示したものと同じで
あるが、監視制御装置におけるマイクロプロセッサ部15
での割込入力処理内容が異なる。従って次に図２のフロ
ーチャートを用いてその作用を示し、今回の発明におけ
る監視制御装置側のマイクロプロセッサ部15における動
作を明確にしておく。

【００３０】先ず、ステップＳ21にて親時計装置11の時
刻同期用校正パルス出力部47を介して入力される前記時
刻同期用校正パルス信号は、監視制御装置13のマイクロ
プロセッサ部15の割込入力信号として入力処理される。
これにより監視制御装置13は当該マイクロプロセッサ部
15にて時刻同期を行なうための処理が開始される。

【００３１】ここで前記時刻同期用校正パルス信号は、
予め設定可能な毎正時刻が定められており、例えばここ
では毎正分とする。即ち、前記割込入力信号は〜年〜月
〜日〜時ｎ分ｔ₁ 秒に受けたとする。

【００３２】従ってステップＳ24にてマイクロプロセッ
サ部15は例えば前記正分、ここではｎ分ｔ₁ 秒時点より
一定時間経過した時点を認識すると、時刻データ入力部
14を介してて親時計装置11の時刻データ出力部12から、
時刻データを読み出す処理ステップＳ25へ移行する。こ
こで前記一定時間とは毎正分を基準とした場合は、次の
正分より以前の値となる。例えば１番適当な値として正
分プラス３０秒が考えられる。ここではｎ分３０秒とな
る。

【００３３】以上により得られた時刻データ、ここでは
ｎ分３３秒という時刻データを読み込んだとすると、マ
イクロプロセッサ部15は次の正分、ここではｎ＋１分ｔ
₁ 秒に入力される校正パルス信号が絶対時刻として年，
月，日，時，分で定義される何分になるのかを認識する
ことができる。更に具体的に言えば、例えば１９９３年
２月１０日１２時５２分３３秒のデータを入力した場合
は、次に割込入力される校正パルスは同年，月，日の１
２時５３分ｔ₁ 秒を示すことを認識する。このためにス
テップＳ25では更にマイクロプロセッサ部15は次の割込
信号が入力されるまでに自身の内部時計16を校正するた
めの時刻データの生成等の時刻同期前処理を行なう。

【００３４】この状態にて再び次の割込入力信号の受信
が行なわれると、ステップＳ22にてマイクロプロセッサ
部15は前記ステップＳ25にて予め生成された時刻同期用
校正データの有無を確認し、前記校正データがセットさ
れていたらステップＳ23にて内部時計16の校正を行なう
こととなる。このステップＳ23での内部時計16の校正の
処理が図６で示すところの従来の動作とは異なってく
る。

【００３５】そこで、ステップＳ23の中を図３を用いて
更に詳しくその作用を説明する。図３は前記時刻同期用
校正パルス信号の入力時における内部時計の時刻データ
と親時計装置の時刻データの関係を示している。ステッ
プＳ23-aにて図３(a) で示すように親時計装置の時刻デ
ータに対して内部時計のデータが遅れていると判断した
場合には、ステップＳ23-bにて前記ステップＳ25にて予
め生成した内部時計を校正するための時刻データに基づ
いて当該時刻校正を行なう。

【００３６】又、ステップＳ23-aにて図３(b) で示すよ
うに親時計装置の時刻データに対して内部時計のデータ
が進んでいると判断した場合は、ステップＳ23-cにてΔ
ｔ′＝ｔ−ｔ₁ の間だけ内部時計の時刻更新を停止さ
せ、その後ｔ₁ ＋Δｔ′として内部時計の校正を行なう
ようにする。以上により従来の技術の欠点で述べたよう
な秒オーダー以降における時間の逆転が生ずることはな
くなり、常に進み方向での時間の経過が保証されること
になる。

【００３７】ここでステップＳ23-aにて行なわれる親時
計装置と内部時計との時刻データの比較であるが、これ
はステップＳ25にて予め次の時刻校正用割込入力信号の
受信が既に××時○○分ｔ₁ 秒に来るかはわかっている
ので、ステップＳ21，Ｓ22での割込受信後、直ちに監視
制御装置自身の内部時計の時刻データとを比較すること
によって実施されることとなる。ここでも従来の技術で
述べたように当然マイクロプロセッサ部15の持つ内部処
理上の補正値Δｔがある場合には、最終校正にてその値
が考慮されることとなる。

【００３８】本発明の［請求項２］に係る監視制御装置
の実施例を説明する。本実施例では図２のステップＳ23
-b及びステップＳ23-cの作用が各々以下のように異なっ
てくる。つまり、ステップＳ23-bにおいて内部時計16の
データが親時計装置より遅れていると判断した場合は、
マイクロプロセッサ部15内の予め予定した単位時間当り
の校正値αより補正回数を算出する校正値算出装置によ
って算出された補正回数ｎを用いて、上記内部時計16を
進み方向に擬似的に校正することとなる。

【００３９】図３に示すように時刻同期用校正パルスの
周期における最大誤差範囲｜ΔＴ｜を考慮すると、上記
補正回数ｎは以下となる。

【数１】 同様にステップＳ23-cにおいて内部時計16のデータが親
時計装置より進んでいると判断した場合は、補正回数ｎ
は以下となる。

【数２】

【００４０】本発明の［請求項３］に係る監視制御装置
も、図２で示すステップＳ23-b及びステップＳ23-cの作
用が各々以下のように異なってくる。つまり、ステップ
Ｓ23-bにおいて内部時計16のデータが親時計装置より遅
れていると判断した場合には、マイクロプロセッサ部15
内の予め予定した補正回数ｎより単位時間当りの校正値
を算出する校正値算出装置によって算出された単位時間
当りの校正値αを用いて、上記内部時計16を進み方向に
擬似的に校正することとなる。

【００４１】図３に示すように時刻同期用校正パルスの
周期における最大誤差範囲｜ΔＴ｜を考慮すると、上記
単位時間当りの校正値αは以下となる。

【数３】 同様にステップＳ23-cにおいて内部時計16のデータが親
時計装置より進んでいると判断した場合は、校正値αは
以下となる。

【数４】

【００４２】以上により監視制御装置における内部時計
16は、連続的に校正されるためステップ状に時間が変化
するといった現象がなくなり、事故等の事象の変化を捉
えるに当たって、その時系列を判断する上で違和感な
く、解析を行なうという効果が得られる。

【００４３】

【発明の効果】以上説明したように、本発明によれば１
台の親時計装置に基づいて複数の監視制御装置の内部時
計の時刻修正を高精度に行なうことが可能となり、又、
その際、内部時計の水晶精度の誤差要因も考慮した校正
パルスを用いることにより、監視制御装置側の内部時計
の校正方法において常に秒オーダー以降の時間の逆転を
防ぐことができ、更に連続的に時間を校正するととによ
り事象の時系列を判断する上で有効な条件を備えた監視
制御装置を提供している。

【図面の簡単な説明】

【図１】本発明の監視制御装置の一実施例の構成図。

【図２】本発明の作用を示すフローチャート。

【図３】本発明の作用を補足説明するタイミングチャー
ト。

【図４】従来の構成例図。

【図５】本発明の時刻同期用校正パルス例。

【図６】従来の例の作用を示すフローチャート。

【図７】親時計と各内部時計における時刻タイムチャー
ト。

【符号の説明】

11，41 親時計装置 12，42 時刻データ出力部 13，43 監視制御装置 14，44 時刻データ入力部 15，45 マイクロプロセッサ部 16，46 内部時計 17，47 時刻同期用校正パルス出力部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １台の時計装置からの時刻データを用い
   て複数の内部時計を校正し、時刻同期を行なう監視制御
   装置において、親時計装置は時刻同期を行なうための時
   刻データを出力する時刻データ出力部と、予め設定可能
   な毎正時刻に対して同じく予め設定可能な一定時間遅れ
   て動作する時刻同期用校正パルス信号を、前記時刻デー
   タに同期して出力する時刻同期校正パルス信号出力部と
   を備え、又、複数の監視制御装置は各々前記内部時計
   と、前記親時計装置から送られてくる時刻データを入力
   する時刻データ入力部と、前記時刻同期用校正パルス信
   号の入力時に内部時計の時刻データが親時計装置の時刻
   データより遅れている場合には、内部時計の時刻データ
   を親時計装置の時刻データに校正し、逆に親時計装置の
   時刻データより進んでいる場合には、当該進み誤差時間
   の間だけ内部時計の時刻更新を停止させ、その後親時計
   装置の時刻データに校正する割込み入力処理を実行させ
   るマイクロプロセッサ部を備えたことを特徴とする監視
   制御装置。
2. 【請求項２】 上記時刻同期用校正パルス信号の入力時
   に、内部時計の時刻データが親時計装置の時刻データよ
   り遅れている場合には、予め予定した単位時間当りの校
   正値より補正回数を算出する校正値算出装置と、この校
   正値算出装置が算出した補正回数を用いて、上記内部時
   計を進み方向に擬似的に校正し、逆に上記時刻同期用校
   正パルス信号の入力時に、内部時計の時刻データが親時
   計装置の時刻データより進んでいる場合には、予め予定
   した単位時間当りの校正値より補正回数を算出する校正
   値算出装置と、この校正値が算出した補正回数を用い
   て、上記内部時計を遅れ方向に擬似的に校正するように
   構成したことを特徴とする請求項１記載の監視制御装
   置。
3. 【請求項３】 上記時刻同期用校正パルス信号の入力時
   に、内部時計の時刻データが親時計装置の時刻データよ
   り遅れている場合には、予め設定した補正回数より単位
   時間当りの校正値を算出する校正値算出装置と、この校
   正値算出装置が算出した単位時間当りの校正値を用い
   て、上記内部時計を進み方向に擬似的に校正し、逆に上
   記時刻同期用校正パルス信号の入力時に、内部時計の時
   刻データが親時計装置の時刻データより遅れている場合
   には、予め予定した補正回数より単位時間当りの校正値
   を算出する校正値算出装置と、この校正値算出装置が算
   出した単位時間当りの校正値を用いて上記内部時計を遅
   れ方向に擬似的に校正するように構成したことを特徴と
   する請求項１記載の監視制御装置。