CN111669244A - 在时钟域之间传输计数器值时保持正确的时间 - Google Patents

在时钟域之间传输计数器值时保持正确的时间 Download PDF

Info

Publication number
CN111669244A
CN111669244A CN202010155125.7A CN202010155125A CN111669244A CN 111669244 A CN111669244 A CN 111669244A CN 202010155125 A CN202010155125 A CN 202010155125A CN 111669244 A CN111669244 A CN 111669244A
Authority
CN
China
Prior art keywords
clock signal
counter value
counter
sampled
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010155125.7A
Other languages
English (en)
Inventor
诃里诃罗·苏布拉马尼亚姆·兰加纳坦
威沃克·萨尔达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiangong Solutions
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN111669244A publication Critical patent/CN111669244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

为了减少从一个时钟域到另一个时钟域的时间传输中的误差，使用第一时钟信号递增第一自由运行计数器。自由运行的第二计数器使用第二时钟信号递增，第二时钟信号与第一时钟信号异步。基于第一时钟信号和第二时钟信号之间的预定相位关系在选定的时间对第一计数器进行采样，以产生采样的第一计数器值。基于采样的第一计数器值来校正第二计数器。

Description

在时钟域之间传输计数器值时保持正确的时间
技术领域
本公开涉及在不同时钟域之间的准确时间信息的传输。
背景技术
网络时间是许多应用程序利用的重要资源，诸如房屋/办公室内的位置精度、城市地区的位置精度以及金融市场中基于时间的争端解决方案。控制参考时间的传输和使用的标准(包括但不限于IEEE 802.11b，IEEE 1588-2008标准)对每个网络节点上引入的误差有精度限制。网络中使用该标准的节点数量的缩放取决于参考时间可以传输的精度。参考时间通常通过数据分组在网络中传播。与产生参考时间的时钟异步的另一个时钟对数据分组中包含的参考时间进行采样。利用异步时钟通过数据网络准确地传输参考时间是时间传输中误差的主要来源，并且限制(或消除)该误差是网络性能和扩展的重要要求。
在例如基于IEEE1588的系统中，参考时钟更新主计数器中的时间。参照图1，具有周期(Tm)的主时钟101每Tm时间单位更新主计数器103。当使用具有周期Ts的另一个时钟(从时钟)105对主计数器103的内容进行采样并且每Ts时间单位将其复制到存储元件107中时，从时钟105记录的“时间”可能由于主时钟周期和从时钟周期不相等而出错。
图2示出了问题的一方面。假设主计数器值201由主时钟每8ns更新一次(Tm＝8ns)，存储元件107由从时钟105每3ns更新一次。存储元件107的存储值在203处显示，可以看到具有3ns的动态误差。
另一个误差源是由于主时钟和副采样时钟具有不同的周期。不同的周期可能导致主时钟和从时钟之间的“相位”差是变量。
Figure BDA0002402753050000011
Figure BDA0002402753050000012
其中t是绝对时间，ωm是周期为Tm的主时钟的角时钟频率，ωs是周期为Ts的从时钟的角时钟频率，
Figure BDA0002402753050000021
是时间t＝0时，时钟之间的恒定相位差。相位差还会导致计数器值到存储元件的传输误差。参照图3，如果在时间t＝Tm在主时钟的上升沿301处更新主计数器103，则在时间t＝Tm+ΔT在时钟105的上升沿303处将计数器值复制到存储元件107中，其中ΔT是相位差，可以是正值或负值。因此，从一个(主)时钟源驱动的计数器使用另一个时钟进行时间传输会导致复制的时间误差，这些误差是由于这些时钟的标称周期的差以及这些时钟之间可能存在的相位差引起的。
发明内容
为了减少从一个时钟域到另一个时钟域的时间传输中的误差，在一个实施方式中，一种方法包括使用第一时钟信号递增自由运行的第一计数器。使用第二时钟信号来递增自由运行的第二计数器，该第二时钟信号与第一时钟信号异步。基于第一时钟信号和第二时钟信号之间的预定相位关系在选择的时间对第一计数器进行采样，以产生采样的第一计数器值。基于采样的第一计数器值来校正第二计数器。
在另一个实施方式中，一种设备包括第一计数器，该第一计数器响应于第一时钟信号递增第一计数器值，该第一时钟信号具有第一频率。第二计数器响应于与第一时钟信号异步的第二时钟信号递增第二计数器值，第二时钟信号具有第二频率。采样电路在选择的时间对第一计数器值进行采样，并在每个选择时间产生采样的第一计数器值，所选择的时间发生在第一时钟信号和第二时钟信号之间的周期性预定相位对准处。基于所采样的第一计数器值来调整第二计数器值。
在另一实施方式中，一种方法包括使用第一时钟信号在第一计数器中产生第一计数器值以递增第一计数器。第二计数器使用第二时钟信号产生第二计数器值。在选择的时间对第一计数器值进行采样以产生采样的第一计数器值，所选择的时间发生在周期性发生的第一时钟信号和第二时钟信号之间的预定相位关系处。产生指示采样的第一计数器值和采样的第二计数器值之间的差的误差。通过增加或减少用于产生第二计数器值的一个或多个增量值来根据误差来调整第二计数器值，从而在第二时钟信号的一个或多个时钟周期内消除第二计数器值中的误差。
附图说明
通过参考附图，可以更好地理解本发明，并且其许多目的，特征和优点对于本领域技术人员而言是显而易见的。
图1示出了一种系统，其中用参考时钟更新主计数器，并且通过不同的时钟对主计数器进行采样。
图2示出了与图1的系统相关联的动态误差。
图3示出了与基于主时钟和采样时钟之间的相位差对主定时参考进行采样相关联的另一误差源。
图4示出了高级框图，该框图示意性地示出了减少从一个时钟域到另一时钟域的时间传输中的误差的实施方式。
图5示出了减少从一个时钟域到另一时钟域的时间传输中的误差的实施方式的一些附加细节。
图6示出了与图5的实施方式相关联的时序图。
图7以图形方式示出了由图4-6所示的实施方式提供的解决方案。
图8示出了高级框图，该框图示意性地示出了用于将一天中的时间(ToD)从主时钟域传输到由同步以太网(Synchronous Ethernet，Synce)时钟作为时钟的另一时钟域的实施方式。
在不同附图中使用相同的参考符号表示相似或相同的项目。
具体实施方式
本文中的实施方式解决了硬件设计中的关键误差源，其限制了使用各种网络协议传输的时间信息的准确性。实施方式利用参考时间计数器值和时钟的属性。一天的时间计数值是单调的，并且以参考时间时钟的标称时钟周期设置的恒定计数率递增。参考时间时钟(这里也称为主时钟)和数据网络时钟(这里也称为从时钟)将周期性地具有为2π的倍数的相位差。如果可以使用较快的时钟来采样较慢的时钟，则可以定位该周期性发生的事件。代替如图1所示的从时钟将主时间计数器值“采样”到存储元件107，实施方式在从时钟域中实现时间计数器。当周期性发生的事件发生时，对主计数器值进行采样。然后，通过在发生周期性事件时将采样的主计数器值与从计数器值进行比较，可以计算出从计数器值中的误差。然后可以通过增加或减小从计数器中的计数增量值(调整时间上升的斜率)来校正该误差。因此，从计数器可以与参考时间(或主控)计数器同步，其误差受系统中最快时钟周期的限制。例如，全球定位系统(GPS)衍生的时钟在IEEE-1588系统中可能高达1GHz，因此误差可以限制在+/-1ns之内。
图4示出了时钟域交叉逻辑框400的高级框图，其在概念上示出了减少从一个时钟域到另一时钟域的时间传输中的误差的实施方式。主计数器401由主时钟(Master CLK)402提供时钟，并提供每TM单位时间更新一次的主计数403，其中TM是主时钟的周期。主时钟和从时钟的标称周期值406和408被输入到脉冲产生器(Pulse Gen)电路409。脉冲产生器电路409产生用于识别一个方面的信号，必要但不足以基于主时钟和从时钟的标称周期识别定时事件(主时钟和从时钟具有2π的倍数的相位差)。一旦找出了定时事件(使用下面描述的另一校准操作)，存储元件404的内容就被用来更新从计数器411。在实施方式中，不是直接加载从计数器，而是基于采样的主计数与从计数之间的差在采样主计数时调整从计数器的值。从计数器411每隔一个TS时间单位以预定的增量更新其计数器值，其中TS是从时钟415的周期。从计数器411提供从计数输出417。在基于主计数对从计数器的值的调整之间，通过从时钟在每个TS时间增量上更新从计数器411。
如之前所指出的，在从时钟域中对主计数进行采样有几种误差源。为了解决由主时钟和从时钟的不同周期引起的误差，脉冲产生器每K×LCM{TM，TS}产生一次第一校准脉冲，其中K为大于或等于1的整数，LCM{}是一个返回TM和TS的最小公倍数的函数。等待的K×LCM{TM，TS}时间单位可确保TM和TS之间的标称相位差始终是2π的倍数，并解决了由主时钟周期和主时钟周期差引起的时间传输的第一误差源。主时钟和从时钟之间的标称相位差每K×LCM时间单位重复一次。
通过使用第二校准例程来增加K×LCM来确定标称相位差的使用，以确保当从时钟和主时钟之间的相位差处于时间事件时，准确地采样了主计数，其中时钟的相位差是2π的倍数，从而消除了由于两个时钟中一个或两个时钟的抖动引起的时钟之间的相位差所引起的误差。系统中存在的抖动可能会导致第一校准操作已经基于K×LCM时间单位完成时，主时钟(或从时钟)的边沿滞后或超前另一个时钟。请记住，其中一个时钟(主时钟或从时钟)正在计算由K×LCM定义的时间间隔。再次参考图3，即使使用第一个校准机制并使用两个时钟周期的标称值，也可能由于抖动而导致相位失调ΔT。该相位误差会导致采样主计数时出错。因此，除了校准时钟的标称周期差之外，还执行第二校准例程。
第二校准例程的操作如下：在第一校准例程在K×LCM时间单位进行计数之后，将按比例缩放以反映绝对时间的主计数器值与按比例缩放以反映绝对时间的TS计数器值进行比较。时钟的计数按比例缩放成时间，时间＝标称周期x计数值，其中标称周期是设置绝对时间的比例因子。对计数器值进行采样，以使采样点解决时钟信号中可能出现的抖动。这是通过较快的时钟寻找较慢的时钟的特定边沿来完成的。例如，如果从时钟是较快的时钟，则从时钟对主时钟进行采样以寻找上升沿。当检测到上升沿时，表明两个计数器都反映相同的绝对时间，则产生第二校准信号，该信号将对主计数器值和从计数器值进行采样和比较。然后基于采样的主计数器和从计数器值之间的差来校正从计数。如本文进一步解释的，可以以多种方式对从计数器值进行调整，包括将采样的主计数器值加载到从计数器中。在产生第二校准信号之后，脉冲产生器发出对应于第一校准操作(K×LCM{TM，TS})时间单位的下一个脉冲。该第二校准操作确保了从主时钟域到从时钟域的时间传输考虑主时钟信号和从时钟信号的抖动。
图5示出了用于将主计数从一个时钟域传输到另一时钟域的实施方式的更详细的高级框图。图6示出了说明图5的实施方式的操作的时序图。参照图5和图6，主时钟(MasterCLK)501为主计数器503提供时钟，以使主计数器递增预定的增量。在图6的时序图中，主时钟将主计数递增8(128、136，...，216)。在所示示例中，主时钟以125MHz的频率运行(周期为8ns)。从时钟(Slave CLK)507为从计数器509提供时钟，并且在时序图中的平均增量为6.4ns(平均频率为156.25MHz)。因此，从计数器的增量在6到7之间变化，以实现6.4ns的平均增量。在五个从时钟周期中，从计数器使用三个6ns的增量和两个7ns的增量来实现平均6.4ns的增量。可以在图6的时序图中看到，其中从计数在135和173之间更新，平均增量为6.4ns。如上所述，在确定将主计数传输到从计数的正确时间时，将计数K×LCM{TM，TS}个时间单位用作第一校准步骤。对于图6所示的实施方式，LCM{8ns，6.4ns}＝32ns，并且K＝5。在图5中，校准计数器511对校准计数(CAL COUNT)K×LCM进行计数。在时序图所示的实施方式中，K×LCM＝160ns。根据特定系统的需要，可以向校准计数器511加载K×LCM 510的各种值。在示例时序图中，当校准计数器达到25，在所示实施方式中其为160ns或从时钟的25个周期时，第一校准操作完成。这等效于与图4相关的第一校准脉冲。从时序图中可以看出，当校准计数(CAL COUNT)从24变为25时发生。由于校准计数器511从0开始计数，因此第25个6.4ns周期将在第24个计数结束时完成。在所示的实施方式中，校准计数器被计时在从时钟的下降沿。一旦校准计数达到25，校准计数将保持为25，直到第二校准操作确保按需将主时钟和从时钟对准，以考虑时钟信号中的抖动。校准计数器发出第一校准脉冲((First CalPulse)515以指示校准计数已经达到K×LCM个时间单位。校准计数器将保持25的值，直到下一校准操作已确定采样和比较主计数和从计数的时间，从而将时间从主时钟域传输到从时钟域。
校准计数达到K×LCM时，导致开始对主时钟和从时钟进行下一个校准操作。较快的时钟(在这种情况下为从时钟)对较慢的时钟(在此情况下为主时钟)采样。时间采样寄存器(TIME SAMPLE)516使用两位寄存器来跟踪主时钟的采样，其中两位寄存器中的最高有效位代表最早的采样。在从时钟的每个下降沿，对主时钟进行采样，并将其值存储在时间采样寄存器中。例如，当时间采样寄存器为“3”时，这意味着在最后两个采样的每个采样中，主时钟都被采样为高电平。控制逻辑正在等待从0到1的过渡，指示主时钟已从低电平过渡到高电平，从而确保在错误的半周期内不会发生采样和比较操作。当校准计数为25时，控制逻辑在179ns采样主时钟，导致采样高电平的主时钟(先前的采样值为0)，从而表明主时钟已从0过渡为1。这是进一步校准操作，其是为了使主时钟和从时钟正确对准以将主计数从主时钟域传输到从时钟域中的从时钟所需的。这导致第二校准脉冲(Second Cal Pulse)517，该第二校准脉冲使主计数和从计数在采样计数器和比较逻辑519中进行采样和比较。在图6所示的时序图中，主计数和从计数采样和比较时，主计数和从计数分别为176和173，或正差为3。误差的极性反映在正误差寄存器(POS ERR REG)中，其是采样和比较逻辑519的一部分，在图5中未单独显示。然后，校准操作已达到两个校准标准，且操作被认为在179ns在从时钟的正沿(上升沿)上完成。该校准完成(CAL DONE)信号指示第二校准操作的结束，并且校准计数器511在从时钟的下一个负沿(下降沿)从0重新开始对校准计数(CAL COUNT)进行计数，以确定下一次K×LCM{TM，TS}的出现。换句话说，校准计数器从25复位，并在从时钟的负沿开始计数(在从计数180期间)。
误差寄存器(ERROR REG)521包含要在从计数器中校正的其余误差。最初，从179ns后从时钟的上升沿可以看出，误差寄存器521加载了3，反映了主计数和从计数之间的采样差。为了减小差，如果主计数大于从计数(正误差)，则在正常增量加误差逻辑523中向上调整从计数器的增量，以有效地加快从计数，并且如果主计数小于从计数(负误差)，向下调整从计数器的增量，以有效减慢从计数。在图6所示的实施方式中，从计数器的增量在180和187之间增加一，在187和194之间增加一，在194和202之间增加一，此时误差寄存器变为零，指示从计数中的误差已针对该特定K×LCM周期进行了校正。这样，主计数和从计数之间的差将每K×LCM时间单位进行校正。每隔K×LCM时间周期有效地将主计数器传输到从计数器。
注意，在图6所示的时序图中，一旦校准计数达到25，就表示校准操作已开始，正误差寄存器(POS ERR REG)和负误差寄存器(NEG ERR REG)开始对误差进行采样。在其他实施方式中，仅在第二校准操作时才跟踪误差的极性。在图6中，在校准计数达到25之后出现的从时钟的第一负沿采样主计数152和从计数154之间的差或负误差2。随后，从时钟的下一个负沿示出差为0(160与160)。主时钟从0过渡到1后，从时钟的下降沿显示出差为3(176与173)。
注意，尽管在所示实施方式中通过从计数器的一个LSB来调整误差，但是其他实施方式可以将从计数器的增量调整其他量。例如，如果误差的幅度足够高，则在实施方式中，对于从时钟的每个周期，从计数器的增量被调整2或更多。在其他实施方式中，通过将从时钟增量调整误差的幅值来在一个周期内校正误差。或者，可以将采样的主计数加载到从计数器中以实现调整。
注意，在实施方式中，如果量化误差是可接受的，则值K×LCM{TM，TS}可以是分数。因此，实施方式可以将8ns乘以6.4ns，并且利用分数K×LCM值作为最低公倍数。
尽管图6示出了用于校正正误差的操作，但是用于负误差的操作是相同的，除了如上所述，从计数器的校正导致减小增量以减慢从计数器的计数。
图7以图形方式示出了由图4-6所示的实施方式提供的解决方案。假设主计数器值701每8ns更新一次，即，Tm＝8ns，而从计数器值703每3ns更新一次。再次参考图2，将主计数器复制到其中的存储元件具有3ns的动态误差。从计数器的偏差(误差)可从主时钟或从时钟(以较小者为准)的周期显着减小到小于从周期的1％，其通过同时运行主计数器和从计数器并周期地基于主计数器和从计数器之间的差校正从计数器。误差源是从时钟相对于主时钟的抖动或随机噪声。请注意，主计数器值和从计数器值701和703的斜率略有不同，表示跟踪时间的速率不同。斜率的差就是正在校正的误差。周期性地，大约每隔KxLCM{TS，TM}个时间单位，就调整从计数器，使误差保持在远低于图1和2的方法所提供的动态误差之下。
图8是高级框图，其在概念上示出了跨域交叉框800的实施方式，其减少了将一天中的时间(ToD)时间值从一个时钟域传输到另一时钟域的误差。在图8中，主计数是由系统时钟(SYS CLK)802提供时钟的80位ToD计数801。ToD计数801可用作时钟域交叉框800的输入。脉冲产生器每“N”个系统时钟周期产生803一次“高”脉冲。高脉冲指示第一校准操作的结束。N取决于系统时钟频率(fsys)和从时钟频率，在这种情况下，取决于同步以太网(synce)频率(fsynce)。下表显示了针对不同的时钟频率的N的示例，其中包含系统时钟(fsys)和同步时钟(feth)。N基于K×LCM{Tfsys，Tfsynce}确定。
Figure BDA0002402753050000091
Figure BDA0002402753050000101
在N个系统时钟产生第一脉冲之后，第二校准操作将确保系统时钟和同步时钟按需要对齐，并且进行了前面所述的采样和比较操作。在合并到框805中的采样和比较操作完成之后，基于同步计数器和采样的ToD之间的差来调整同步计数器807。同步计数器提供80位同步系统计时器输出。
系统时钟和同步时钟之间的相位差清零的时间点每N个周期重复一次。由于同步时钟频率误差而导致的时间间隔误差(TIE)累积受到限制，如下所述：
TIEETH＝(Δfsynce/fsynce)*N/fsys，其中Δfsynce代表标称fysnce值与实际fsynce值的差值。
假设同步时钟的最大抖动为百万分之100，N为80，fsys为125MHX，
TIEETH_MAX＝(Δfsynce/fsynce)max×(N/fsys)max＝100ppm*0.64us＝64ps。
因此，在每大约K×LCM{}个时间单位发生的校准操作之间的时间周期内，可以看出误差累积不明显。不使用图8所示方法的误差至少为2.5ns，最高为8ns。当同步时钟沿(156.25MHz)刚好在系统时钟沿(125MHz)的后面时，将发生8ns误差，因此会错过8ns(系统时钟的时钟周期)的正确时间计数。在相同情况下，但系统时钟为1GHz且同步时钟为390.625MHz时，会发生2.5ns误差。误差的另一个来源是同步时钟和系统时钟不同步。同步时钟周期并不总是固定的数字(例如，对于156.25MHz，为6.4ns)，周期的变化还导致同步时钟从系统时钟驱动的时间计数器中“采样”错误的计数值。因此，该方法在减少不同时域之间的时间传输误差方面提供了比现有方法高35倍甚至更好的解决方案。
因此，已经描述了涉及在两个时钟域之间传输参考时间时维持准确时间的各个方面。在不脱离如所附权利要求书所阐述的本发明的范围的情况下，可以基于本文所进行的描述来对本文所公开的实施方式进行其他变化和修改。

Claims (20)

1.一种方法，包括：
使用第一时钟信号递增自由运行的第一计数器；
使用第二时钟信号递增自由运行的第二计数器，所述第二时钟信号与所述第一时钟信号异步；
基于所述第一时钟信号和所述第二时钟信号之间的预定相位关系，在选定的时间对第一计数器进行采样，并产生采样的第一计数器值；以及
基于所采样的第一计数器值来校正所述第二计数器。
2.根据权利要求1所述的方法，还包括：
产生指示所采样的第一计数器值与所采样的第二计数器值之间的差的误差；以及
在所述第二时钟信号的一个或多个周期内调整所述第二计数器使用的一个或多个增量值，以根据所述误差调整所述第二计数器，从而基于所采样的第一计数器值来校正所述第二计数器。
3.根据权利要求2所述的方法，还包括：
响应于所采样的第二计数器值小于所采样的第一计数器值，增加用于所述第二时钟信号的一个或多个周期中的所述一个或多个增量值，从而从所述第二计数器中消除所述误差；以及
响应于所采样的第二计数器值大于所采样的第一计数器值，减少用于第二时钟信号的一个或多个周期的所述一个或多个增量值，从而从所述第二计数器消除所述误差。
4.根据权利要求1所述的方法，还包括：
至少部分地根据自先前选择的时间以来经过第一时间周期来确定所选择的时间，所述第一时间周期是与所述第一时钟信号相关联的第一周期(T1)和与第二时钟信号相关的第二周期(T2)的最小公倍数(LCM)，乘以K，其中K是大于或等于1的整数。
5.根据权利要求4所述的方法，还包括：
在第一时间周期之后，根据对所述第一时钟信号和所述第二时钟信号的进一步校准，进一步确定所选择的时间。
6.根据权利要求5所述的方法，其中，所述进一步校准确定在经过所述第一时间周期后，较慢的时钟信号的有效沿何时位于较快的时钟信号的两个有效沿之间，所述第一时钟信号或所述第二时钟信号是较快的时钟信号，而所述第一时钟信号和所述第二时钟信号中的另一个是较慢的时钟信号。
7.根据权利要求4所述的方法，其中，还包括响应于所选时间的每次出现而重启第一时间周期计数器。
8.根据权利要求1所述的方法，还包括：
所述第一计数器使第一计数器值增加所述第一时钟信号的第一周期数量中的第一平均增量；和
所述第二计数器使第二计数器值增加所述第二时钟信号的第二周期数量中的第二平均增量。
9.根据权利要求8所述的方法，其中，用于使所述第一计数器递增的所述第一平均增量不同于用于使所述第二计数器递增的所述第二平均增量。
10.一种设备，包括：
第一计数器，其响应于第一时钟信号而递增第一计数器值，所述第一时钟信号具有第一频率；
第二计数器，其响应于与所述第一时钟信号异步的第二时钟信号而递增第二计数器值，所述第二时钟信号具有第二频率；
采样电路，其用于在选择的时间采样所述第一计数器值，并在每个选择的时间产生采样的第一计数器值，所选择的时间发生在第一时钟信号和第二时钟信号之间的周期性预定相位对准处；以及
其中，基于所采样的第一计数器值来调整所述第二计数器值。
11.根据权利要求10所述的设备，其中，所述第一计数器和第二计数器是自由运行计数器。
12.根据权利要求10所述的设备，其中，将所采样的第一计数器值加载到所述第二计数器中，从而基于所采样的第一计数器来调整所述第二计数器值。
13.根据权利要求10所述的设备，还包括：
比较电路，其用于将所采样的第一计数器值和所采样的第二计数器值进行比较，并产生指示所采样的第一计数器值和所采样的第二计数器值之间的差的误差；以及
其中，根据所述误差调整用于产生所述第二计数器值的一个或多个增量值，从而从所述第二计数器值中消除所述误差，并基于所采样的第一计数器值来调整所述第二计数器值；以及
其中，响应于所述第二计数器值小于所采样的第一计数器值，一个或多个增量值增大，并且响应于所述第二计数器值大于所采样的第一计数器值，一个或多个增量减小。
14.根据权利要求10所述的设备，其中，在所述第二时钟信号的多个周期上调整所述第二计数器值，所述周期的数量是一个或多个，并且所述周期的数量至少部分地基于所采样的第一计数器值和所采样的第二计数器值之间的差的幅值。
15.根据权利要求10所述的设备，其中，基于所采样的第一计数器值和所采样的第二计数器值之间的差的符号和幅值来调整所述第二计数器值。
16.根据权利要求10所述的设备，其中，
至少部分地根据与与第一频率相关联的第一周期和与第二频率相关联的第二周期的最小公倍数相关联的第一时间间隔的经过，乘以K，K是大于或等于1的整数、所述第一时间间隔的经过、指示所述第一时钟信号和所述第二时钟信号之间的标称预定相位关系的第一时间间隔的结束来确定所选择的时间。
17.根据权利要求16所述的设备，其中，在所述第一时间间隔之后，根据校准所述第一时钟信号和所述第二时钟信号的进一步的校准操作，来确定所选择的时间。
18.根据权利要求17所述的设备，其中，所述进一步的校准操作确定在经过所述第一时间间隔之后，所述第一时钟信号的有效沿何时出现在所述第二时钟信号的两个有效沿之间。
19.一种方法，包括：
使用第一时钟信号在第一计数器中产生第一计数器值以递增第一计数器；
使用第二时钟信号在第二计数器中产生第二计数器值以递增第二计数器；
在选择的时间对所述第一计数器值进行采样并产生采样的第一计数器值，所述选择的时间发生在周期性发生的所述第一时钟信号和所述第二时钟信号之间的预定相位关系处；
产生指示所采样的第一计数器值与所采样的第二计数器值之间的差的误差；以及
通过增加或减少用于产生所述第二计数器值的一个或多个增量值来根据所述误差调整所述第二计数器值，从而在所述第二时钟信号的一个或多个时钟周期内消除所述第二计数器值中的误差。
20.根据权利要求19所述的方法，还包括：
至少部分地根据自从先前选择的时间以来经过第一时间间隔来确定选择的时间，所述第一时间间隔是与所述第一时钟信号相关联的第一周期和与所述第二时钟信号相关联的第二周期的最小公倍数，乘以K，其中K为大于等于1的整数；以及
在经过所述第一时间间隔之后，根据较慢的时钟信号的有效沿何时在较快时钟信号的两个有效沿之间，确定所述选择的时间，所述第一时钟信号或所述第二时钟信号为所述较快时钟信号，而所述第一时钟信号和所述第二时钟信号中的另一个是较慢的时钟信号。
CN202010155125.7A 2019-03-07 2020-03-06 在时钟域之间传输计数器值时保持正确的时间 Pending CN111669244A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/295,255 2019-03-07
US16/295,255 US11526193B2 (en) 2019-03-07 2019-03-07 Maintaining the correct time when counter values are transferred between clock domains

Publications (1)

Publication Number Publication Date
CN111669244A true CN111669244A (zh) 2020-09-15

Family

ID=72336313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010155125.7A Pending CN111669244A (zh) 2019-03-07 2020-03-06 在时钟域之间传输计数器值时保持正确的时间

Country Status (2)

Country Link
US (2) US11526193B2 (zh)
CN (1) CN111669244A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296806B2 (en) 2018-06-11 2022-04-05 Skyworks Solutions, Inc. Shared communication channel that interleaves 1 PPS signals and messaging
US11526193B2 (en) 2019-03-07 2022-12-13 Skyworks Solutions, Inc. Maintaining the correct time when counter values are transferred between clock domains
US11134460B2 (en) * 2019-06-18 2021-09-28 Commscope Technologies Llc Synchronizing a cloud radio access network to a network time protocol reference clock
US11061432B2 (en) 2019-11-25 2021-07-13 Silicon Laboratories Inc. Data handoff between two clock domains sharing a fundamental beat
EP3866019A1 (en) 2020-02-17 2021-08-18 Be Spoon Clock-error estimation for two-clock electronic device
US11088816B1 (en) * 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay aligning sync signal to system clock signal
US11088819B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay
US11290250B2 (en) 2020-04-15 2022-03-29 Skyworks Solutions, Inc. Phase transport with frequency translation without a PLL
US11502764B2 (en) 2020-12-28 2022-11-15 Skyworks Solutions, Inc. FSYNC mismatch tracking
US11502812B1 (en) 2021-07-14 2022-11-15 Skyworks Solutions, Inc. Data protocol over clock line
US11971831B1 (en) * 2022-12-08 2024-04-30 Arm Limited First-in, first-out buffer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260906A1 (en) * 2006-05-08 2007-11-08 Corredoura Paul L Clock synchronization method and apparatus
CN101715627A (zh) * 2007-06-01 2010-05-26 克勒尔半导体公司 频率同步
CN102281063A (zh) * 2010-06-10 2011-12-14 中兴通讯股份有限公司 调整频率的方法以及装置
US20130205160A1 (en) * 2010-07-28 2013-08-08 Gnodal Limited Synchronizing data transfer between a first clock domain and second clock domain
CN104935332A (zh) * 2014-03-18 2015-09-23 亚德诺半导体集团 时钟和数据恢复的系统和方法
US9479182B1 (en) * 2015-07-02 2016-10-25 Integrated Device Technology, Inc. Methods and apparatus for synchronizing operations using separate asynchronous signals

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140611A (en) 1989-09-29 1992-08-18 Rockwell International Corporation Pulse width modulated self-clocking and self-synchronizing data transmission and method for a telephonic communication network switching system
US5509038A (en) 1994-04-06 1996-04-16 Hal Computer Systems, Inc. Multi-path data synchronizer system and method
US5644604A (en) 1994-11-14 1997-07-01 Hal Computer Systems, Inc. Digital phase selector system and method
US5872909A (en) * 1995-01-24 1999-02-16 Wind River Systems, Inc. Logic analyzer for software
US5964880A (en) 1997-12-10 1999-10-12 Intel Corporation Circuit interface synchronization using slave variable delay loop
KR20000045213A (ko) 1998-12-30 2000-07-15 김영환 Cdma이동통신시스템기지국과이동국간고정된경로지연용인이존재할때이를보상히기위한기지국및그운용방법
KR100298494B1 (ko) 1999-09-10 2001-11-07 서평원 사설 교환기에서 디이씨티 라인 카드의 외부 핸드오버 처리 방법
US6549046B1 (en) 2000-12-29 2003-04-15 Cisco Technology, Inc. Method and apparatus for phase aligning two clock signals utilizing a programmable phase adjustment circuit
US7002996B1 (en) 2001-04-09 2006-02-21 Applied Micro Circuits Corporation System and method for switch timing synchronization
US6839858B1 (en) 2001-05-14 2005-01-04 Ciena Corporation System for clock synchronization
US7860205B1 (en) 2001-09-18 2010-12-28 Ciena Corporation Clock synchronization using a weighted least squares error filtering technique
US7203227B1 (en) 2002-03-06 2007-04-10 Broadcom Corporation All digital reference frequency locking
US7079589B1 (en) 2002-06-10 2006-07-18 National Semiconductor Corporation Serial digital communication superimposed on a digital signal over a single wire
US7451337B1 (en) 2002-10-07 2008-11-11 Advanced Micro Devices, Inc. Guaranteed edge synchronization for multiple clocks
US7116743B1 (en) 2003-03-04 2006-10-03 Lsi Logic Corporation Digital phase lock loop
US7535893B1 (en) 2003-12-05 2009-05-19 Mahi Networks, Inc. TDM services using a packet-switched fabric
US7418528B2 (en) 2004-07-22 2008-08-26 Texas Instruments Incorporated Multimode, multiline data transfer system and method of operating the same
EP1872533B1 (en) 2005-04-22 2019-05-22 Audinate Pty Limited Network, device and method for transporting digital media
US7224302B2 (en) 2005-08-23 2007-05-29 Silicon Laboratories, Inc. Integrated PM/FM modulator using direct digital frequency synthesis and method therefor
US7451339B2 (en) 2006-09-15 2008-11-11 International Business Machines Corporation Pulse-per-second attachment for STP
US7711009B2 (en) 2006-09-29 2010-05-04 Agere Systems Inc. Methods and apparatus for timing synchronization in packet networks
CN1946017A (zh) 2006-10-09 2007-04-11 华为技术有限公司 在包交换网络中发送端和接收端进行时钟同步的方法和系统
KR100895175B1 (ko) 2007-04-04 2009-05-04 삼성전자주식회사 통신 시스템에서 ｇｐｓ 정보를 이용한 시간 동기화 방법및 장치
US8027592B2 (en) 2007-07-20 2011-09-27 Telefonaktiebolaget L M Ericsson (Publ) Infrared remote control signaling generator
US8076979B2 (en) * 2008-04-04 2011-12-13 Freescale Semiconductor, Inc. Lock detection circuit for phase locked loop
US7903681B2 (en) 2008-06-13 2011-03-08 Alcatel Lucent Method for distributing a common time reference within a distributed architecture
KR100994128B1 (ko) 2008-09-23 2010-11-15 한국전자통신연구원 고정밀 네트워크 동기를 위한 타임 스탬핑 방법 및 장치
US8942561B2 (en) 2008-10-21 2015-01-27 Broadcom Corporation Synchronization transport over passive optical networks
US8467418B2 (en) 2008-11-10 2013-06-18 Rockstar Consortium Us Lp Differential timing transfer over synchronous ethernet using digital frequency generators and control word signaling
US8775849B2 (en) 2010-05-10 2014-07-08 Ikanos Communications, Inc. Systems and methods for transporting time-of-day information in a communication system
US8873588B2 (en) 2011-05-11 2014-10-28 Vitesse Semiconductor Corporation Network distributed packet-based synchronization
US8536910B2 (en) 2011-06-20 2013-09-17 Texas Instruments Incorporated System and method for reducing power consumption in a phased-locked loop circuit
CN102291233B (zh) 2011-09-08 2014-01-01 武汉烽火网络有限责任公司 用于获得时间同步中精确线路传输延迟的方法
JP5811794B2 (ja) 2011-11-16 2015-11-11 富士通株式会社 通信装置
US8681772B2 (en) 2012-05-11 2014-03-25 Vitesse Semiconductor Corporation Timing synchronization for networks with radio links
CN103684727B (zh) 2012-08-31 2018-03-23 中兴通讯股份有限公司 一种光传送网异步网络的时间同步方法及装置
US8959381B2 (en) 2012-09-05 2015-02-17 Khalifa University of Science, Technology, and Research Method and system for clock offset and skew estimation
US9246615B2 (en) 2012-09-28 2016-01-26 Microsemi Communications, Inc. Delay measurement in a point to multipoint system
CN110138488A (zh) 2013-02-22 2019-08-16 瑞典爱立信有限公司 时间同步的可插拔收发信机及其同步方法
US9369270B1 (en) 2013-03-15 2016-06-14 Integrated Device Technology, Inc. Dual-coupled phase-locked loops for clock and packet-based synchronization
US8907706B2 (en) 2013-04-29 2014-12-09 Microsemi Semiconductor Ulc Phase locked loop with simultaneous locking to low and high frequency clocks
WO2015003364A1 (en) 2013-07-11 2015-01-15 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and method for two-way timestamp exchange
CN104378193A (zh) 2013-08-16 2015-02-25 北京卓越信通电子股份有限公司 时间同步系统及方法、交换机、嵌入式接口板
US9531395B2 (en) 2013-10-02 2016-12-27 Khalifa University Of Science, Technology And Research Method and devices for time and frequency synchronization using a phase locked loop
US9791887B2 (en) * 2013-12-27 2017-10-17 Infineon Technologies Ag Synchronization of a data signal
US9209965B2 (en) 2014-01-14 2015-12-08 Microsemi Semiconductor Ulc Network interface with clock recovery module on line card
US9124415B2 (en) 2014-01-17 2015-09-01 Microsemi Semiconductor Ulc PLL glitchless phase adjustment system
US9444470B2 (en) 2014-01-31 2016-09-13 Microsemi Semiconductor Ulc Double phase-locked loop with frequency stabilization
US9665121B2 (en) 2014-12-11 2017-05-30 Khalifa University Of Science, Technology And Research Method and devices for time transfer using peer-to-peer transparent clocks
JP6451296B2 (ja) 2014-12-18 2019-01-16 富士通株式会社 通信装置及び伝送遅延測定方法
US10298344B1 (en) 2015-03-06 2019-05-21 Marvell International Ltd. Systems and methods for indicating when frames egress a PHY module of a network device
US10007639B2 (en) 2015-04-08 2018-06-26 Microsemi Semiconductor Ulc PLL system with master and slave devices
US9628255B1 (en) 2015-12-18 2017-04-18 Integrated Device Technology, Inc. Methods and apparatus for transmitting data over a clock signal
US20170135053A1 (en) 2015-07-30 2017-05-11 Qulsar, Inc. Localized Timing Distribution Using Radio Signals
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9973292B2 (en) 2016-04-01 2018-05-15 Khalifa University Of Science, Technology And Research Methods and systems for estimating offset and skew using linear programming
US10368174B2 (en) 2016-06-28 2019-07-30 Semiconductor Components Industries, Llc Distributed phase locked loop in hearing instruments
CN107294634B (zh) 2017-06-13 2019-01-18 烽火通信科技股份有限公司 一种分布式系统上实现1588时间同步的集中式方法
US10298217B2 (en) * 2017-07-14 2019-05-21 International Business Machines Corporation Double compression avoidance
WO2019023515A1 (en) 2017-07-26 2019-01-31 Aviat Networks, Inc. TRANSPARENT RADIO CLOCK DISTRIBUTED OVER A WIRELESS NETWORK
US10158444B1 (en) 2017-11-16 2018-12-18 Microsemi Corporation Event-driven precision time transfer
US10536258B2 (en) * 2018-06-02 2020-01-14 Texas Instruments Incorporated Skew compensation for multi-domain clock generation
US11296806B2 (en) 2018-06-11 2022-04-05 Skyworks Solutions, Inc. Shared communication channel that interleaves 1 PPS signals and messaging
US10979164B2 (en) 2018-07-16 2021-04-13 Khalifa University of Science and Technology Peer-to-peer transparent clocks and methods of estimating skew in peer-to-peer transparent clocks
US10868664B2 (en) 2018-07-20 2020-12-15 Integrated Device Technology, Inc. Minimizing timestamp error in PTP systems
US10635630B2 (en) 2018-08-09 2020-04-28 Qualcomm Incorporated Flexible protocol and associated hardware for one-wire radio frequency front-end interface
TWI780243B (zh) 2018-10-23 2022-10-11 智邦科技股份有限公司 時鐘同步裝置及時鐘同步方法
US11526193B2 (en) 2019-03-07 2022-12-13 Skyworks Solutions, Inc. Maintaining the correct time when counter values are transferred between clock domains
US10797686B1 (en) 2019-04-12 2020-10-06 Microchip Technology Inc. Phase predictor and associated method of use
US10727845B1 (en) 2019-06-25 2020-07-28 Silicon Laboratories Inc. Use of a virtual clock in a PLL to maintain a closed loop system
US10511312B1 (en) 2019-06-28 2019-12-17 Silicon Laboratories Inc. Metastable-free output synchronization for multiple-chip systems and the like
US10594423B1 (en) 2019-09-09 2020-03-17 Cisco Technology, Inc. Re-timing a packetized radio flow to clean noise induced by packet delay variation of a packet network
US10951216B1 (en) 2019-10-14 2021-03-16 Silicon Laboratories Inc. Synchronization of clock signals generated using output dividers
US10917097B1 (en) 2019-12-24 2021-02-09 Microsemi Semiconductor Ulc Circuits and methods for transferring two differentially encoded client clock domains over a third carrier clock domain between integrated circuits
JP7301771B2 (ja) 2020-03-19 2023-07-03 株式会社東芝 位相補正装置、測距装置及び位相変動検出装置
US11088819B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay
US11088816B1 (en) 2020-03-31 2021-08-10 Silicon Laboratories Inc. Secondary phase compensation assist for PLL IO delay aligning sync signal to system clock signal

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070260906A1 (en) * 2006-05-08 2007-11-08 Corredoura Paul L Clock synchronization method and apparatus
CN101715627A (zh) * 2007-06-01 2010-05-26 克勒尔半导体公司 频率同步
CN102281063A (zh) * 2010-06-10 2011-12-14 中兴通讯股份有限公司 调整频率的方法以及装置
US20130205160A1 (en) * 2010-07-28 2013-08-08 Gnodal Limited Synchronizing data transfer between a first clock domain and second clock domain
CN104935332A (zh) * 2014-03-18 2015-09-23 亚德诺半导体集团 时钟和数据恢复的系统和方法
US9479182B1 (en) * 2015-07-02 2016-10-25 Integrated Device Technology, Inc. Methods and apparatus for synchronizing operations using separate asynchronous signals

Also Published As

Publication number Publication date
US11994896B2 (en) 2024-05-28
US20200285265A1 (en) 2020-09-10
US11526193B2 (en) 2022-12-13
US20230185327A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
CN111669244A (zh) 在时钟域之间传输计数器值时保持正确的时间
US20070260906A1 (en) Clock synchronization method and apparatus
US11099599B2 (en) Communication device, cascaded network and internal synchronization method
US8949648B2 (en) System and method to overcome wander accumulation to achieve precision clock distribution over large networks
US20160080138A1 (en) Method and apparatus for timing synchronization in a distributed timing system
TWI642277B (zh) 分頻時鐘校準
WO2012160108A1 (en) Apparatus for synchronizing a data handover between a first clock domain and a second clock domain
EP1041469A2 (en) Method and apparatus for extending a resolution of a clock
WO2021142828A1 (zh) 时间同步方法及装置、网络节点设备
Kinali et al. Fault-tolerant clock synchronization with high precision
US7917797B2 (en) Clock generation using a fractional phase detector
US7366943B1 (en) Low-latency synchronous-mode sync buffer circuitry having programmable margin
CN113206665A (zh) 一种信号采样方法及装置
CN113359948A (zh) 时间同步装置及同步方法
US7290201B1 (en) Scheme for eliminating the effects of duty cycle asymmetry in clock-forwarded double data rate interface applications
TWI400596B (zh) 同步接收電路及方法
CN114520703A (zh) 用于工业网络设备间时间同步的时钟漂移补偿方法及电路
EP1514371B1 (en) Frame boundary discriminator
CN114513273B (zh) Ptp芯片时钟模块的实现方法和装置
US7359468B2 (en) Apparatus for synchronizing clock and data between two domains having unknown but coherent phase
CN112953673B (zh) 频标信号远程恢复方法、装置和频标信号远程传输方法
US20210313994A1 (en) Locked loop circuit and method with multi-phase synchronization
CN115913432A (zh) 网络时钟协议的时刻校正
JP2017034383A (ja) 伝送装置および同期方法
Ferringer Towards self-timed logic in the time-triggered protocol

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20210908

Address after: Massachusetts, USA

Applicant after: Tiangong Solutions

Address before: American Texas

Applicant before: Silicon Laboratories Inc.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination