CN117675067A - 使用现有dll增强rgmii上的以太网时间戳 - Google Patents

使用现有dll增强rgmii上的以太网时间戳 Download PDF

Info

Publication number
CN117675067A
CN117675067A CN202310826236.XA CN202310826236A CN117675067A CN 117675067 A CN117675067 A CN 117675067A CN 202310826236 A CN202310826236 A CN 202310826236A CN 117675067 A CN117675067 A CN 117675067A
Authority
CN
China
Prior art keywords
clock signal
network node
receive
timestamp
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310826236.XA
Other languages
English (en)
Inventor
A·D·阿尔苏普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN117675067A publication Critical patent/CN117675067A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H04J3/065—Synchronisation among TDM nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本公开涉及使用现有DLL增强RGMII上的以太网时间戳。一种区域网络的网络节点设备包括：物理层(PHY)电路，被配置为经由所述通信网络的通信链路发送和接收数据帧；介质访问层(MAC)电路；在所述PHY电路和所述MAC电路之间的接收接口；以及时间戳电路。接收接口包括接收时钟信号和DLL。所述时间戳电路被配置为使用所述DLL和所述网络节点的本地时钟信号产生从所述接收时钟信号导出的多个采样信号，和使用所述多个采样信号来产生时间戳偏移。所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的瞬时相位偏移。

Description

使用现有DLL增强RGMII上的以太网时间戳
技术领域
本文献涉及交换网络，尤其涉及网络的节点之间的时钟同步。
背景技术
区域网络(例如，广域网(WAN)或局域网(LAN))由多个网络节点组成。信息可以通过根据协议(例如以太网协议)发送数据包在网络的节点之间进行通信。区域网络可以是分布式的，并且包括许多需要交换时间敏感数据的网络节点。一个挑战是让网络中的节点同步工作。同步的网络有助于保证分布在网络节点之间的数据都是相同的年龄，或者网络节点知道分布在节点之间数据的年龄。
发明内容
根据本公开的一个方面，提供了一种区域网络的网络节点设备，所述网络节点设备包括：物理层(PHY)电路，被配置为经由所述通信网络的通信链路发送和接收数据帧；介质访问层(MAC)电路；在所述PHY电路和所述MAC电路之间的接收接口，其中所述接收接口包括接收时钟信号和延迟锁定环(DLL)；和时间戳电路，被配置为：使用所述DLL和所述网络节点的本地时钟信号产生从所述接收时钟信号导出的多个采样信号；和使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的瞬时相位偏移。
根据本公开的又一个方面，提供了一种操作区域网络的网络节点的方法，该方法包括：接收接收接口的接收时钟信号，所述接收接口包括在所述网络节点的物理层(PHY)电路与所述网络节点的介质访问层(MAC)电路之间的接收路径中；使用所述接收接口的DLL和所述网络节点的本地时钟信号从所述接收时钟信号产生多个采样信号；使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的偏移；和通过所述网络节点的过程，将所述时间戳偏移包括在将由所述网络节点发送的定时帧的时间戳中。
根据本公开的又一个方面，提供了一种区域网络的网络节点设备,所述网络节点设备包括:介质访问层(MAC)电路；操作性地耦合到所述MAC电路的缩减千兆位介质独立接口(RGMII)，其中所述RGMII包括延迟锁定环(DLL)电路，并且从物理层(PHY)接收具有第一频率的接收时钟信号；和时间戳电路，被配置为:使用所述RGMII的DLL电路产生延迟的接收时钟信号，并且产生具有比所述第一频率更低的频率的慢速的接收时钟信号；对所述接收时钟信号、所述延迟的接收时钟信号和所述慢速的接收时钟信号进行采样，以产生多个采样信号；使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的偏移；和其中所述MAC电路被配置为将所述时间戳偏移包括在用于由所述网络节点设备发送的定时帧的时间戳中。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图以示例的方式但不以限制的方式概括地示出了本文档中讨论的各种实施例。
图1是区域网络的示例的一部分的框图。
图2是网络节点的时间戳电路的示例的电路图。
图3是用于产生时间戳偏移的采样信号的图示。
图4是操作区域网络的网络节点的示例的流程图。
图5是网络节点的时间戳电路的另一示例的电路图。
图6A-6B示出了与100Base-TX型物理层相关联的信号波形。
具体实施方式
如前所述，使分布式区域网络的节点同步地一起工作是一个挑战。实现同步的一种方法是精确时间协议(PTP)。在PTP中，下级节点将其时间同步到主节点(GM)。下级节点定期交换延迟测量帧以计算网络延迟，并从GM节点接收和转发同步帧以计算和校正同步误差。这些定时帧包括网络节点用来计算传播延迟、相对本地时钟频率和同步偏移的时间戳。传播延迟用于计算对等延迟和同步参数。从属节点可以使用时间戳来计算从属节点的GM时钟和本地时钟之间的时间差。从属节点可以使用计算出的时间差来调整它们的本地时钟以与GM时间收敛。
网络节点包括物理层(PHY)和介质访问控制层(MAC)。网络节点发送的实际时间戳的具体定时是关于网络节点的内部本地时钟的。该本地时钟操作网络节点的MAC和任何合成时钟硬件。根据通信时钟在网络上接收和发送被加了时间戳的消息。根据PHY的具体情况、PHY的配置以及包括PTP实例的板的设计，通信时钟可以与网络节点的本地时钟具有或不具有任何公共源。
随着时间敏感系统的复杂性增加，在时间敏感或时间关键系统中提高时间戳的准确性可能是可取的。例如，工厂自动化应用中的网络拓扑可以是具有以菊花链方式连接的多达64个桥接器的线路拓扑，以在连接的节点之间转发时间关键的控制和状态业务。同步对于时间敏感的网络定时和网络节点管理的实际应用(例如，电机控制、执行器、传感器等)都至关重要。线路中的每个网桥都会给同步质量带来一些误差，改进的时间戳可以用来减少误差的影响。
网络节点时间戳准确性的提高取决于其相邻节点的时间戳质量。例如，如果网络节点的链路邻居以40纳秒(40nsec)的精度对发送的帧加上时间戳，则在计算对等延迟或同步捕获时间方面，所产生的误差适用于网络节点本地捕获的时间戳的质量。为了最大限度地提高精度，时间戳精度的增加应用于提高相对于PTP堆栈所使用的一个或多个时钟的定时精度。
图1是区域网络的示例的一部分的框图。该示例包括通过网络的通信链路(例如，电缆102)连接的两个相邻网络节点。每个网络节点包括交换机部分或交换机以及物理层(PHY)。PHY包括到通信链路的介质相关接口(MDI)，并且经由通信链路发送和接收数据帧。
左边的网络节点104包括交换机106和PHY 108。右边的网络节点110包括交换机144和PHY 112。每个网络节点包括发送端口(Tx端口)和接收端口(Rx端口)。网络节点104的Tx端口116使用介质访问控制层MAC 118和缩减的千兆位介质独立接口(RGMII)120将信息发送到网络节点104中的PHY 108。PHY 108通过通信链路向网络节点110的PHY 112发送信息。网络节点110的Rx端口122经由网络节点110的RGMII 124和MAC 126接收信息。另一个方向上的信息从网络节点110的Tx端口130流到网络节点104的Rx端口132。
每个邻居节点使用来自另一个邻居节点的时间戳来改进定时，并且每个邻居节点向其邻居提供时间戳。包括在定时帧(例如，延迟定时帧和同步帧)中的定时信息可以用于确定相邻节点的本地时钟中的偏移。该偏移量可以被添加到时间戳以提高时间戳的准确性(例如，通过被添加到该时间戳的最低有效半字节)。为了提高时间戳精度，可以使用千兆赫时钟对邻居的定时进行采样，但这会消耗功率。为了保持低功耗，希望保持时钟信号的频率低。
一种改进的方法是使用从RGMII 124的接收时钟信号(Rx Clk)生成的采样时钟来对相邻节点的时序进行采样。每个相邻节点包括时间戳电路134。网络节点的交换机的接收侧由PHY驱动。这包括由PHY连续驱动的接收时钟。网络节点的内部本地时钟可以是125兆赫(125MHz)。时间戳电路134使用本地内部时钟来产生从RGMII 124的接收时钟信号导出的多个时钟样本。时钟采样用于产生时间戳偏移。时间戳偏移表示网络节点的本地时钟与其邻居节点的本地钟之间的瞬时相位偏移，所述本地时钟是用于生成时间戳的时钟。时间戳偏移可以由网络节点上运行的进程包括在定时帧中。例如，网络节点的发送侧的MAC电路可以将时间戳偏移包括在发送给邻居节点的同步帧的时间戳中，并且邻居节点可以使用该时间戳来调整其定时。
图2是产生时间戳偏移的网络节点(例如图1中的网络节点110)的时间戳电路134的示例的电路图。时间戳电路134从网络节点的RGMII 124接收接收时钟(RxClk)信号。RGMII 124包括产生延迟的接收时钟信号RxClk_d的延迟锁定环电路(DLL)240。添加到RxClk的延迟具有两纳秒(2nsec)的标称周期，并且应用于RxClk的上升沿和下降沿。RxClk和RxClk_d信号被馈送到第一组触发器242以产生慢速的接收时钟信号RxClk_A和慢速延迟的接收时钟信号RxClk_d_A。如果RxClk信号具有125MHz的频率，则RxClk_A和RxClk_d_A具有62.5MHz的减小的频率。
网络节点的本地时钟信号可以具有与RxClk信号相同的频率(例如，125MHz)。使用亚稳态触发器244在内部125MHz时钟信号的上升沿和下降沿对慢速的信号RxClk_A和RxClk_d_A进行采样。亚稳态触发器244的输出上的每个边沿(上升和下降)表示输入信号上的上升沿。结果是由RxClk和RxClk_d信号产生的采样信号RxClk_A_samp、RxClk_A_samp_n、RxClk_d_A_samp和RxClk_d_A_samp_n，其中“n”表示反相信号。采样信号的分辨率为4nsec。采样信号与原始输入和延迟输入的组合提供了额外的2nsec分辨率。
采样信号用于产生时间戳偏移。时间戳偏移可以是接收时间戳偏移或发送时间戳偏移。为了产生接收时间戳偏移，采样信号被馈送到接收时间戳偏移寄存器246。时间戳电路134包括逻辑电路248，其捕获在检测到接收开始分组分界符命令(Rx SMD)之后的下一时钟的RxClk_A_samp、RxClk_A_samp_n、RxClk_d_A_samp和RxClk_d_A_samp_n的状态。
在接收时间戳偏移寄存器246中捕获采样信号的状态在寄存器中产生四位(或半字节)的编码向量。在寄存器中捕获的编码向量的值是可以包括在时间戳的最低有效半字节中的时间戳偏移。RxClk_A和RxClk_d_A的上升沿和下降沿都用于计算时间戳偏移。这为每个误差偏移生成两个可能的测量值，为四个偏移估计结果生成八个有效的编码向量组合。
图3是RxClk_A和RxClk_d_A信号的采样的描述。在图3的顶部示出了信号波形RxClk、RxClk_d、RxClk_A和RxClk_d_A信号。下面的信号波形是针对本地时钟信号与RxClk信号的八个不同误差偏移的网络节点的内部本地时钟信号的波形。还示出了对应于八个不同误差偏移的八个有效编码向量组合。
在图3的下部中，从RxClk和RxClk_d波形下降的垂直线指示将在内部时钟的边缘上采样的值。这些值将导致在时间戳偏移寄存器中对八个编码向量中的一个进行采样。每个编码向量表示内部125MHz时钟与接收时钟输入RxClk和延迟的接收时钟输入RxClk_d的特定对准。因为编码向量有四个位，所以有十六个可能的向量值，但可能向量中只有八个是有效的编码向量值。其他八个值无效。八个有效编码向量是0b0111、0b1111、0b1110、0b1100、0b1100、0b1100、0b1100和0b1100。
例如，在图中，标记为“向量0b1100”的下部时钟脉冲表示内部本地时钟与RxClk信号和RxClk_d信号的特定对准。在内部本地时钟的上升沿305上，信号RxClk_A和RxClk_d_A为高电平或“1”。在内部本地时钟的下降沿310上，RxClk_A和RxClk_d_A为低或“0”。这对应于向量0b1100。RxClk的上升沿315和内部本地时钟的上升沿305的比较表明，向量0b1100的对应误差偏移是6-8nsec。应该注意的是，逆向量“向量0b0011”是一个有效的向量值，也对应于6-8纳秒的误差偏移。
下表1列出了八个有效编码向量、它们对应的时间戳调整以及八个无效编码向量值。
表1
向量的4个位表示以2n秒的间隔进入的RxClk的采样。图2电路中触发器及其时钟的组织意味着在加载时间戳偏移寄存器(246或250)之前取8nsec的上升沿样本，而在加载时间戳记偏移寄存器之前取4nsec的下降沿触发器。
如果网络节点发送的时间戳具有特定数量的位，则向量的4位可以是时间戳的最低有效4位，并且可以被认为是相对于捕获内部本地时钟的时间戳的高阶位的偏移。如果时间戳的高位是在时间“t”捕获的，向量的4位的偏移是相对于时间t的。如果向量的4位是在时间t之前的时钟上捕获的，则编码向量的值表示如下：
·RxClk_d_A上的上升沿样本表示RxClk在时间t-2nsec。
·RxClk_A上的上升沿样本表示RxClk在时间t nsec的状态。
·RxClk_d_A上的下降沿样本表示RxClk在时间t+2nsec的状态。
·RxClk_A上的下降沿样本表示RxClk在时间t+4nsec的状态。
在时间戳偏移寄存器246中捕获的编码向量可以用于生成添加到测量的时间戳的偏移，以给出期望的精度。通过将时间戳调整集中在误差范围内，可以实现+/-1纳秒的实际精度。时间戳的捕获和编码向量的捕获的定时将具有上述定时关系。
返回图2，可以使用相同的机制来测量网络节点的传输路径的时钟中的误差。为了产生发送时间戳偏移，可以将采样信号馈送到发送时间戳偏移寄存器250。时间戳电路134包括逻辑电路252，该逻辑电路252在检测到发送起始mPacket Delimiter命令(Tx SMD)时捕获RxClk_A_samp、RxClk_A_samp_n、RxClk_d_A_samp和RxClk_d_A_samp_n信号的状态。发送时钟(TxClk)不用于确定偏移，因为发送时钟是直接从内部本地时钟生成的，并且与通信发送定时没有保证的相位关系。因此，内部本地时钟相对于相邻节点的偏移仍然是从RxClk和RxClk_d信号导出的，但是偏移编码向量是基于发射路径上的Tx SMD的定时来捕获的。该技术适用于计算1000Base-T型PHY的接收或发送时间戳偏移，而不管该PHY是网络链路上的时钟主节点还是时钟从属节点。
为了完整性，图4是确定网络节点的改进的时间戳偏移的技术的示例的流程图400。网络节点包括PHY和交换机。在方框405，交换机从PHY接收接收时钟信号。接收时钟信号可以被包括在交换机的PHY和MAC之间的接收路径的接收接口(例如，RGMII)中。
在方框410，使用网络节点的本地时钟信号从接收时钟信号产生多个采样信号。例如，如图2的示例中那样，可以从接收时钟信号RxClk产生采样信号RxClk_A_samp、RxClk_A_samp_n、RxClk_d_A_samp和RxClk_d_A_samp_n。
在方框415，使用多个采样信号来产生时间戳偏移。所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的瞬时相位偏移。在方框420，交换机的MAC将时间戳偏移包括在同步帧的时间戳中。时间戳可以是发送给邻居节点的接收时间戳，或者发送给邻居或本地处理的发送时间戳。
虽然本文描述的技术可以将网络节点的接收和发送路径的时间戳的精度提高到2nsec的分辨率，但是结果可以取决于时间戳电路的采样精度。采样精度可以是内部本地时钟的质量、DLL 240的质量以及通过同步触发器242和244的RxClk和RxClk_d信号的路径(上升沿和下降沿)的时序关系中的一个或多个的函数。
对于如图1中的具有RGMII 124的网络节点，DLL 240是可用的，并且接收时钟RxClk和延迟的接收时钟RxClk_d可用于生成采样信号。对于MII，可以从PHY 112获得发送时钟TxClk。在这种情况下，可以添加第二DLL以生成延迟的发送时钟TxClk_d，并且TxClk、TxClk_d和内部本地时钟可以用于生成采样信号和编码向量。
对于100Base-TX型PHY，需要对所描述的技术进行一些修改。1000Base-T型PHY和100Base-TX型PHY之间存在两个重要区别；较低的时钟频率和用于PHY的发送和接收路径的不同时钟。
频率的差异相当于采样信号上的周期是内部本地时钟采样频率的几倍。因此，一些样本是围绕边缘的，而另一些则不是。如果采样时钟的两个边沿都落在两个输入信号都不变的周期内，则它不一定提供用于计算偏移的信息。在这些情况下，需要更多的信息来确定是否更新时间戳偏移计算。
对于100Base-TX型PHY，没有足够的信息来确定编码向量0b0000和0b1111的时间戳偏移。这是因为在采样信号的每个边缘之间将存在一个或多个其他向量的多个实例。然而，这些编码向量不应被忽略，因为内部本地时钟可能确实以从RxClk的2-4nsec偏移运行。
图5是为具有100Base-TX型PHY的网络节点产生时间戳偏移的时间戳电路534的示例的电路图。时间戳电路534包括附加逻辑电路556，用于跟踪时间戳偏移寄存器(246或250)中的先前采样向量的值。该附加逻辑电路556检查当前采样向量值和先前采样向量值的状态。如果采样的向量值(寄存器246或250)全部为0，并且先前采样的向量数值全部为1，则当前向量值寄存器(558或560)被设置为全部为0。如果采样的向量值(寄存器246或250)全部为1，并且先前采样的向量数值全部为0，则当前向量值寄存器(558或560)被设置为全部为1。如果采样向量值(寄存器246或250)不是全部为0或全部为1，则当前向量值寄存器(558或560)被设置为采样向量值。
图6A-6B示出了针对内部本地时钟与RxClk_A和RxClk_d_A信号之间的偏移的各种情况的100Base-TX型PHY的信号波形。还示出了与偏移相对应的编码向量值。样本信号跨越所有0或所有1的转换的情况显示出对先前编码向量的值的依赖性。
100Base-TX情况的另一个不同之处在于，发送时钟TxClk和接收时钟RxClk不相关。当网络节点的PHY是100Base-TX型PHY时，公共时钟源应当用于网络节点的交换机114和PHY 112的内部本地时钟，使得它们具有固定的相位关系。一种选择是使用本文所述的编码向量方法来提高接收路径上的时间戳的精度，并且使用内部本地时钟而不对发送路径上的时戳进行偏移调整。
对于10Base-T型PHY，需要对该技术进行类似于100Base-TX情况的修改。图5的附加逻辑电路556、558、560用于0b0000和0b1111的采样向量值。与100Base TX的情况类似，使用编码向量来确定偏移，以增强接收路径的时间戳，但不增强发送路径的时间戳。
对于10Base-T1L型PHY，时钟方案类似于100Base-T型PHY并且发送时钟TxClk和接收时钟RxClk是相关的。编码向量技术可以用于确定增强接收路径的时间戳的偏移和增强发送路径的时间戳记的偏移。对于0b0000和0b1111的采样向量值，需要图5的附加逻辑电路556、558、560。
附加说明和示例
示例1包括主题(例如一种区域网络的网络节点设备)，包括：物理层(PHY)电路，被配置为经由所述通信网络的通信链路发送和接收数据帧；介质访问层(MAC)电路；在所述PHY电路和所述MAC电路之间的接收接口，其中所述接收接口包括接收时钟信号和延迟锁定环(DLL)；以及时间戳电路。所述时间戳电路被配置为:使用所述DLL和所述网络节点的本地时钟信号产生从所述接收时钟信号导出的多个采样信号；和使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的瞬时相位偏移。
在示例2中，示例1的主题任选地包括：时间戳电路，被配置为:产生延迟的接收时钟信号并产生具有比所述接收时钟信号更低频率的慢速接收时钟信号；使用所述网络节点的本地时钟对所述延迟和慢速的接收时钟信号进行采样，以产生所述多个采样信号；和使用所述多个采样信号来确定所述时间戳偏移。
在示例3中，示例2的主题任选地包括：所述接收接口是缩减千兆位介质独立接口(RGMII)，并且所述DLL包括在所述RGMII中，以及时间戳电路被配置为使用所述RGMII的DLL来生成所述延迟的接收时钟信号。
在示例4中，示例2和3中的一个或两个的主题任选地包括：时间戳电路被配置为：产生慢速延迟的接收时钟信号；对所述慢速的接收时钟信号、所述延迟的接收时钟信号和所述慢速延迟的接收时钟信号进行采样，以产生所述多个采样信号；使用所述多个采样信号来产生编码向量；和使用所述编码向量来确定所述时间戳偏移。
在示例5中，示例4的主题任选地包括：时间戳偏移寄存器，以及时间戳电路，被配置为所述时间戳电路被配置为检测由所述PHY电路发送的起始帧定界符，并响应于所述起始帧定界符的检测将所述编码向量存储在所述时间戳偏移寄存器中。
在示例6中，示例4和5中的一个或两个的主题任选地包括：时间戳电路被配置为使用所述编码向量的当前值和所述编码向量的先前值来确定所述时间戳偏移。
在示例7中，示例1-6中的一个或任意组合的主题任选地包括：时间戳电路被配置为：检测由所述PHY电路发射的发送起始帧定界符；使用所述接收时钟信号的所述多个采样信号来产生发送时间戳偏移；和响应于检测到所述发送起始帧定界符，存储所述发送时间戳偏移。
在示例8中，示例1-7中的一个或任意组合的主题任选地包括：时间戳电路，被配置为:检测由所述PHY电路发射的接收起始帧定界符；使用所述接收时钟信号的所述多个采样信号来产生接收时间戳偏移；和响应于检测的所述发送起始帧定界符，存储所述接收时间戳偏移。
在示例9中，示例1-8的一个或任意组合的主题可选地包括网络节点的本地时钟信号的频率为125兆赫，并且时间戳偏移的分辨率为两纳秒。
在示例10中，示例1-9中的一个或任意组合的主题可选地包括MAC电路，该MAC电路被配置为在将由网络节点设备发送的定时帧中包括时间戳偏移。
示例11包括主题(例如一种操作区域网络的网络节点的方法，或者可以任选地与实施例1-10中的一个或任意组合组合以包括这样的主题，包括：接收接收接口的接收时钟信号，所述接收接口包括在所述网络节点的物理层(PHY)电路与所述网络节点的介质访问层(MAC)电路之间的接收路径中；使用所述接收接口的DLL和所述网络节点的本地时钟信号从所述接收时钟信号产生多个采样信号；使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的偏移；和通过所述网络节点的过程，将所述时间戳偏移包括在将由所述网络节点发送的定时帧的时间戳中。
在示例12中，示例11的主题任选地包括：产生延迟的接收时钟信号和慢速的接收时钟信号；使用所述网络节点的本地时钟对所述延迟和慢速的接收时钟信号进行采样以产生所述多个采样信号；和使用所述多个采样信号来确定所述时间戳偏移。
在示例13中，示例12的主题可选地包括接收缩减千兆位介质独立接口(RGMII)的时钟信号，以及使用RGMII的延迟锁定环(DLL)生成延迟的接收时钟信号。
在示例14中，示例12和13中的一个或两个的主题可选地包括生成慢速的接收时钟信号、延迟的接收时钟信号和慢速延迟的接收时钟信号；对所述慢速的接收时钟信号、所述延迟的接收时钟信号和所述慢速延迟的接收时钟信号进行采样以产生所述多个采样信号；使用所述多个采样信号来产生编码向量；以及使用编码向量来确定时间戳偏移。
在示例15中，示例14的主题可选地包括响应于检测到由PHY电路发送到MAC电路的开始帧定界符而存储编码向量。
在示例16中，示例14和15中的一个或两个的主题可选地包括使用编码向量的当前值和编码向量的先前值来确定时间戳偏移。
在示例17中，示例11-16中的一个或任意组合的主题可选地包括使用多个采样信号产生发送时间戳偏移。
在示例18中，示例11-17的一个或任意组合的主题可选地包括使用多个采样信号产生接收时间戳偏移。
示例19包括主题(例如区域网络的网络设备)，或者可以可选地与示例1-18中的一个或任意组合组合以包括这样的主题，包括：介质访问层(MAC)电路；操作性地耦合到所述MAC电路的缩减千兆位介质独立接口(RGMII)，其中所述RGMII包括延迟锁定环(DLL)电路，并且从物理层(PHY)接收具有第一频率的接收时钟信号；以及时间戳电路。时间戳电路，被配置为使用所述RGMII的DLL电路产生延迟的接收时钟信号，并且产生具有比所述第一频率更低的频率的慢速的接收时钟信号；对所述接收时钟信号、所述延迟的接收时钟信号和所述慢速的接收时钟信号进行采样，以产生多个采样信号；使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的偏移；并且其中所述MAC电路被配置为将所述时间戳偏移包括在用于由所述网络节点设备发送的定时帧的时间戳中。
在示例20中，示例19的主题任选地包括：时间戳电路，被配置为使用所述多个采样信号来产生编码向量；和使用所述编码向量来确定所述时间戳偏移。
这些非限制性实例可以以任何排列或组合来组合。以上详细描述包括对附图的参考，附图形成详细描述的一部分。附图以图解的方式示出了可以实践本发明的具体实施例。这些实施例在本文中也被称为“实例”。本文件中提及的所有出版物、专利和专利文件通过引用整体并入本文，如同通过引用单独并入一样。如果本文件与通过引用并入的文件之间的用法不一致，则并入的引用中的用法应被视为对本文件的用法的补充；对于不可调和的不一致，以本文档中的用法为准。
在本文件中，术语“一个”或“一种”用于包括一个或多个，与“至少一个”或“一个或更多”的任何其他实例或用法无关，这在专利文件中是常见的，除非另有说明，否则“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在所附权利要求中，术语“包括”和“其”用作各自术语“包含”和“其中”的简明英语等价物。此外，在以下权利要求中的术语“包括”和“包含”是开放式的，即系统、装置、物品，包括除了在权利要求中的这样的术语之后列出的那些元素之外的元素的工艺仍然被认为落入该权利要求的范围内。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并不旨在对其对象施加数字要求。本文描述的方法示例可以是至少部分地由机器或计算机实现的。
以上描述旨在说明，而不是限制性的。例如，上述实例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例，例如由本领域普通技术人员在回顾以上描述时使用。提供摘要是为了符合《美国联邦法规》第37卷第1.72(b)节的规定，使读者能够快速确定技术披露的性质。提交本文件时有一项谅解，即本文件不用于解释或限制权利要求的范围或含义。此外，在以上详细描述中，可以将各种特征分组在一起以简化本公开。这不应被解释为意图使无人认领的公开特征对任何权利要求都是必不可少的。相反，本发明的主题可以在于特定公开的实施例的少于所有的特征。因此，以下权利要求在此并入详细说明书，每个权利要求独立地作为单独的实施例。本发明的范围应当参考所附权利要求以及这些权利要求所享有的等同物的全部范围来确定。

Claims (20)

1.一种区域网络的网络节点设备，所述网络节点设备包括：
物理层(PHY)电路，被配置为经由所述通信网络的通信链路发送和接收数据帧；
介质访问层(MAC)电路；
在所述PHY电路和所述MAC电路之间的接收接口，其中所述接收接口包括接收时钟信号和延迟锁定环(DLL)；和
时间戳电路，被配置为：
使用所述DLL和所述网络节点的本地时钟信号产生从所述接收时钟信号导出的多个采样信号；和
使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的瞬时相位偏移。
2.根据权利要求1所述的网络节点设备，其中所述时间戳电路被配置为：
产生延迟的接收时钟信号并产生具有比所述接收时钟信号更低频率的慢速接收时钟信号；
使用所述网络节点的本地时钟对所述延迟和慢速的接收时钟信号进行采样，以产生所述多个采样信号；和
使用所述多个采样信号来确定所述时间戳偏移。
3.根据权利要求2所述的网络节点设备，
其中所述接收接口是缩减千兆位介质独立接口(RGMII)，并且所述DLL包括在所述RGMII中；和
其中所述时间戳电路使用所述RGMII的DLL来生成所述延迟的接收时钟信号。
4.根据权利要求2所述的网络节点设备，其中所述时间戳电路被配置为:
产生慢速延迟的接收时钟信号；
对所述慢速的接收时钟信号、所述延迟的接收时钟信号和所述慢速延迟的接收时钟信号进行采样，以产生所述多个采样信号；
使用所述多个采样信号来产生编码向量；和
使用所述编码向量来确定所述时间戳偏移。
5.根据权利要求4所述的网络节点设备，包括：
时间戳偏移寄存器；和
其中所述时间戳电路被配置为检测由所述PHY电路发送的起始帧定界符，并响应于所述起始帧定界符的检测将所述编码向量存储在所述时间戳偏移寄存器中。
6.根据权利要求4所述的网络节点设备，其中所述时间戳电路被配置为使用所述编码向量的当前值和所述编码向量的先前值来确定所述时间戳偏移。
7.根据权利要求1所述的网络节点设备，其中所述时间戳电路被配置为:
检测由所述PHY电路发射的发送起始帧定界符；
使用所述接收时钟信号的所述多个采样信号来产生发送时间戳偏移；和
响应于检测到所述发送起始帧定界符，存储所述发送时间戳偏移。
8.根据权利要求1所述的网络节点设备，其中所述时间戳电路被配置为:
检测由所述PHY电路发射的接收起始帧定界符；
使用所述接收时钟信号的所述多个采样信号来产生接收时间戳偏移；和
响应于检测的所述发送起始帧定界符，存储所述接收时间戳偏移。
9.根据权利要求1所述的网络节点设备，其中所述网络节点的本地时钟信号的频率为125兆赫，并且所述时间戳偏移的分辨率为两纳秒。
10.根据权利要求1所述的网络节点设备，其中所述MAC电路被配置为在将由所述网络节点设备发送的定时帧中包括时间戳偏移。
11.一种操作区域网络的网络节点的方法，该方法包括：
接收接收接口的接收时钟信号，所述接收接口包括在所述网络节点的物理层(PHY)电路与所述网络节点的介质访问层(MAC)电路之间的接收路径中；
使用所述接收接口的DLL和所述网络节点的本地时钟信号从所述接收时钟信号产生多个采样信号；
使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的偏移；和
通过所述网络节点的过程，将所述时间戳偏移包括在将由所述网络节点发送的定时帧的时间戳中。
12.根据权利要求11所述的方法，其中产生所述时间戳偏移包括：
产生延迟的接收时钟信号和慢速的接收时钟信号；
使用所述网络节点的本地时钟对所述延迟和慢速的接收时钟信号进行采样以产生所述多个采样信号；和
使用所述多个采样信号来确定所述时间戳偏移。
13.根据权利要求12所述的方法，
其中接收接收接口的接收时钟信号包括接收缩减千兆位介质独立接口(RGMII)的时钟信号；和
其中产生所述延迟的接收时钟信号包括使用所述RGMII的延迟锁定环(DLL)产生所述延迟的接收时钟信号。
14.根据权利要求12所述的方法，
其中生成所述接收时钟信号的所述延迟版本和所述慢速版本包括生成慢速的接收时钟信号、延迟的接收时钟信号和慢速延迟的接收时钟信号；
其中所述采样包括对所述慢速的接收时钟信号、所述延迟的接收时钟信号和所述慢速延迟的接收时钟信号进行采样以产生所述多个采样信号；以及使用所述多个采样信号来产生编码向量；和
其中确定所述时间戳偏移包括使用所述编码向量来确定所述时间戳偏移。
15.根据权利要求14所述的方法，其中产生所述编码向量包括响应于检测到由所述PHY电路发射到所述MAC电路的起始帧定界符而存储所述编码向量。
16.根据权利要求14所述的方法，其中确定所述时间戳偏移包括使用所述编码向量的当前值和所述编码向量的先前值来确定所述时间戳偏移。
17.根据权利要求11所述的方法，其中产生所述时间戳偏移包括使用所述多个采样信号来产生发送时间戳偏移。
18.根据权利要求11所述的方法，其中产生所述时间戳偏移包括使用所述多个采样信号来产生接收时间戳偏移。
19.一种区域网络的网络节点设备,所述网络节点设备包括:
介质访问层(MAC)电路；
操作性地耦合到所述MAC电路的缩减千兆位介质独立接口(RGMII)，其中所述RGMII包括延迟锁定环(DLL)电路，并且从物理层(PHY)接收具有第一频率的接收时钟信号；和
时间戳电路，被配置为:
使用所述RGMII的DLL电路产生延迟的接收时钟信号，并且产生具有比所述第一频率更低的频率的慢速的接收时钟信号；
对所述接收时钟信号、所述延迟的接收时钟信号和所述慢速的接收时钟信号进行采样，以产生多个采样信号；
使用所述多个采样信号来产生时间戳偏移，其中所述时间戳偏移表示所述网络节点的本地时钟与所述网络节点的相邻节点的本地时钟之间的偏移；和
其中所述MAC电路被配置为将所述时间戳偏移包括在用于由所述网络节点设备发送的定时帧的时间戳中。
20.根据权利要求19所述的网络节点设备，其中所述时间戳电路被配置为:
使用所述多个采样信号来产生编码向量；和
使用所述编码向量来确定所述时间戳偏移。
CN202310826236.XA 2022-09-07 2023-07-07 使用现有dll增强rgmii上的以太网时间戳 Pending CN117675067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/930,201 2022-09-07
US17/930,201 US11870554B1 (en) 2022-09-07 2022-09-07 Enhanced ethernet timestamping on RGMII using existing DLL

Publications (1)

Publication Number Publication Date
CN117675067A true CN117675067A (zh) 2024-03-08

Family

ID=89434951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310826236.XA Pending CN117675067A (zh) 2022-09-07 2023-07-07 使用现有dll增强rgmii上的以太网时间戳

Country Status (3)

Country Link
US (1) US11870554B1 (zh)
CN (1) CN117675067A (zh)
DE (1) DE102023124174A1 (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251256B1 (en) * 2000-05-18 2007-07-31 Luminous Networks, Inc. Synchronization of asynchronous networks using media access control (MAC) layer synchronization symbols
US7545794B2 (en) * 2003-08-14 2009-06-09 Intel Corporation Timestamping network controller for streaming media applications
JP2008526073A (ja) * 2004-12-23 2008-07-17 エヌエックスピー ビー ヴィ データ信号を受信および／または復号するインターフェース回路ならびに方法
US8208815B1 (en) * 2006-11-30 2012-06-26 Marvell International Ltd. Bit accurate upstream burst transmission phase method for reducing burst data arrival variation
US8699514B2 (en) * 2007-01-12 2014-04-15 Broadcom Corporation Multi-rate MAC to PHY interface
US8184651B2 (en) * 2008-04-09 2012-05-22 Altera Corporation PLD architecture optimized for 10G Ethernet physical layer solution
US8571068B2 (en) * 2010-01-05 2013-10-29 Futurewei Technologies, Inc. Network timing distribution and synchronization using virtual network delays
KR101658204B1 (ko) * 2010-12-17 2016-09-30 한국전자통신연구원 타임스탬프 예측 장치 및 방법
DE112011106014T5 (de) * 2011-12-22 2014-09-11 Intel Corp. Kleinen Jitter und niedrige Latenz aufweisende Low-Power-Taktung mit gemeinsamen Referenztaktsignalen für On-Package-Ein-/Ausgabe-Schnittstellen
WO2014121089A1 (en) * 2013-01-31 2014-08-07 Marvell World Trade Ltd. Frequency offset compensation for wifi ranging
US9391924B2 (en) * 2014-07-25 2016-07-12 Innovasic, Inc. Ethernet interface module
US11265096B2 (en) * 2019-05-13 2022-03-01 Intel Corporation High accuracy time stamping for multi-lane ports

Also Published As

Publication number Publication date
DE102023124174A1 (de) 2024-03-07
US11870554B1 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
CN112385183B (zh) 执行phy级硬件时间戳和时间同步的装置、方法和微控制器
US10104148B2 (en) Nanosecond accuracy under precision time protocol for ethernet by using high accuracy timestamp assist device
US7251199B2 (en) Distributed system time synchronization including a timing signal path
US10931391B2 (en) One-step time stamping of synchronization packets for networked devices
CN102577194B (zh) 使分布式网络内时钟同步的系统和方法
Jasperneite et al. Enhancements to the time synchronization standard IEEE-1588 for a system of cascaded bridges
US6975653B2 (en) Synchronizing clocks across sub-nets
WO2008044193A2 (en) Method and system for time synchronization in a sensor network
CN108880723B (zh) 一种时钟同步的方法和装置
EP2709298B1 (en) Synchronization method and electronic apparatus using redundant links
EP1290839A2 (en) Method for ensuring access to a transmission medium
JP2002185489A (ja) 同期方法及び同期装置
Weibel High precision clock synchronization according to IEEE 1588 implementation and performance issues
CN110995388B (zh) 一种分布式的共享时钟触发调延系统
US20200313926A1 (en) Subscriber in a bus system, method for operation and a bus system
CN117675067A (zh) 使用现有dll增强rgmii上的以太网时间戳
Komes et al. IEEE 1588 for redundant ethernet networks
Greenstreet et al. Improving IEEE 1588 synchronization accuracy in 1000BASE-T systems
Oh et al. The Time Synchronization of CAN-FD and Ethernet for Zonal E/E Architecture
US7715445B1 (en) System and method for minimizing transmit latency uncertainty in 100 Mb RMII ethernet physical layer devices
Kutschera et al. IEEE 1588 clock synchronization over IEEE 802.3/10 GBit ethernet
Exel et al. Physical Layer Ethernet Clock Synchronization
Loschmidt On enhanced clock synchronization performance through dedicated ethernet hardware support
CN117278190B (zh) 时间同步单元、方法、芯片架构、网络设备及介质
Ferrari et al. An experimental approach to estimate real-time characteristic of PROFINET IO versus PROFIBUS DP V2

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination