JP2002185489A - 同期方法及び同期装置 - Google Patents
同期方法及び同期装置Info
- Publication number
- JP2002185489A JP2002185489A JP2001313197A JP2001313197A JP2002185489A JP 2002185489 A JP2002185489 A JP 2002185489A JP 2001313197 A JP2001313197 A JP 2001313197A JP 2001313197 A JP2001313197 A JP 2001313197A JP 2002185489 A JP2002185489 A JP 2002185489A
- Authority
- JP
- Japan
- Prior art keywords
- cycle
- time
- time interval
- adjusting
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
- H04J3/0655—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP] using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
- H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【課題】 相互接続されたサブネットワーク間におい
て、サイクル同期をとる。 【解決手段】 複数のサブネットワークのうちの１つの
サブネットワークに接続された基準ノードから他の全て
のサブネットワークのサイクルマスタに各サイクルタイ
ム情報を繰返し発生する時刻において送信し、他の全て
のサブネットワークのサイクルマスタにおいて、それぞ
のれサイクルタイムをサイクルタイム情報に基づいて調
整する。
て、サイクル同期をとる。 【解決手段】 複数のサブネットワークのうちの１つの
サブネットワークに接続された基準ノードから他の全て
のサブネットワークのサイクルマスタに各サイクルタイ
ム情報を繰返し発生する時刻において送信し、他の全て
のサブネットワークのサイクルマスタにおいて、それぞ
のれサイクルタイムをサイクルタイム情報に基づいて調
整する。
Description
【０００１】
【発明の属する技術分野】本発明は、相互に接続された
サブネットワーク間でサイクル同期をとる同期方法及び
この同期方法を実現する同期装置に関する。
サブネットワーク間でサイクル同期をとる同期方法及び
この同期方法を実現する同期装置に関する。
【０００２】
【従来の技術】ネットワークをより広い範囲に拡張する
ために、例えば遅延量が大きい（longdelay）双方向接
続（long delay bi-directional connections）等によ
って、サブネットワークを相互に接続する技術が知られ
ている。この技術は、特に複数のＩＥＥＥ１３９４シリ
アルバスを相互に接続して、例えば家屋全体に亘ってＩ
ＥＥＥ１３９４ネットワークを張り巡らす場合等に適用
される。このような接続形態の基本的なトポロジを図１
に示す。第１のインターフェイス２０は、複数のＩＥＥ
Ｅ１３９４ノードを備える第１のＩＥＥＥ１３９４シリ
アルバス２１の一部である。また、第２のインターフェ
イス２２は、複数のＩＥＥＥ１３９４ノードを備える第
２のＩＥＥＥ１３９４シリアルバス２３の一部である。
第１のインターフェイス２１と第２のインターフェイス
２２は、遅延量が大きい、例えば同軸ケーブルからなる
双方向接続線２４を介して接続されている。
ために、例えば遅延量が大きい（longdelay）双方向接
続（long delay bi-directional connections）等によ
って、サブネットワークを相互に接続する技術が知られ
ている。この技術は、特に複数のＩＥＥＥ１３９４シリ
アルバスを相互に接続して、例えば家屋全体に亘ってＩ
ＥＥＥ１３９４ネットワークを張り巡らす場合等に適用
される。このような接続形態の基本的なトポロジを図１
に示す。第１のインターフェイス２０は、複数のＩＥＥ
Ｅ１３９４ノードを備える第１のＩＥＥＥ１３９４シリ
アルバス２１の一部である。また、第２のインターフェ
イス２２は、複数のＩＥＥＥ１３９４ノードを備える第
２のＩＥＥＥ１３９４シリアルバス２３の一部である。
第１のインターフェイス２１と第２のインターフェイス
２２は、遅延量が大きい、例えば同軸ケーブルからなる
双方向接続線２４を介して接続されている。
【０００３】
【発明が解決しようとする課題】独立したＩＥＥＥ１３
９４シリアルバス２１，２３は、それぞれ同じサイクル
レート（cycle rate）で同期させる必要がある。特に、
オープンアイソクロノスチャンネル（opend isochronou
s channel）を提供するＩＥＥＥ１３９４規格では、ア
イソクロノスパケットを各アイソクロノスサイクル毎に
送信することが規定されている。相互接続されたＩＥＥ
Ｅ１３９４バスネットワーク間でアイソクロノス転送を
保証するためには、全てのバスは、同じ周波数のアイソ
クロノスサイクルを有している必要がある。
９４シリアルバス２１，２３は、それぞれ同じサイクル
レート（cycle rate）で同期させる必要がある。特に、
オープンアイソクロノスチャンネル（opend isochronou
s channel）を提供するＩＥＥＥ１３９４規格では、ア
イソクロノスパケットを各アイソクロノスサイクル毎に
送信することが規定されている。相互接続されたＩＥＥ
Ｅ１３９４バスネットワーク間でアイソクロノス転送を
保証するためには、全てのバスは、同じ周波数のアイソ
クロノスサイクルを有している必要がある。
【０００４】本発明は、上述の課題に鑑みてなされたも
のであり、本発明の目的は、相互に接続されたサブネッ
トワーク間において、サイクル同期をとることができる
同期方法及び同期装置を提供することである。
のであり、本発明の目的は、相互に接続されたサブネッ
トワーク間において、サイクル同期をとることができる
同期方法及び同期装置を提供することである。
【０００５】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る同期方法は、相互接続されたサブネ
ットワーク間でサイクル同期をとる同期方法において、
複数のサブネットワークのうちの１つのサブネットワー
クに接続された基準ノードから他の全てのサブネットワ
ークのサイクルマスタに各サイクルタイム情報を繰返し
発生する時刻において送信するステップと、他の全ての
サブネットワークのサイクルマスタにおいて、それぞの
れサイクルタイムをサイクルタイム情報に基づいて調整
するステップとを有する。
めに、本発明に係る同期方法は、相互接続されたサブネ
ットワーク間でサイクル同期をとる同期方法において、
複数のサブネットワークのうちの１つのサブネットワー
クに接続された基準ノードから他の全てのサブネットワ
ークのサイクルマスタに各サイクルタイム情報を繰返し
発生する時刻において送信するステップと、他の全ての
サブネットワークのサイクルマスタにおいて、それぞの
れサイクルタイムをサイクルタイム情報に基づいて調整
するステップとを有する。
【０００６】本発明によれば、基準ノードのサイクルタ
イムの送信により、サブネットワークの接続を介した送
信に使用されるクロック周波数に依存する必要がないた
め、サブネットワーク間の接続にかかわらず、複数の相
互接続されたサブネットワークを同期させることができ
る。サイクルタイム情報を受信した後、他のサブネット
ワークのサイクルマスタは、これに応じて自らのサイク
ルタイムを調整し、この結果、各サイクルに接続された
ＩＥＥＥ１３９４シリアルバスにおけるサイクル周波数
が調整される。したがって、Ｎ個のサブネットワークか
らなるネットワークにおいては、Ｎ−１個のサイクルマ
スタが自らのサイクルタイムを調整する必要があり、サ
イクルマスタによるサイクルタイムの調整を行わないサ
ブネットワークは、自らのサイクルタイム情報をＮ−１
個の他のサブネットワークのサイクルマスタに送信する
基準ノードを備える必要がある。基準ノード及びサイク
ルマスタは、全てのサブネットワークを相互接続する各
サブネットワークのインターフェイス内に配設すること
が望ましい。
イムの送信により、サブネットワークの接続を介した送
信に使用されるクロック周波数に依存する必要がないた
め、サブネットワーク間の接続にかかわらず、複数の相
互接続されたサブネットワークを同期させることができ
る。サイクルタイム情報を受信した後、他のサブネット
ワークのサイクルマスタは、これに応じて自らのサイク
ルタイムを調整し、この結果、各サイクルに接続された
ＩＥＥＥ１３９４シリアルバスにおけるサイクル周波数
が調整される。したがって、Ｎ個のサブネットワークか
らなるネットワークにおいては、Ｎ−１個のサイクルマ
スタが自らのサイクルタイムを調整する必要があり、サ
イクルマスタによるサイクルタイムの調整を行わないサ
ブネットワークは、自らのサイクルタイム情報をＮ−１
個の他のサブネットワークのサイクルマスタに送信する
基準ノードを備える必要がある。基準ノード及びサイク
ルマスタは、全てのサブネットワークを相互接続する各
サブネットワークのインターフェイス内に配設すること
が望ましい。
【０００７】さらに、サイクルマスタにおいてサイクル
タイムを調整するステップは、自らのクロックにより、
基準ノードからのサイクルタイム情報の２つの受信時刻
間の第１の時間的間隔を検出するステップと、受信した
サイクルタイム情報に基づいて、基準ノードからのサイ
クルタイム情報の対応する２つの送信時刻間の第２の時
間的間隔を検出するステップと、第１の時間的間隔及び
第２の時間的間隔を比較するステップと、この比較の結
果に基づき、自らのサイクル長を調整するステップとを
有していてもよい。これにより、大きなスケールの統合
が可能である。
タイムを調整するステップは、自らのクロックにより、
基準ノードからのサイクルタイム情報の２つの受信時刻
間の第１の時間的間隔を検出するステップと、受信した
サイクルタイム情報に基づいて、基準ノードからのサイ
クルタイム情報の対応する２つの送信時刻間の第２の時
間的間隔を検出するステップと、第１の時間的間隔及び
第２の時間的間隔を比較するステップと、この比較の結
果に基づき、自らのサイクル長を調整するステップとを
有していてもよい。これにより、大きなスケールの統合
が可能である。
【０００８】さらに、第１の時間的間隔及び第２の時間
的間隔の比較は、先に行った自らのサイクル長の調整を
考慮して行われてもよく、サイクルマスタにおける自ら
のサイクル長の調整は、順次実行されてもよく、及び／
又はサイクルマスタにおける自らのサイクル長の調整
は、１サイクル内のローカルクロック数を調整すること
により実行されてもよい。
的間隔の比較は、先に行った自らのサイクル長の調整を
考慮して行われてもよく、サイクルマスタにおける自ら
のサイクル長の調整は、順次実行されてもよく、及び／
又はサイクルマスタにおける自らのサイクル長の調整
は、１サイクル内のローカルクロック数を調整すること
により実行されてもよい。
【０００９】特に、１サイクル内のローカルクロック数
を調整することによりサイクル長を調整する場合、サイ
クルマスタにおける自らのサイクル長の調整は、第１の
時間的間隔及び第２の時間的間隔が等しい場合には、ロ
ーカルクロック数を理想的な１サイクルのクロック数に
設定し、第１の時間的間隔が第２の時間的間隔より小さ
い場合には、ローカルクロック数を理想的な１サイクル
のクロック数より小さい値に設定し、第１の時間的間隔
が第２の時間的間隔より大きい場合には、ローカルクロ
ック数を理想的な１サイクルのクロック数より大きい値
に設定してもよい。このような処理は、非常に容易であ
り、サブネットワーク間のデータの送受に用いられてい
る伝送方法から独立して、相互接続されたサブネットワ
ーク間において信頼度の高い同期を実現することができ
る。
を調整することによりサイクル長を調整する場合、サイ
クルマスタにおける自らのサイクル長の調整は、第１の
時間的間隔及び第２の時間的間隔が等しい場合には、ロ
ーカルクロック数を理想的な１サイクルのクロック数に
設定し、第１の時間的間隔が第２の時間的間隔より小さ
い場合には、ローカルクロック数を理想的な１サイクル
のクロック数より小さい値に設定し、第１の時間的間隔
が第２の時間的間隔より大きい場合には、ローカルクロ
ック数を理想的な１サイクルのクロック数より大きい値
に設定してもよい。このような処理は、非常に容易であ
り、サブネットワーク間のデータの送受に用いられてい
る伝送方法から独立して、相互接続されたサブネットワ
ーク間において信頼度の高い同期を実現することができ
る。
【００１０】サイクルマスタにおける自らのサイクル長
の調整を行うステップ幅は、第１の時間的間隔及び第２
の時間的間隔の差に基づいて設定してもよい。これによ
り、同期をどれほどの速度で実行するかを決定すること
ができ、及び／又は考慮すべきサイクルマスタ内におけ
るサイクルタイマの偏差をより大きく又は小さくするこ
とができる。
の調整を行うステップ幅は、第１の時間的間隔及び第２
の時間的間隔の差に基づいて設定してもよい。これによ
り、同期をどれほどの速度で実行するかを決定すること
ができ、及び／又は考慮すべきサイクルマスタ内におけ
るサイクルタイマの偏差をより大きく又は小さくするこ
とができる。
【００１１】さらに、基準ノードから送信されるサイク
ルタイム情報は、基準ノードのサイクルタイムレジスタ
のコンテンツであってもよい。この場合、サイクルマス
タにおける自らのサイクルタイムの調整は、基準ノード
から受信した連続する２つのサイクルタイムレジスタの
コンテンツ間の差として求められる基準ノードのサイク
ルタイム情報における２つの送信時刻間の間隔を示す値
と、自らのサイクルタイムレジスタの連続する２つのサ
ンプリングされたコンテンツの差として求められる自ら
のサイクルタイマにおける２つのサンプリング時刻間の
間隔に誤差修正値を加えた値との平均誤差が０になるよ
うに調整することにより行ってもよい。もちろん、連続
する３以上の送信時刻を用いてもよいが、この場合、本
発明に基づくサイクル同期装置を実現するためのハード
ウェア設計におけるコストが高くなる。さらに、誤差修
正値は、先行する調整において用いられた値に対応する
ものとしてもよい。
ルタイム情報は、基準ノードのサイクルタイムレジスタ
のコンテンツであってもよい。この場合、サイクルマス
タにおける自らのサイクルタイムの調整は、基準ノード
から受信した連続する２つのサイクルタイムレジスタの
コンテンツ間の差として求められる基準ノードのサイク
ルタイム情報における２つの送信時刻間の間隔を示す値
と、自らのサイクルタイムレジスタの連続する２つのサ
ンプリングされたコンテンツの差として求められる自ら
のサイクルタイマにおける２つのサンプリング時刻間の
間隔に誤差修正値を加えた値との平均誤差が０になるよ
うに調整することにより行ってもよい。もちろん、連続
する３以上の送信時刻を用いてもよいが、この場合、本
発明に基づくサイクル同期装置を実現するためのハード
ウェア設計におけるコストが高くなる。さらに、誤差修
正値は、先行する調整において用いられた値に対応する
ものとしてもよい。
【００１２】さらに、繰返し発生する時刻は、変化の小
さな一定の間隔を有していてもよい。
さな一定の間隔を有していてもよい。
【００１３】また、上述の課題を解決するために、自ら
のサイクルタイマのタイミング誤差を検出するクロック
オフセット推定手段と、クロックオフセット推定手段に
より検出されたタイミング誤差を受け取り、自らのサイ
クルタイマを調整してタイミング誤差を減少させるサイ
クル調整ループ手段とを備える。この同期装置は、クロ
ックオフセット推定手段とサイクル調整ループ手段との
間に配設され、タイミング誤差を示す信号をフィルタリ
ングするジッタ抑圧フィルタを備えていてもよい。
のサイクルタイマのタイミング誤差を検出するクロック
オフセット推定手段と、クロックオフセット推定手段に
より検出されたタイミング誤差を受け取り、自らのサイ
クルタイマを調整してタイミング誤差を減少させるサイ
クル調整ループ手段とを備える。この同期装置は、クロ
ックオフセット推定手段とサイクル調整ループ手段との
間に配設され、タイミング誤差を示す信号をフィルタリ
ングするジッタ抑圧フィルタを備えていてもよい。
【００１４】本発明は、特に、分散型のＩＥＥＥ１３９
４ネットワークに好適に適用することができる。ＩＥＥ
Ｅ１３９４ネットワークにおいては、サブネットワーク
とみなされる複数のＩＥＥＥ１３９４シリアルバスは、
例えば遅延量が大きい双方向接続線により相互接続され
ている。本発明によれば、ネットワーク内の基準ノード
のサイクルタイム情報の送信時刻に基づいて検出される
自らのサイクルタイマの誤差に基づいてサイクル同期を
とることができるため、サイクルマスタのフリーラン発
振器（free-running oscillators）によりサイクル同期
を実現でき、標準的なＩＥＥＥ１３９４インターフェイ
スを使用することができる。さらに、基準ノードは、サ
イクルマスタである必要はなく、すなわち基準ノードを
予め決定することができる。
４ネットワークに好適に適用することができる。ＩＥＥ
Ｅ１３９４ネットワークにおいては、サブネットワーク
とみなされる複数のＩＥＥＥ１３９４シリアルバスは、
例えば遅延量が大きい双方向接続線により相互接続され
ている。本発明によれば、ネットワーク内の基準ノード
のサイクルタイム情報の送信時刻に基づいて検出される
自らのサイクルタイマの誤差に基づいてサイクル同期を
とることができるため、サイクルマスタのフリーラン発
振器（free-running oscillators）によりサイクル同期
を実現でき、標準的なＩＥＥＥ１３９４インターフェイ
スを使用することができる。さらに、基準ノードは、サ
イクルマスタである必要はなく、すなわち基準ノードを
予め決定することができる。
【００１５】
【発明の実施の形態】以下、本発明に係る同期方法及び
同期装置について、図面を参照して詳細に説明する。な
お、以下の説明では、本発明を、ＩＥＥＥ１３９４規格
に準拠した実施例に基づいて説明するが、本発明は、こ
のような実施例に限定されるものではない。
同期装置について、図面を参照して詳細に説明する。な
お、以下の説明では、本発明を、ＩＥＥＥ１３９４規格
に準拠した実施例に基づいて説明するが、本発明は、こ
のような実施例に限定されるものではない。
【００１６】各ＩＥＥＥ１３９４ノードは、サイクルタ
イム情報（cycle time information）を保持している。
サイクルタイム情報の保持は、基本的にはレジスタによ
って行われ、このレジスタは、２４．５７６ＭＨｚ又は
この整数倍のフリーランクロック（free-running cloc
k）により局部的に（ローカルで）インクリメントされ
る。本発明においては、このサイクルタイム情報は、複
数のサブネットワークを相互に接続する媒体、例えば図
１に示す例では、遅延量が大きい双方向接続線２４を介
して、一定の間隔で伝送される。この方法は、基本的に
は、伝送サイクルが、反復時間（recurring time insta
nts）、好ましくは一定間隔で、例えば１０ミリ秒毎に
起こることを前提（assumption）としている。この伝送
サイクルの間隔の正確な値は、正確な値がサイクルタイ
ムレジスタにおける伝送されてきた２つのサンプル間の
差から再生することができるとともに、受信機における
対応するタイムスタンプが伝送されてきたサンプルが受
信された時点でサンプリングされるので、重要ではな
い。
イム情報（cycle time information）を保持している。
サイクルタイム情報の保持は、基本的にはレジスタによ
って行われ、このレジスタは、２４．５７６ＭＨｚ又は
この整数倍のフリーランクロック（free-running cloc
k）により局部的に（ローカルで）インクリメントされ
る。本発明においては、このサイクルタイム情報は、複
数のサブネットワークを相互に接続する媒体、例えば図
１に示す例では、遅延量が大きい双方向接続線２４を介
して、一定の間隔で伝送される。この方法は、基本的に
は、伝送サイクルが、反復時間（recurring time insta
nts）、好ましくは一定間隔で、例えば１０ミリ秒毎に
起こることを前提（assumption）としている。この伝送
サイクルの間隔の正確な値は、正確な値がサイクルタイ
ムレジスタにおける伝送されてきた２つのサンプル間の
差から再生することができるとともに、受信機における
対応するタイムスタンプが伝送されてきたサンプルが受
信された時点でサンプリングされるので、重要ではな
い。
【００１７】サイクルタイムの伝送及び受信のタイミン
グについて図２を用いて説明する。基準ノード（refere
nce node）として選択されたノードは、少なくとも他の
ノードのうちのサイクルマスタ（cycle master）となる
全てに時間情報を送信する。上述のように、基準ノード
は、必ずしも自らが接続されているＩＥＥＥ１３９４サ
ブネットワーク内のサイクルマスタである必要はない。
図２に示すように、基準ノードは、ローカルのサイクル
タイムレジスタを一定の間隔でサンプリングして、すな
わち第１の送信時刻ｔ０、第２の送信時刻ｔ３、第３の
送信時刻ｔ５において、サイクルタイムレジスタのそれ
ぞれの内容（コンテンツ（content））を送信する。さ
らに、図２に示す具体例では、実際の送信時刻である第
２の送信時刻ｔ３は、理想的な第２の送信時刻ｔ２から
時間差ｔｊｉｔｔｅｒ１だけずれている。サイクルタイ
ムレジスタの各コンテンツの送信の後、これらのコンテ
ンツは、第１の受信時刻ｔ１、第２の受信時刻ｔ４、第
３の受信時刻ｔ６において受信される。図２に示す具体
例では、送信の際と同様に、サイクルタイムレジスタの
コンテンツの実際の受信時刻である第２の受信時刻ｔ４
は、理想的な受信時刻からずれている。この理想的な受
信時刻と、遅延した実際の第２の受信時刻ｔ ４との差分
には、ｔｊｉｔｔｅｒ２のラベルを付している。さら
に、第１と第２の実際の送信時刻間の差をΔｔ２とし、
第２と第３の実際の送信時刻間の差をΔｔ２’とする。
また、第１と第２の実際の受信時刻間の差をΔｔ１と
し、第２と第３の受信時刻間の差をΔｔ１’とする。
グについて図２を用いて説明する。基準ノード（refere
nce node）として選択されたノードは、少なくとも他の
ノードのうちのサイクルマスタ（cycle master）となる
全てに時間情報を送信する。上述のように、基準ノード
は、必ずしも自らが接続されているＩＥＥＥ１３９４サ
ブネットワーク内のサイクルマスタである必要はない。
図２に示すように、基準ノードは、ローカルのサイクル
タイムレジスタを一定の間隔でサンプリングして、すな
わち第１の送信時刻ｔ０、第２の送信時刻ｔ３、第３の
送信時刻ｔ５において、サイクルタイムレジスタのそれ
ぞれの内容（コンテンツ（content））を送信する。さ
らに、図２に示す具体例では、実際の送信時刻である第
２の送信時刻ｔ３は、理想的な第２の送信時刻ｔ２から
時間差ｔｊｉｔｔｅｒ１だけずれている。サイクルタイ
ムレジスタの各コンテンツの送信の後、これらのコンテ
ンツは、第１の受信時刻ｔ１、第２の受信時刻ｔ４、第
３の受信時刻ｔ６において受信される。図２に示す具体
例では、送信の際と同様に、サイクルタイムレジスタの
コンテンツの実際の受信時刻である第２の受信時刻ｔ４
は、理想的な受信時刻からずれている。この理想的な受
信時刻と、遅延した実際の第２の受信時刻ｔ ４との差分
には、ｔｊｉｔｔｅｒ２のラベルを付している。さら
に、第１と第２の実際の送信時刻間の差をΔｔ２とし、
第２と第３の実際の送信時刻間の差をΔｔ２’とする。
また、第１と第２の実際の受信時刻間の差をΔｔ１と
し、第２と第３の受信時刻間の差をΔｔ１’とする。
【００１８】送信側及び受信側の両方で起こる重大なジ
ッタ（jitter）に対応するために、本発明では、サイク
ル長の調整範囲を±１クロックに制限する及び／又はジ
ッタ抑圧フィルタ（de-jitter filter）を使用する追加
的なフィルタリング処理（optional filtering）を実行
することができる。
ッタ（jitter）に対応するために、本発明では、サイク
ル長の調整範囲を±１クロックに制限する及び／又はジ
ッタ抑圧フィルタ（de-jitter filter）を使用する追加
的なフィルタリング処理（optional filtering）を実行
することができる。
【００１９】送信処理の後、受信側ノードは、遠隔（リ
モート）のサイクルタイム情報を受信した時刻におい
て、自らのローカルのサイクルタイマ（cycle timer）
をサンプリングする。標準的なＩＥＥＥ１３９４ノード
においては、１サイクルは、２４．５７６ＭＨｚの発振
器の３０７２クロック分の期間を有する。以下に示す本
発明の好適な実施例においては、サイクルを３０７１ク
ロック、３０７２クロック又は３０７３クロックに調整
することができるサイクルタイマを使用する。なお、１
クロックの期間を可変としてもよい。リモート及びロー
カルのサイクルタイムレジスタを用いて、１サイクル毎
のローカルクロック数を調整する。
モート）のサイクルタイム情報を受信した時刻におい
て、自らのローカルのサイクルタイマ（cycle timer）
をサンプリングする。標準的なＩＥＥＥ１３９４ノード
においては、１サイクルは、２４．５７６ＭＨｚの発振
器の３０７２クロック分の期間を有する。以下に示す本
発明の好適な実施例においては、サイクルを３０７１ク
ロック、３０７２クロック又は３０７３クロックに調整
することができるサイクルタイマを使用する。なお、１
クロックの期間を可変としてもよい。リモート及びロー
カルのサイクルタイムレジスタを用いて、１サイクル毎
のローカルクロック数を調整する。
【００２０】本発明の好適な実施例においては、同期を
とるために、図３に示すような特別な位相同期ループ
（phase locked loop）を用いる。
とるために、図３に示すような特別な位相同期ループ
（phase locked loop）を用いる。
【００２１】図３に示すサイクル同期（cycle synchron
ization）をとる位相同期ループ（以下、サイクル同期
装置ともいう。）は、クロックオフセット推定（clock
offset estimation）回路１を備える。クロックオフセ
ット推定回路１は、図３に示すように、ジッタ抑圧フィ
ルタ（de-jitter filter）４を介して、サイクル調整ル
ープ（cycle adjustment loop）回路２に供給されるク
ロックのタイミング誤差（timing errore in clock）を
検出する。一方、サイクル調整ループ回路２は、新たな
サイクル期間を決定し、このサイクル期間をクロックオ
フセット推定回路１に戻す。
ization）をとる位相同期ループ（以下、サイクル同期
装置ともいう。）は、クロックオフセット推定（clock
offset estimation）回路１を備える。クロックオフセ
ット推定回路１は、図３に示すように、ジッタ抑圧フィ
ルタ（de-jitter filter）４を介して、サイクル調整ル
ープ（cycle adjustment loop）回路２に供給されるク
ロックのタイミング誤差（timing errore in clock）を
検出する。一方、サイクル調整ループ回路２は、新たな
サイクル期間を決定し、このサイクル期間をクロックオ
フセット推定回路１に戻す。
【００２２】具体的には、クロックオフセット推定回路
１には、リモートの時間情報が供給され、このリモート
の時間情報は、第１の加算器９に被減数として直接供給
されるとともに、第１の遅延器１１を介して、第１の加
算器に減数として供給される。第１の遅延器１１は、リ
モートの時間情報の先行するサンプルを保持し、すなわ
ち１サンプル分の記憶容量を有するＦＩＦＯとして動作
する。これにより、第１の加算器９は、リモートの時間
差（remote time delata）、すなわち基準ノードのタイ
ムレジスタの２つのサンプル間の時間差を出力する。こ
のリモートの時間差は、第２の加算器５に被減数として
供給される。
１には、リモートの時間情報が供給され、このリモート
の時間情報は、第１の加算器９に被減数として直接供給
されるとともに、第１の遅延器１１を介して、第１の加
算器に減数として供給される。第１の遅延器１１は、リ
モートの時間情報の先行するサンプルを保持し、すなわ
ち１サンプル分の記憶容量を有するＦＩＦＯとして動作
する。これにより、第１の加算器９は、リモートの時間
差（remote time delata）、すなわち基準ノードのタイ
ムレジスタの２つのサンプル間の時間差を出力する。こ
のリモートの時間差は、第２の加算器５に被減数として
供給される。
【００２３】また、クロックオフセット推定回路１は、
サイクルマスタであるローカルサイクルタイマ３を備え
る。このローカルサイクルタイマ３から出力されるロー
カルの時間情報は、第３の加算器１０に被減数として直
接供給されるとともに、第２の遅延器１２を介して、第
３の加算器１０に減数として供給される。第２の遅延器
１２は、第１の遅延器１１と同じ遅延量Ｔを有する。こ
れにより、第３の加算器１０は、第１の加算器９から出
力されるリモートの時間差に時間的に対応するローカル
の時間差を出力する。このローカルの時間差は、減数と
して第２の加算器５に供給され、第２の加算器５は、ク
ロックのタイミング誤差を示す信号をジッタ抑圧フィル
タ４に供給する。ジッタ抑圧フィルタ４は、クロックの
タイミング誤差をフィルタリングして、サイクル調整ル
ープ回路２に供給する。
サイクルマスタであるローカルサイクルタイマ３を備え
る。このローカルサイクルタイマ３から出力されるロー
カルの時間情報は、第３の加算器１０に被減数として直
接供給されるとともに、第２の遅延器１２を介して、第
３の加算器１０に減数として供給される。第２の遅延器
１２は、第１の遅延器１１と同じ遅延量Ｔを有する。こ
れにより、第３の加算器１０は、第１の加算器９から出
力されるリモートの時間差に時間的に対応するローカル
の時間差を出力する。このローカルの時間差は、減数と
して第２の加算器５に供給され、第２の加算器５は、ク
ロックのタイミング誤差を示す信号をジッタ抑圧フィル
タ４に供給する。ジッタ抑圧フィルタ４は、クロックの
タイミング誤差をフィルタリングして、サイクル調整ル
ープ回路２に供給する。
【００２４】また、第３の加算器１０から出力されたロ
ーカルの時間差は、コントローラ７に供給され、コント
ローラ７は、この期間のクロックにおけるサイクル期間
から理想的なサイクル期間を減算し、これにより得られ
た差に、先行するサンプル時刻からこのサンプル時刻ま
でのクロック数をこの期間におけるクロックのサイクル
期間で割った商を乗算する演算処理に基づき、クロック
のスキップ数又は挿入数を決定する。
ーカルの時間差は、コントローラ７に供給され、コント
ローラ７は、この期間のクロックにおけるサイクル期間
から理想的なサイクル期間を減算し、これにより得られ
た差に、先行するサンプル時刻からこのサンプル時刻ま
でのクロック数をこの期間におけるクロックのサイクル
期間で割った商を乗算する演算処理に基づき、クロック
のスキップ数又は挿入数を決定する。
【００２５】サイクル調整ループ回路２は、第４の加算
器８を備え、第４の加算器８は、ジッタ抑圧フィルタ４
からクロックのタイミング誤差が第１の被加数として供
給され、コントローラ７からクロックのスキップ数又は
挿入数が第２の被加数として供給され、これらの和を算
出する。第４の加算器８は、算出した和を積分器１３に
供給し、積分器１３は、第４の加算器８から供給される
和を積分して、その結果を量子化器６に供給する。量子
化器６は、クロックオフセット推定回路１内のサイクル
タイマ３の次のサイクルを３０７１クロックとするか、
３０７２クロックとするか、３０７３クロックとするか
を決定する。積分器１３における積分の結果が−８０よ
り小さい（＜−８０）場合は次のサイクルを３０７１と
し、積分の結果が８０より大きい（＞８０）場合は次の
サイクルを３０７３クロックとし、積分の結果が−８０
以上（≧−８０）、８０以下（≦８０）の場合は次のサ
イクルを３０７２クロックとする。この比較により、サ
イクル調整ループ回路２にヒステリシスが生じ、この結
果、連続サイクルにおいては、通常、１クロックの差し
か存在せず、すなわち連続するサイクルにおいて、３０
７１クロックから３０７３クロックに移行することはな
く、３０７２クロックと３０７３クロック間又は３０７
１クロックと３０７２クロック間の移行しか存在しな
い。したがって、１０ミリ秒に等しい８０サイクル以外
の値を用いてもよい。量子化器６から出力されるクロッ
ク数は、第１の遅延器１１と同じ遅延量Ｔを有する第３
の遅延器１４に供給される。遅延器１４から出力される
サイクル期間は、コントローラ７に供給され、コントロ
ーラ７は、サイクルタイマ１３におけるクロックのスキ
ップ数又は挿入数を決定する。
器８を備え、第４の加算器８は、ジッタ抑圧フィルタ４
からクロックのタイミング誤差が第１の被加数として供
給され、コントローラ７からクロックのスキップ数又は
挿入数が第２の被加数として供給され、これらの和を算
出する。第４の加算器８は、算出した和を積分器１３に
供給し、積分器１３は、第４の加算器８から供給される
和を積分して、その結果を量子化器６に供給する。量子
化器６は、クロックオフセット推定回路１内のサイクル
タイマ３の次のサイクルを３０７１クロックとするか、
３０７２クロックとするか、３０７３クロックとするか
を決定する。積分器１３における積分の結果が−８０よ
り小さい（＜−８０）場合は次のサイクルを３０７１と
し、積分の結果が８０より大きい（＞８０）場合は次の
サイクルを３０７３クロックとし、積分の結果が−８０
以上（≧−８０）、８０以下（≦８０）の場合は次のサ
イクルを３０７２クロックとする。この比較により、サ
イクル調整ループ回路２にヒステリシスが生じ、この結
果、連続サイクルにおいては、通常、１クロックの差し
か存在せず、すなわち連続するサイクルにおいて、３０
７１クロックから３０７３クロックに移行することはな
く、３０７２クロックと３０７３クロック間又は３０７
１クロックと３０７２クロック間の移行しか存在しな
い。したがって、１０ミリ秒に等しい８０サイクル以外
の値を用いてもよい。量子化器６から出力されるクロッ
ク数は、第１の遅延器１１と同じ遅延量Ｔを有する第３
の遅延器１４に供給される。遅延器１４から出力される
サイクル期間は、コントローラ７に供給され、コントロ
ーラ７は、サイクルタイマ１３におけるクロックのスキ
ップ数又は挿入数を決定する。
【００２６】上述のように、遅延器１１，１２，１４に
おける遅延量Ｔは、固定されておらず、送信されてくる
リモートの時間情報に依存して決定される。さらに、こ
れら遅延器１１，１２，１４の遅延量Ｔは、固定され
た、すなわち所定の遅延時間ではないが、遅延器１１，
１２，１４におけるサンプル及びホールド処理は、同時
に実行される。
おける遅延量Ｔは、固定されておらず、送信されてくる
リモートの時間情報に依存して決定される。さらに、こ
れら遅延器１１，１２，１４の遅延量Ｔは、固定され
た、すなわち所定の遅延時間ではないが、遅延器１１，
１２，１４におけるサンプル及びホールド処理は、同時
に実行される。
【００２７】本発明を適用した図３に示すサイクル同期
をとる位相同期ループは、リモートクロックにより測定
されるリモートの時間間隔と、ローカルクロックにより
測定されるローカルの時間間隔に誤差修正値を加えた値
との平均誤差が０になるような調整処理を行う。
をとる位相同期ループは、リモートクロックにより測定
されるリモートの時間間隔と、ローカルクロックにより
測定されるローカルの時間間隔に誤差修正値を加えた値
との平均誤差が０になるような調整処理を行う。
【００２８】ジッタ又は外乱（disturbances）がなけれ
ば、基準ノードとサイクル同期装置間の伝送パスにおけ
る遅延は一定であるので、本発明に基づく方法では、ロ
ーカル及びリモートの測定値（measurement）に時間間
隔を正確に使用する。また、それぞれの測定に使用され
る各発振器の発振周波数は若干異なり、すなわちＩＥＥ
Ｅ１３９４規格においては、±１００ｐｐｍの誤差が許
容されているため、これらローカル及びリモートの時間
間隔の測定により、正確に同じクロック数が得られな
い。本発明に基づくサイクル同期は、各時間間隔におい
て経過したサイクル数ｎ＿ｃｙｃｌｅｓを抽出し、現在
のサイクル期間に応じて、修正クロック数を＋ｎ＿ｃｙ
ｃｌｅｓ、０、−ｎ＿ｃｙｃｌｅｓのいずれかに設定す
る。上述した、３０７２クロック毎の修正値−１、０、
＋１は、±３２５ｐｐｍ（＝±１６６／３０７２）の調
整範囲に等しい。さらに、これより大きな修正値を用い
てもよいが、これによりローカルのジッタが大きくなる
ため、修正値を必要以上に大きくすることは好ましくな
い。以上のようにして、リモート及びローカルのサイク
ル数が等しくされる。
ば、基準ノードとサイクル同期装置間の伝送パスにおけ
る遅延は一定であるので、本発明に基づく方法では、ロ
ーカル及びリモートの測定値（measurement）に時間間
隔を正確に使用する。また、それぞれの測定に使用され
る各発振器の発振周波数は若干異なり、すなわちＩＥＥ
Ｅ１３９４規格においては、±１００ｐｐｍの誤差が許
容されているため、これらローカル及びリモートの時間
間隔の測定により、正確に同じクロック数が得られな
い。本発明に基づくサイクル同期は、各時間間隔におい
て経過したサイクル数ｎ＿ｃｙｃｌｅｓを抽出し、現在
のサイクル期間に応じて、修正クロック数を＋ｎ＿ｃｙ
ｃｌｅｓ、０、−ｎ＿ｃｙｃｌｅｓのいずれかに設定す
る。上述した、３０７２クロック毎の修正値−１、０、
＋１は、±３２５ｐｐｍ（＝±１６６／３０７２）の調
整範囲に等しい。さらに、これより大きな修正値を用い
てもよいが、これによりローカルのジッタが大きくなる
ため、修正値を必要以上に大きくすることは好ましくな
い。以上のようにして、リモート及びローカルのサイク
ル数が等しくされる。
【００２９】図３に示すように、サイクル調整ループ回
路２の前段には、ジッタ抑圧フィルタ４を挿入するよう
にしてもよい。ジッタ抑圧フィルタ４としては、ローパ
スフィルタが好ましいが、他の種類のフィルタ、例えば
連続平均又は時間適応的ローパスフィルタ（running me
an or time-adaptive lowpass）を使用してもよい。サ
イクル調整ループ回路２から独立したローパスフィルタ
の時定数を高い適切な値に選択することにより、ジッタ
を除去することができる。
路２の前段には、ジッタ抑圧フィルタ４を挿入するよう
にしてもよい。ジッタ抑圧フィルタ４としては、ローパ
スフィルタが好ましいが、他の種類のフィルタ、例えば
連続平均又は時間適応的ローパスフィルタ（running me
an or time-adaptive lowpass）を使用してもよい。サ
イクル調整ループ回路２から独立したローパスフィルタ
の時定数を高い適切な値に選択することにより、ジッタ
を除去することができる。
【００３０】ＩＥＥＥ１３９４シリアルバスは、自己構
成バス（self-configuring bus）であり、ネットワーク
の基準ノードは、各ネットワークの再構成処理、例えば
ノードの追加又は削除の後、自動的に決定される必要が
ある。
成バス（self-configuring bus）であり、ネットワーク
の基準ノードは、各ネットワークの再構成処理、例えば
ノードの追加又は削除の後、自動的に決定される必要が
ある。
【００３１】したがって、本発明においては、発振器で
はなく、１サイクル内のクロック数が調整される。この
ため、電圧制御発振器ではなく、フリーラン発振器（fr
ee-running oscillator）を使用することができる。こ
のような特徴により、本発明に基づくサイクル同期装置
（又は位相同期ループ）は、単一の半導体チップに組み
込むことができる。さらに、本発明は、上述のように、
異なるサブネットワーク間の接続チャンネル、すなわち
ＩＥＥＥ１３９４シリアルバスから独立してサイクル同
期をとる。さらに、このサイクル同期は、本発明に基づ
くサイクル同期装置をサブネットワークの各サイクルマ
スタに設けるだけの僅かな変更により実現できる。さら
に、サブネットワークの１つが同期の基準として機能す
るので、接続ネットワークはマスタクロックを必要とし
ない。
はなく、１サイクル内のクロック数が調整される。この
ため、電圧制御発振器ではなく、フリーラン発振器（fr
ee-running oscillator）を使用することができる。こ
のような特徴により、本発明に基づくサイクル同期装置
（又は位相同期ループ）は、単一の半導体チップに組み
込むことができる。さらに、本発明は、上述のように、
異なるサブネットワーク間の接続チャンネル、すなわち
ＩＥＥＥ１３９４シリアルバスから独立してサイクル同
期をとる。さらに、このサイクル同期は、本発明に基づ
くサイクル同期装置をサブネットワークの各サイクルマ
スタに設けるだけの僅かな変更により実現できる。さら
に、サブネットワークの１つが同期の基準として機能す
るので、接続ネットワークはマスタクロックを必要とし
ない。
【００３２】
【発明の効果】以上のように、本発明に係る同期方法
は、複数のサブネットワークのうちの１つのサブネット
ワークに接続された基準ノードから他の全てのサブネッ
トワークのサイクルマスタに各サイクルタイム情報を繰
返し発生する時刻において送信し、他の全てのサブネッ
トワークのサイクルマスタにおいて、それぞのれサイク
ルタイムをサイクルタイム情報に基づいて調整する。こ
れにより、相互接続されたサブネットワーク間におい
て、サイクル同期をとることができる。
は、複数のサブネットワークのうちの１つのサブネット
ワークに接続された基準ノードから他の全てのサブネッ
トワークのサイクルマスタに各サイクルタイム情報を繰
返し発生する時刻において送信し、他の全てのサブネッ
トワークのサイクルマスタにおいて、それぞのれサイク
ルタイムをサイクルタイム情報に基づいて調整する。こ
れにより、相互接続されたサブネットワーク間におい
て、サイクル同期をとることができる。
【００３３】また、本発明に係る同期装置は、自らのサ
イクルタイマのタイミング誤差を検出するクロックオフ
セット推定手段と、クロックオフセット推定手段により
検出されたタイミング誤差を受け取り、自らのサイクル
タイマを調整してタイミング誤差を減少させるサイクル
調整ループ手段とを備える。これにより、相互接続され
たサブネットワーク間において、サイクル同期をとるこ
とができる。
イクルタイマのタイミング誤差を検出するクロックオフ
セット推定手段と、クロックオフセット推定手段により
検出されたタイミング誤差を受け取り、自らのサイクル
タイマを調整してタイミング誤差を減少させるサイクル
調整ループ手段とを備える。これにより、相互接続され
たサブネットワーク間において、サイクル同期をとるこ
とができる。
【図１】遅延量が大きいＩＥＥＥ１３９４ネットワーク
の概略を示す図である。
の概略を示す図である。
【図２】本発明に基づく同期方法の具体例を説明するタ
イミングチャートを示す図である。
イミングチャートを示す図である。
【図３】本発明に基づいてサイクル同期をとるサイクル
同期装置（位相同期ループ）の構成を示すブロック図で
ある。
同期装置（位相同期ループ）の構成を示すブロック図で
ある。
１ クロックオフセット推定回路、２ サイクル調整ル
ープ回路、３ サイクルタイマ、４ ジッタ抑圧フィル
タ、５ 第２の加算器、６ 量子化器、７ コントロー
ラ、８ 第４の加算器、９ 第１の加算器、１０ 第３
の加算器、１１第１の遅延器、１２ 第２の遅延器、１
３ 積分器、１４ 第３の遅延器
ープ回路、３ サイクルタイマ、４ ジッタ抑圧フィル
タ、５ 第２の加算器、６ 量子化器、７ コントロー
ラ、８ 第４の加算器、９ 第１の加算器、１０ 第３
の加算器、１１第１の遅延器、１２ 第２の遅延器、１
３ 積分器、１４ 第３の遅延器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュパリンク、ゲルト ドイツ連邦共和国 70327 シュトゥット ゥガルト ヘデルフィンガー シュトラー セ 61 ソニー インターナショナル （ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング アドバ ンスド テクノロジー センター シュト ゥットゥガルト内 Ｆターム(参考） 5K033 AA09 BA01 CA11 CB01 CB08 CB15 DA05 DB19 EA06 EC01 5K047 AA18 BB12 GG01 GG06 JJ01 MM35 MM36
Claims (13)
- 【請求項１】 相互接続されたサブネットワーク間でサ
イクル同期をとる同期方法において、 複数のサブネットワークのうちの１つのサブネットワー
クに接続された基準ノードから他の全てのサブネットワ
ークのサイクルマスタに各サイクルタイム情報を繰返し
発生する時刻において送信するステップと、 上記他の全てのサブネットワークのサイクルマスタにお
いて、それぞのれサイクルタイムを上記サイクルタイム
情報に基づいて調整するステップとを有する同期方法。 - 【請求項２】 上記サイクルマスタにおいてサイクルタ
イムを調整するステップは、 自らのクロックにより、基準ノードからのサイクルタイ
ム情報の２つの受信時刻間の第１の時間的間隔（Δ
ｔ１，Δｔ１’）を検出するステップと、 受信したサイクルタイム情報に基づいて、基準ノードか
らのサイクルタイム情報の対応する２つの送信時刻間の
第２の時間的間隔（Δｔ２，Δｔ２’）を検出するステ
ップと、 上記第１の時間的間隔（Δｔ１，Δｔ１’）及び第２の
時間的間隔（Δｔ２，Δｔ２’）を比較するステップ
と、 上記比較の結果に基づき、自らのサイクル長を調整する
ステップとを有することを特徴とする請求項１記載の同
期方法。 - 【請求項３】 上記第１の時間的間隔（Δｔ１，Δ
ｔ１’）及び第２の時間的間隔（Δｔ２，Δｔ２’）の
比較は、先に行った自らのサイクル長の調整を考慮して
行われることを特徴とする請求項２記載の同期方法。 - 【請求項４】 上記サイクルマスタにおける自らのサ
イクル長の調整は、順次実行されることを特徴とする請
求項２又は３記載の同期方法。 - 【請求項５】 上記サイクルマスタにおける自らのサイ
クル長の調整は、１サイクル内のローカルクロック数を
調整することにより実行されることを特徴とする請求項
２乃至４いずれか１項記載の同期方法。 - 【請求項６】 上記サイクルマスタにおける自らのサイ
クル長の調整は、 上記第１の時間的間隔（Δｔ１，Δｔ１’）及び第２の
時間的間隔（Δｔ２，Δｔ２’）が等しい場合には、上
記ローカルクロック数を理想的な１サイクルのクロック
数に設定し、 上記第１の時間的間隔（Δｔ１，Δｔ１’）が上記第２
の時間的間隔（Δｔ２，Δｔ２’）より小さい場合に
は、上記ローカルクロック数を理想的な１サイクルのク
ロック数より小さい値に設定し、 上記第１の時間的間隔（Δｔ１，Δｔ１’）が上記第２
の時間的間隔（Δｔ２，Δｔ２’）より大きい場合に
は、上記ローカルクロック数を理想的な１サイクルのク
ロック数より大きい値に設定することを特徴とする請求
項５記載の同期方法。 - 【請求項７】 上記サイクルマスタにおける自らのサイ
クル長の調整を行うステップ幅は、上記第１の時間的間
隔（Δｔ１，Δｔ１’）及び第２の時間的間隔（Δ
ｔ２，Δｔ２’）の差に基づいて設定されることを特徴
とする請求項６記載の同期方法。 - 【請求項８】 上記基準ノードから送信されるサイクル
タイム情報は、該基準ノードのサイクルタイムレジスタ
のコンテンツであることを特徴とする請求項１乃至７い
ずれか１項記載の同期方法。 - 【請求項９】 上記サイクルマスタにおける自らのサイ
クルタイムの調整は、上記基準ノードから受信した連続
する２つのサイクルタイムレジスタのコンテンツ間の差
として求められる該基準ノードのサイクルタイム情報に
おける２つの送信時刻間の間隔を示す値と、自らのサイ
クルタイムレジスタの連続する２つのサンプリングされ
たコンテンツの差として求められる自らのサイクルタイ
マにおける２つのサンプリング時刻間の間隔に誤差修正
値を加えた値との平均誤差が０になるように調整するこ
とにより行われることを特徴とする請求項８記載の同期
方法。 - 【請求項１０】 上記誤差修正値は、先行する調整にお
いて用いられた値に対応することを特徴とする請求項９
記載の同期方法。 - 【請求項１１】 上記繰返し発生する時刻は、変化の小
さな一定の間隔を有することを特徴とする請求項１乃至
１０いずれか１項記載の同期方法。 - 【請求項１２】 自らのサイクルタイマのタイミング誤
差を検出するクロックオフセット推定手段と、 上記クロックオフセット推定手段により検出されたタイ
ミング誤差を受け取り、自らのサイクルタイマを調整し
て該タイミング誤差を減少させるサイクル調整ループ手
段とを備える同期装置。 - 【請求項１３】 上記クロックオフセット推定手段とサ
イクル調整ループ手段との間に配設され、上記タイミン
グ誤差を示す信号をフィルタリングするジッタ抑圧フィ
ルタを備えることを特徴とする請求項１２記載の同期装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00122026.8 | 2000-10-10 | ||
| EP00122026A EP1198085B1 (en) | 2000-10-10 | 2000-10-10 | Cycle synchronization between interconnected sub-networks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185489A true JP2002185489A (ja) | 2002-06-28 |
| JP3977044B2 JP3977044B2 (ja) | 2007-09-19 |
Family
ID=8170052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001313197A Expired - Fee Related JP3977044B2 (ja) | 2000-10-10 | 2001-10-10 | 同期方法及び同期装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7184449B2 (ja) |
| EP (1) | EP1198085B1 (ja) |
| JP (1) | JP3977044B2 (ja) |
| KR (1) | KR20020028802A (ja) |
| CN (1) | CN1193548C (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1133108A1 (en) * | 2000-03-07 | 2001-09-12 | Sony International (Europe) GmbH | Interface link layer device for long delay connections |
| EP1198085B1 (en) * | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
| JP4097891B2 (ja) * | 2000-11-27 | 2008-06-11 | 三菱電機株式会社 | Ｉｅｅｅ１３９４を用いた同期システム |
| DE50200632D1 (de) * | 2001-03-15 | 2004-08-19 | Bosch Gmbh Robert | Verfahren und vorrichtung zur synchronisation der zykluszeit von mehreren ttcan-bussen sowie entsprechendes bussystem |
| EP1307005A1 (en) * | 2001-10-25 | 2003-05-02 | Sony International (Europe) GmbH | Programmable interface link layer device |
| KR100780155B1 (ko) * | 2001-12-20 | 2007-11-27 | 엘지노텔 주식회사 | 제어국과 기지국간 전달 채널에 대한 동기 유지 방법 |
| US7263349B2 (en) * | 2002-03-12 | 2007-08-28 | Qualcomm Incorporated | Velocity responsive time tracking |
| DE10254405B3 (de) * | 2002-11-21 | 2004-06-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Empfänger und Verfahren zum Betreiben eines Empfängers |
| EP1455472A1 (en) * | 2003-03-07 | 2004-09-08 | STMicroelectronics Limited | Timing control for packet streams |
| EP1639601B1 (en) * | 2003-03-28 | 2010-12-29 | Thomson Licensing | Asynchronous jitter reduction technique |
| CN100559765C (zh) * | 2003-04-09 | 2009-11-11 | 皇家飞利浦电子股份有限公司 | 连接通信网的子网的方法和桥接终端以及所述通信网 |
| DE10327548B4 (de) * | 2003-06-18 | 2014-05-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Austausch von Daten über ein Bussystem |
| GB2404121A (en) | 2003-07-18 | 2005-01-19 | Motorola Inc | Inter-network synchronisation |
| US7505450B2 (en) * | 2005-03-23 | 2009-03-17 | Cisco Technology, Inc. | Configuration of failure and acquire timeouts to facilitate recovery from failures in hierarchical mesh networks |
| KR101197280B1 (ko) | 2005-07-15 | 2012-11-05 | 삼성전자주식회사 | 타임 스탬프를 이용한 타임 동기 방법 및 장치 |
| WO2007011130A1 (en) * | 2005-07-15 | 2007-01-25 | Samsung Electronics Co., Ltd. | Time synchronizing method and apparatus based on time stamp |
| US7475272B2 (en) * | 2005-09-09 | 2009-01-06 | International Business Machines Corporation | Method for calculating clock offset and skew |
| JP4784333B2 (ja) * | 2006-02-22 | 2011-10-05 | 横河電機株式会社 | 時刻同期異常検出装置および時刻同期異常検出方法 |
| US20070254593A1 (en) * | 2006-04-28 | 2007-11-01 | Medtronic Minimed, Inc. | Wireless data communication for a medical device network that supports a plurality of data communication modes |
| US7942844B2 (en) * | 2006-04-28 | 2011-05-17 | Medtronic Minimed, Inc. | Remote monitoring for networked fluid infusion systems |
| US20070253380A1 (en) * | 2006-04-28 | 2007-11-01 | James Jollota | Data translation device with nonvolatile memory for a networked medical device system |
| US20070255126A1 (en) * | 2006-04-28 | 2007-11-01 | Moberg Sheldon B | Data communication in networked fluid infusion systems |
| US20070258395A1 (en) * | 2006-04-28 | 2007-11-08 | Medtronic Minimed, Inc. | Wireless data communication protocols for a medical device network |
| US20070253021A1 (en) * | 2006-04-28 | 2007-11-01 | Medtronic Minimed, Inc. | Identification of devices in a medical device network and wireless data communication techniques utilizing device identifiers |
| US8073008B2 (en) * | 2006-04-28 | 2011-12-06 | Medtronic Minimed, Inc. | Subnetwork synchronization and variable transmit synchronization techniques for a wireless medical device network |
| US7680154B2 (en) * | 2007-12-31 | 2010-03-16 | Intel Corporation | Methods and apparatus for synchronizing networked audio devices |
| FR2926937A1 (fr) * | 2008-01-24 | 2009-07-31 | Canon Kk | Procedes de synchronisation d'horloges applicatives dans un reseau de communication synchrone, dispositifs d'emission et de reception, produit programme d'ordinateur et moyen de stockage correspondants. |
| US8606901B2 (en) * | 2008-01-30 | 2013-12-10 | At&T Intellectual Property I, L. P. | Facilitating deployment of new application services in a next generation network |
| US8073976B2 (en) * | 2008-03-27 | 2011-12-06 | Microsoft Corporation | Synchronizing clocks in an asynchronous distributed system |
| US9372744B2 (en) * | 2011-11-15 | 2016-06-21 | Anywire Corporation | Method for detecting failure and slave station for use in same |
| CN103138863A (zh) * | 2011-12-01 | 2013-06-05 | 中兴通讯股份有限公司 | 时间同步方法及装置 |
| JP5802727B2 (ja) * | 2013-11-11 | 2015-10-28 | 東芝テリー株式会社 | 同期式カメラ |
| DE102016104767B4 (de) * | 2016-03-15 | 2017-10-12 | Pilz Gmbh & Co. Kg | Vorrichtung und Verfahren zum Steuern einer automatisierten Anlage |
| EP3863199A1 (en) * | 2020-02-07 | 2021-08-11 | Renesas Electronics Corporation | Time synchronisation |
| CN116032997A (zh) * | 2022-12-29 | 2023-04-28 | 南京先进计算产业发展有限公司 | 一种高性能计算环境中的两个子网之间的互连方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2271251B (en) * | 1992-10-01 | 1996-08-14 | Digital Equipment Int | Timer synchronisation system |
| US5566180A (en) | 1994-12-21 | 1996-10-15 | Hewlett-Packard Company | Method for recognizing events and synchronizing clocks |
| US5608731A (en) | 1995-03-31 | 1997-03-04 | Transwitch Corporation | Closed loop clock recovery for synchronous residual time stamp |
| US5907685A (en) * | 1995-08-04 | 1999-05-25 | Microsoft Corporation | System and method for synchronizing clocks in distributed computer nodes |
| US6032261A (en) | 1997-12-30 | 2000-02-29 | Philips Electronics North America Corp. | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof |
| US6128318A (en) | 1998-01-23 | 2000-10-03 | Philips Electronics North America Corporation | Method for synchronizing a cycle master node to a cycle slave node using synchronization information from an external network or sub-network which is supplied to the cycle slave node |
| JP3397124B2 (ja) * | 1998-03-12 | 2003-04-14 | ソニー株式会社 | 同期方法及びブリッジ |
| EP1076850A2 (en) | 1998-05-11 | 2001-02-21 | Digital Harmony Technologies, L.L.C. | Method and system for distributing processing instructions with adata to be processed |
| JP4267092B2 (ja) * | 1998-07-07 | 2009-05-27 | 富士通株式会社 | 時刻同期方法 |
| JP2000032030A (ja) | 1998-07-14 | 2000-01-28 | Sony Corp | バスネットワークの同期通信設定方法およびそれを利用するバスネットワーク、並びに情報提供媒体 |
| JP2000165364A (ja) | 1998-11-30 | 2000-06-16 | Sony Corp | 無線ネットワークおよびその複数バス間の時間同期確立方法 |
| US6542754B1 (en) * | 1999-05-12 | 2003-04-01 | Cisco Systems, Inc. | Synchronizing clock signals in wireless networks |
| US6967936B1 (en) * | 2000-02-11 | 2005-11-22 | Lucent Technologies Inc. | Uplink timing synchronization and access control for a multi-access wireless communication system |
| EP1133108A1 (en) | 2000-03-07 | 2001-09-12 | Sony International (Europe) GmbH | Interface link layer device for long delay connections |
| EP1198085B1 (en) * | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
| EP1307005A1 (en) | 2001-10-25 | 2003-05-02 | Sony International (Europe) GmbH | Programmable interface link layer device |
-
2000
- 2000-10-10 EP EP00122026A patent/EP1198085B1/en not_active Expired - Lifetime
-
2001
- 2001-10-05 US US09/972,208 patent/US7184449B2/en not_active Expired - Fee Related
- 2001-10-08 KR KR1020010061888A patent/KR20020028802A/ko not_active Application Discontinuation
- 2001-10-10 JP JP2001313197A patent/JP3977044B2/ja not_active Expired - Fee Related
- 2001-10-10 CN CNB011354070A patent/CN1193548C/zh not_active Expired - Fee Related
-
2006
- 2006-12-13 US US11/610,320 patent/US7720110B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020041607A1 (en) | 2002-04-11 |
| CN1347231A (zh) | 2002-05-01 |
| US20070116062A1 (en) | 2007-05-24 |
| US7720110B2 (en) | 2010-05-18 |
| JP3977044B2 (ja) | 2007-09-19 |
| CN1193548C (zh) | 2005-03-16 |
| KR20020028802A (ko) | 2002-04-17 |
| EP1198085B1 (en) | 2011-06-08 |
| US7184449B2 (en) | 2007-02-27 |
| EP1198085A1 (en) | 2002-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3977044B2 (ja) | 同期方法及び同期装置 | |
| JP6581240B2 (ja) | ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 | |
| JP5350787B2 (ja) | タイムスタンプを用いたタイム同期方法及び装置 | |
| Lee et al. | Globally synchronized time via datacenter networks | |
| KR100614424B1 (ko) | 네트워크 노드 동기 방법 | |
| US8428045B2 (en) | Media clock recovery | |
| US8014423B2 (en) | Reference time distribution over a network | |
| Jasperneite et al. | Enhancements to the time synchronization standard IEEE-1588 for a system of cascaded bridges | |
| JP3698074B2 (ja) | ネットワーク同期方法、ｌｓｉ、バスブリッジ、ネットワーク機器、およびプログラム | |
| EP1294116A2 (en) | Technique for synchronizing clocks in a network | |
| WO2004075447A1 (en) | Alignment of clock domains in packet networks | |
| WO2011131556A1 (en) | Update of a cumulative residence time of a packet in a packet-switched communication network | |
| WO2008044193A2 (en) | Method and system for time synchronization in a sensor network | |
| EP3044891A1 (en) | Method and devices for frequency distribution | |
| US6757304B1 (en) | Method and apparatus for data communication and storage wherein a IEEE1394/firewire clock is synchronized to an ATM network clock | |
| US7203858B2 (en) | Program clock synchronization in multimedia networks | |
| KR20000076918A (ko) | 무선 네트워크 | |
| JP2594484B2 (ja) | ディジタル信号受信装置及び方法 | |
| US9442511B2 (en) | Method and a device for maintaining a synchronized local timer using a periodic signal | |
| KR20100048124A (ko) | 근거리 통신망에서의 시간 동기화 방법 | |
| JP4214089B2 (ja) | 時間変調を用いたパケットネットワークにおける時間の測定とアラインメントの分解能を改善する方法 | |
| JP2018125768A (ja) | データ伝送装置及びプログラム | |
| JP4015381B2 (ja) | Ｌａｎコントローラおよびｌａｎコントローラを備えた伝送装置 | |
| JP2004320656A (ja) | 周波数同期システム及び時刻同期システム及び、周波数同期方法及び時刻同期方法及びマスタ局及びスレーブ局 | |
| JPH0537501A (ja) | 受信信号同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |