CN1193548C - 互连子网间的周期同步 - Google Patents
互连子网间的周期同步 Download PDFInfo
- Publication number
- CN1193548C CN1193548C CNB011354070A CN01135407A CN1193548C CN 1193548 C CN1193548 C CN 1193548C CN B011354070 A CNB011354070 A CN B011354070A CN 01135407 A CN01135407 A CN 01135407A CN 1193548 C CN1193548 C CN 1193548C
- Authority
- CN
- China
- Prior art keywords
- cycle
- time
- self
- main controller
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
- H04J3/0655—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP] using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40078—Bus configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
- H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
一种执行几个互连子网间的周期同步的方法,包括步骤:一个连接到子网之一的参考节点在重复时刻向所有其它子网的周期主控器发送各个周期时间信息,而且所有其它子网的周期主控器相应调整它们的周期时间。因此,一种周期同步器包括一个确定自身周期定时器(3)的定时误差的时钟偏移估算装置(1),和一个接收由所述时钟偏移估算装置(1)确定的定时误差的周期调整环路(2),用以调整自身的周期定时器(3)而减少它的定时误差。
Description
技术领域
本发明涉及一种执行互连子网间周期同步的方法,和一种适于执行所述方法的周期同步器。
背景技术
已知用例如长延迟双向连接互连子网以将一个网络扩展到更广区域。具体而言,此技术用于互连几个IEEE 1394串行总线以扩展一个例如通过整幢房子的IEEE 1394网络。这样一个连接的基本拓扑表示在图1中。第一接口20是可能包括多个IEEE 1394节点的第一IEEE1394串行总线21的一部分。第二接口22是可能包括另外多个IEEE1394节点的第二IEEE 1394串行总线23的一部分。第一接口21和第二接口22经一个可能是但不局限于同轴电缆介质的长延迟双向连接24来进行连接。
独立的IEEE 1394总线必须被同步以具有相同周期速率。具体而言,该IEEE 1394标准要求对于开放的等时信道在每个等时周期中发送一个等时分组。为保证互连IEEE 1394总线间的同步传输工作,必须保证所有总线具有相同的等时周期频率。
发明内容
因此,作为本发明基础的目的是提供一种执行互连子网间周期同步的方法,和一种适于执行所述方法的周期同步器。
根据本发明的方法定义在独立权利要求1中,而根据本发明的周期同步器定义在独立权利要求12中。其优选实施方案分别定义在从属权利要求中。
根据本发明执行互连子网间周期同步的方法,其特征在于连接到子网之一上的一个参考节点在重复时刻向所有其它子网的周期主控器发送各个周期时间信息,而所有其它子网的周期主控器相应调整它们的周期时间。
于是,本发明提供一种对几个互连子网进行同步的方法,它独立于子网间连接,因为采用一个参考节点的周期时间信息的发送,所以不必要依赖于一个用于经子网通过连接的发送的时钟频率。在接收周期时间信息后,每个其它子网的周期主控器可能相应调整它们的周期时间,进而使得与各自周期相关的IEEE 1394串行总线中的周期频率得到调整。因此,在一个具有N个子网的网络中,N-1个周期主控器被要求去调整它们的周期时间,而且剩余的子网不得不包括向其它子网的N-1个周期主控器发送其时间信息的参考节点。优选的,该参考节点和该周期主控器都安置在连接到所有子网相互连接上的子网的各自接口内。
根据本发明一个周期主控器内周期时间的一次调整可能经以下步骤执行:确定来自具有自身时钟的参考节点的两次周期时间信息接收中间的第一时间间隔,基于所接收的周期时间信息确定来自该参考节点的周期时间信息的相应发送中间的第二时间间隔,比较该第一和第二时间间隔并根据比较结果调整自身的周期时间。因此,大规模集成是可能的。
此外,根据本发明的第一和第二时间间隔的比较可能考虑自身周期时间先前的调整,一个周期主控器内自身周期时间的调整可能以逐步的方式来执行和/或一个周期主控器内自身周期时间的调整可能通过调整一个周期内本地时钟脉冲数量来执行。
具体而言,在后者的情况下周期主控器内自身周期时间的调整的执行是通过在第一时间间隔等于第二时间间隔时将本地时钟脉冲数量设成等于一个周期的理想时钟脉冲数量,在第一时间间隔小于第二时间间隔时设成小于一个周期的理想时钟脉冲数量,并在第一时间间隔大于第二时间间隔时设成大于理想时钟脉冲数量来进行的。具体而言,这些特征允许用一个非常简单并因而可靠的方法来执行根据本发明的互连子网间的周期同步,而该方法独立于用在子网中间的传输方法。
将本地时钟脉冲数量设成小于或大于理想时钟脉冲数量的步长是根据该第一和第二时间间隔的差值来确定。在这种情况下可能确定应该多快达到同步和/或考虑周期主控器内周期定时器的较小和较大偏差。
根据本发明由参考节点发送的周期时间信息最好是它的周期时间寄存器的一项内容。在此情况下周期主控器内自身周期时间的调整的优选执行是通过调整参考节点周期时间信息的两次发送的时间间隔和自身周期定时器的两次采样的时间间隔之间的平均差值,使之加上一个校正的差值为零来进行,其中前者的确定是通过使参考节点周期时间寄存器的两个接连的接收内容相减,而后者的确定是通过使自身周期时间寄存器的两个接连的采样内容相减。当然,同样可能使用除了两个相继发送外的方法,但在这种情况下用于实现根据本发明的周期同步器的硬件设计导致了成本的增长。此外优选地,该校正的差值对应于先前的调整。
此外,根据本发明重复时刻最好决定于有微小变动的规则时间间隔。
因此根据本发明的周期同步器的特征在于一个确定自身周期定时器的定时误差的时钟偏移估算装置,还在于一个接收由所述时钟偏移估算装置确定的定时误差的周期调整环路用以调整自身的周期定时器而减少它的定时误差。优选地,一个消抖动动滤波器安置在时钟偏移估算装置和周期调整环路中间来过滤所述确定的定时误差。
因此,如果本发明应用于分布式IEEE 1394网络,即被看作子网的几个IEEE 1394串行总线如经长延迟、双向连接进行互连,则提供的优点在于周期同步是基于周期主控器的自激振荡器而且标准IEEE1394物理接口可以使用,因为周期同步是基于自身周期定时器的定时误差,该定时误差的确定是基于网络中参考节点的周期时间信息的发送。另外,参考节点不必是周期主控器,即参考节点可以预先确定。
附图说明
本发明的进一步的特征和优点从连同附图的一个示例实施方案的下面的详细描述中将会很明显:
图1表示了一个简单长延迟IEEE 1394网络的概览,
图2表示了根据本发明的第一优选实施方案的时序图,以及
图3表示了一个根据本发明一个优选实施方案的周期同步的锁相环。
具体实施方式
本发明下面的优选实施方案适用于IEEE 1394标准。然而,如上所述本发明不局限于此。
每个IEEE 1394节点保持周期时间信息。这基本上是一个寄存器,以本地自激的24.576MHz时钟或它的整数倍增长。根据本发明此周期时间信息在规则时刻经几个子网的互相连接进行发送,在图1示例的情况下经长延迟双向连接24发送。该方法的基本假设是周期的发送出现在重复时刻,最好是有规则间隔如每10ms。此外,那个间隔的确切值并不重要,因为该确切值可以从周期时间寄存器的两个所发送样值的差值中恢复,并且接收方的相应时间标签将在所发送样值被接收的时刻被采样。
图2表示了周期时间发送和接收的时序的一个示例。已被选为参考节点的节点至少向所有其它包括一个周期主控器的节点发送该时间。如上所述,参考节点不必要是它的连接的IEEE 1394子网内的周期主控器。如图2所示,参考节点在规则时刻对它的本地周期时间寄存器采样,即在第一发送时间t0、第二发送时间t3和第三发送时间t5采样,在这些时刻周期时间寄存器的内容被分别发送。图2也表示了第二发送时间t3(它是实际发送时间)以时间差值t抖动1区别于理想第二发送时间t2。在周期时间寄存器内容分别发送后,这些内容在第一接收时间t1、第二接收时间t4和第三接收时间t6被接收。类似于发送的情况,图2中表示了所发送的周期时间寄存器内容在第二接收时间t4的实际接收不同于它的理想接收。理想的和后来实际的第二接收时间的差值标为t抖动2。第一和第二实际发送时间中间的差值确定为Δt2,并且第二和第三实际发送时间中间的差值为Δt2’。第一和第二实际接收时间中间的差值确定为Δt1并且第二和第三实际接收时间中间的差值为Δt1’。
考虑到发送器和接收器侧的大抖动,根据本发明,可以执行可选过滤,它将周期长度调整范围限制到+/-1个时钟脉冲和/或使用一种消抖动动滤波器。
在发送之后,接收节点在它接收到远端周期时间信息的时刻对它自身的本地周期定时器采样。在标准IEEE 1394节点中,一个周期具有24,576MHz振荡器的3072个时钟脉冲的时长。根据下面表示和描述的本发明优选实施方案,一个周期定时器用在周期时长可以调整到3071、3072或3073个时钟脉冲的条件下。然而,可变时长也可能实现。远端和本地周期时间寄存器的信息用于调整每个周期的本地时钟脉冲数量。根据本发明的优选实施方案一个如图3所示的特定锁相环用于实现同步。
图3所示的周期同步器包括一种时钟偏移估算装置来确定以时钟脉冲计的定时误差,该定时误差最好如图3所示经一个消抖动滤波器4提供给一个周期调整环路2。该周期调整环路2进而又确定一个新的周期时长提供回该时钟偏移估算装置1。
具体而言,时钟偏移估算装置1接收远端时间直接作为被减数提供给第一加法器9和经第一延迟单元11作为减数提供给第一加法器9。第一延迟单元11保持远端时间先前的采样,即表示了具有一个采样存储容量的先进先出特性。因此,第一加法器9输出一个远端时间增量,即参考节点时间寄存器的两个采样中间时间的时间差值。这个远端时间增量作为被减数被输入到第二加法器5。此外,时钟偏移估算装置1包括周期主控器的本地周期定时器3。从此输出的本地时间作为被减数输入到第三加法器10并也作为减数经第二延迟单元1 2输入到该第三加法器10。第二延迟单元12表示与第一延迟单元11相同的延迟T。因此,第三加法器10输出及时对应第一加法器9输出的远端时间增量的一个本地时间增量。此本地时间增量作为减数被输入到第二加法器5,而第二加法器向消抖动滤波器4输出以时钟脉冲计的定时误差,而消抖动滤波器4向周期调整环路2输入所过滤的以时钟脉冲计的定时误差。此外,从第三加法器10输出的本地时间增量被输入到一个控制器7,该控制器7确定必要的跳过/插入的时钟脉冲数量是基于一个算术操作:从一个理想周期的时长中减去此时间段的一个以时钟脉冲计的周期的时长、并以前面采样时刻和此次采样时刻之间的时钟脉冲数量与此时间段一个以时钟脉冲计的周期时长的商来乘产生的差值。
周期调整环路2包括第四加法器,接收作为第一被加数的来自消抖动滤波器4的以时钟脉冲计的定时误差和作为第二被加数的由控制器7确定的跳过/插入的时钟脉冲数量来建立它们的和。这个和提供给一个积分器13,此积分器向一个量化器6输出它的积分结果。量化器6确定时钟偏移估算装置1内周期定时器3的下一周期是否应该包括3071、3072或3073个时钟。如果积分器13的积分结果小于-80则下一周期应该包括3071个时钟,如果积分结果大于80则下一周期应该包括3073个时钟,还有如果积分器13的输出结果等于80则该周期应该包括3072个时钟。这个比较将一个滞后引入到环路中以便在后面的周期中通常存在仅一个时钟的差值,即每个周期通常不存在从3071到3073的跳跃但存在每周期3072和3073个时钟之间或3071和3072个时钟之间的跳跃。因此,除了等于10ms的80周期也有另外的值可能被使用。量化器6输出的时钟脉冲数量被输入到具有与第一延迟单元11相同延迟T的第三延迟单元14。第三延迟单元14输出的周期时长提供给确定跳过/插入时钟脉冲数量的控制器7和周期定时器13。
如上所述,第一到第三延迟单元11、12、14的延迟T并不固定而取决于所发送的远端时间的接收。同样,延迟单元内的延迟T并不表示一个固定或预置的时间,而是表示延迟单元执行的采样和保持操作由所有三个延迟单元同时执行。
用于根据图3所示的本发明优选实施方案进行周期同步的锁相环调整远端时钟测量的远端时间间隔和本地时钟测量的本地时间间隔之间的平均差值,使之加上一个校正的差值为零。
由于没有抖动或干扰时参考和周期同步器间的传输路径的延迟是恒定的,所以根据本发明的方法对于本地和远端测量就使用该时间间隔。由于用于各自测量的相应振荡器可能相对它们的振荡频率有微小不同,即根据IEEE 1394标准+/-100ppm是允许的,所以这些本地和远端时间间隔的测量并不精确地给出相同的时钟脉冲数量。根据本发明的周期同步器提取在各自时间间隔中已经过去的周期数据n_周期,而且取决于当前周期时长校正的时钟脉冲数量设置为+n_周期、0、或-n_周期。如上解释每3072个时钟脉冲的-1、0、+1校正值等价于+/-166/3072=+/-325ppm的调整范围。同样另一方面导致较高本地抖动并因而不是优选的较大的校正值可能被使用。因此,长远来看远端和本地周期数量被均衡。
如图3所示将一个消抖动滤波器4插入到周期定时器调整环路之前是有利的。一个合适的滤波器是低通滤波器,但其它如一种滑动平均或时间自适应低通的滤波器也可以使用。通过在独立于时钟同步环路的那个滤波器中选择适当高的时间常量,可以消除抖动。
由于IEEE 1394串行总线是自配置总线,所以在每个网络重新配置之后,如在添加或去除节点之后,网络参考节点被自动确定是必要的。
因此,根据本发明,除了一个周期内的时钟脉冲数量外,振荡器不被调整。因此,一个自激振荡器可以代替一个压控振荡器来使用。此特点允许在单一的芯片上集成根据本发明的周期同步。此外,如上所述本发明独立于不同子网中间的连接信道(即IEEE 1394串行总线)来执行周期同步,基本上仅需要微小改动,即根据本发明的周期同步器必须包括在子网的各自周期主控器中。此外,互连网络不需要主时钟,因为用子网之一作为基准。
Claims (9)
1.执行互连子网间的周期同步的方法,其特征在于
—一个连接到子网之一的参考节点向所有其它子网的周期主控器发送相应的周期时间信息;
—所有其它子网的周期主控器相应地调整它们的周期长度;
—一个周期主控器内自身周期长度的调整通过调整一个周期内本地时钟数来执行;以及
—通过将由校正值-1、0或1个时钟脉冲之一调整的理想时钟脉冲数目选作自身的周期长度,所述调整完成对周期主控器内自身周期长度的调整。
2.根据权利要求1的方法,其特征在于,一个周期主控器内的周期时间的调整按以下步骤执行:
—确定来自具有自身时钟的参考节点的两次周期时间信息接收中间的第一时间间隔(Δt1,Δt1’),
—基于所接收的周期时间信息,确定来自该参考节点的周期时间信息的两次相应发送中间的第二时间间隔(Δt2,Δt2’),
—比较该第一时间间隔(Δt1,Δt1’)和该第二时间间隔(Δt2,Δt2’),以及
—根据比较结果调整自身的周期长度。
3.根据权利要求2的方法,其特征在于,第一时间间隔(Δt1,Δt1’)和第二时间间隔(Δt2,Δt2’)的比较考虑自身周期长度先前的调整。
4.根据前述权利要求中任意一项的方法,其特征在于,一个周期主控器内自身周期长度的调整以逐步方式执行。
5.根据权利要求1-3中任意一项的方法,其特征在于,通过如下设置本地时钟脉冲数,来执行一个周期主控器内自身周期长度的调整:
—如果第一时间间隔(Δt1,Δt1’)等于第二时间间隔(Δt2,Δt2’)则,使本地时钟脉冲数等于一个周期的理想时钟脉冲数,
—如果第一时间间隔(Δt1,Δt1’)小于第二时间间隔(Δt2,Δt2’),则使本地时钟脉冲数小于一个周期的理想时钟脉冲数,以及
—如果第一时间间隔(Δt1,Δt1’)大于第二时间间隔(Δt2,Δt2’),则使本地时钟脉冲数大于一个周期的理想时钟脉冲数量。
6.根据权利要求5的方法,其特征在于,根据第一时间间隔(Δt1,Δt1’)和第二时间间隔(Δt2,Δt2’)的差值,来设置调整周期主控器内自身周期定时器的步长。
7.根据权利要求1-3中任意一项的方法,其特征在于,由参考节点发送的周期时间信息是它的周期时间寄存器中的一项内容。
8.根据权利要求7的方法,其特征在于,一个周期主控器内自身周期时间调整的执行,是通过调整参考节点周期时间信息两次发送的时间间隔和自身周期定时器两次采样的时间间隔之间的平均差值,使之加上一个校正差值为零来进行的,其中前一时间间隔通过使参考节点周期时间寄存器的两个连续的接收内容相减来确定,后一时间间隔通过使自身周期时间寄存器的两个连续的采样内容相减来确定。
9.根据权利要求8的方法,其特征在于,校正差值对应于先前的调整。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00122026.8 | 2000-10-10 | ||
EP00122026A EP1198085B1 (en) | 2000-10-10 | 2000-10-10 | Cycle synchronization between interconnected sub-networks |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1347231A CN1347231A (zh) | 2002-05-01 |
CN1193548C true CN1193548C (zh) | 2005-03-16 |
Family
ID=8170052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011354070A Expired - Fee Related CN1193548C (zh) | 2000-10-10 | 2001-10-10 | 互连子网间的周期同步 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7184449B2 (zh) |
EP (1) | EP1198085B1 (zh) |
JP (1) | JP3977044B2 (zh) |
KR (1) | KR20020028802A (zh) |
CN (1) | CN1193548C (zh) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1133108A1 (en) * | 2000-03-07 | 2001-09-12 | Sony International (Europe) GmbH | Interface link layer device for long delay connections |
EP1198085B1 (en) * | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
JP4097891B2 (ja) * | 2000-11-27 | 2008-06-11 | 三菱電機株式会社 | Ieee1394を用いた同期システム |
WO2002075561A1 (de) * | 2001-03-15 | 2002-09-26 | Robert Bosch Gmbh | Verfahren und vorrichtung zur synchronisation der zykluszeit von mehreren ttcan-bussen sowie entsprechendes bussystem |
EP1307005A1 (en) * | 2001-10-25 | 2003-05-02 | Sony International (Europe) GmbH | Programmable interface link layer device |
KR100780155B1 (ko) * | 2001-12-20 | 2007-11-27 | 엘지노텔 주식회사 | 제어국과 기지국간 전달 채널에 대한 동기 유지 방법 |
US7263349B2 (en) * | 2002-03-12 | 2007-08-28 | Qualcomm Incorporated | Velocity responsive time tracking |
DE10254405B3 (de) | 2002-11-21 | 2004-06-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Empfänger und Verfahren zum Betreiben eines Empfängers |
EP1455472A1 (en) * | 2003-03-07 | 2004-09-08 | STMicroelectronics Limited | Timing control for packet streams |
EP1639601B1 (en) * | 2003-03-28 | 2010-12-29 | Thomson Licensing | Asynchronous jitter reduction technique |
JP5021297B2 (ja) * | 2003-04-09 | 2012-09-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ブリッジ端末を介して接続可能なサブネットを含むネットワーク |
DE10327548B4 (de) * | 2003-06-18 | 2014-05-22 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Austausch von Daten über ein Bussystem |
GB2404121A (en) | 2003-07-18 | 2005-01-19 | Motorola Inc | Inter-network synchronisation |
US7505450B2 (en) * | 2005-03-23 | 2009-03-17 | Cisco Technology, Inc. | Configuration of failure and acquire timeouts to facilitate recovery from failures in hierarchical mesh networks |
KR101197280B1 (ko) | 2005-07-15 | 2012-11-05 | 삼성전자주식회사 | 타임 스탬프를 이용한 타임 동기 방법 및 장치 |
WO2007011130A1 (en) * | 2005-07-15 | 2007-01-25 | Samsung Electronics Co., Ltd. | Time synchronizing method and apparatus based on time stamp |
US7475272B2 (en) * | 2005-09-09 | 2009-01-06 | International Business Machines Corporation | Method for calculating clock offset and skew |
JP4784333B2 (ja) * | 2006-02-22 | 2011-10-05 | 横河電機株式会社 | 時刻同期異常検出装置および時刻同期異常検出方法 |
US20070253021A1 (en) * | 2006-04-28 | 2007-11-01 | Medtronic Minimed, Inc. | Identification of devices in a medical device network and wireless data communication techniques utilizing device identifiers |
US8073008B2 (en) * | 2006-04-28 | 2011-12-06 | Medtronic Minimed, Inc. | Subnetwork synchronization and variable transmit synchronization techniques for a wireless medical device network |
US20070255125A1 (en) * | 2006-04-28 | 2007-11-01 | Moberg Sheldon B | Monitor devices for networked fluid infusion systems |
US20070253380A1 (en) * | 2006-04-28 | 2007-11-01 | James Jollota | Data translation device with nonvolatile memory for a networked medical device system |
US20070255126A1 (en) * | 2006-04-28 | 2007-11-01 | Moberg Sheldon B | Data communication in networked fluid infusion systems |
US20070258395A1 (en) * | 2006-04-28 | 2007-11-08 | Medtronic Minimed, Inc. | Wireless data communication protocols for a medical device network |
US20070254593A1 (en) * | 2006-04-28 | 2007-11-01 | Medtronic Minimed, Inc. | Wireless data communication for a medical device network that supports a plurality of data communication modes |
US7680154B2 (en) * | 2007-12-31 | 2010-03-16 | Intel Corporation | Methods and apparatus for synchronizing networked audio devices |
FR2926937A1 (fr) * | 2008-01-24 | 2009-07-31 | Canon Kk | Procedes de synchronisation d'horloges applicatives dans un reseau de communication synchrone, dispositifs d'emission et de reception, produit programme d'ordinateur et moyen de stockage correspondants. |
US8606901B2 (en) * | 2008-01-30 | 2013-12-10 | At&T Intellectual Property I, L. P. | Facilitating deployment of new application services in a next generation network |
US8073976B2 (en) * | 2008-03-27 | 2011-12-06 | Microsoft Corporation | Synchronizing clocks in an asynchronous distributed system |
JP5079180B1 (ja) * | 2011-11-15 | 2012-11-21 | 株式会社 エニイワイヤ | 故障検出方式およびその方式に使用する子局ターミナル |
CN103138863A (zh) * | 2011-12-01 | 2013-06-05 | 中兴通讯股份有限公司 | 时间同步方法及装置 |
JP5802727B2 (ja) * | 2013-11-11 | 2015-10-28 | 東芝テリー株式会社 | 同期式カメラ |
DE102016104767B4 (de) * | 2016-03-15 | 2017-10-12 | Pilz Gmbh & Co. Kg | Vorrichtung und Verfahren zum Steuern einer automatisierten Anlage |
EP3863199A1 (en) * | 2020-02-07 | 2021-08-11 | Renesas Electronics Corporation | Time synchronisation |
CN116032997A (zh) * | 2022-12-29 | 2023-04-28 | 南京先进计算产业发展有限公司 | 一种高性能计算环境中的两个子网之间的互连方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2271251B (en) * | 1992-10-01 | 1996-08-14 | Digital Equipment Int | Timer synchronisation system |
US5566180A (en) | 1994-12-21 | 1996-10-15 | Hewlett-Packard Company | Method for recognizing events and synchronizing clocks |
US5608731A (en) | 1995-03-31 | 1997-03-04 | Transwitch Corporation | Closed loop clock recovery for synchronous residual time stamp |
US5907685A (en) * | 1995-08-04 | 1999-05-25 | Microsoft Corporation | System and method for synchronizing clocks in distributed computer nodes |
US6032261A (en) | 1997-12-30 | 2000-02-29 | Philips Electronics North America Corp. | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof |
US6128318A (en) | 1998-01-23 | 2000-10-03 | Philips Electronics North America Corporation | Method for synchronizing a cycle master node to a cycle slave node using synchronization information from an external network or sub-network which is supplied to the cycle slave node |
JP3397124B2 (ja) * | 1998-03-12 | 2003-04-14 | ソニー株式会社 | 同期方法及びブリッジ |
AU3897099A (en) | 1998-05-11 | 1999-11-29 | Digital Harmony Technologies, L.L.C. | Method and system for distributing processing instructions with adata to be processed |
JP4267092B2 (ja) * | 1998-07-07 | 2009-05-27 | 富士通株式会社 | 時刻同期方法 |
JP2000032030A (ja) | 1998-07-14 | 2000-01-28 | Sony Corp | バスネットワークの同期通信設定方法およびそれを利用するバスネットワーク、並びに情報提供媒体 |
JP2000165364A (ja) | 1998-11-30 | 2000-06-16 | Sony Corp | 無線ネットワークおよびその複数バス間の時間同期確立方法 |
US6542754B1 (en) * | 1999-05-12 | 2003-04-01 | Cisco Systems, Inc. | Synchronizing clock signals in wireless networks |
US6967936B1 (en) * | 2000-02-11 | 2005-11-22 | Lucent Technologies Inc. | Uplink timing synchronization and access control for a multi-access wireless communication system |
EP1133108A1 (en) * | 2000-03-07 | 2001-09-12 | Sony International (Europe) GmbH | Interface link layer device for long delay connections |
EP1198085B1 (en) * | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
EP1307005A1 (en) | 2001-10-25 | 2003-05-02 | Sony International (Europe) GmbH | Programmable interface link layer device |
-
2000
- 2000-10-10 EP EP00122026A patent/EP1198085B1/en not_active Expired - Lifetime
-
2001
- 2001-10-05 US US09/972,208 patent/US7184449B2/en not_active Expired - Fee Related
- 2001-10-08 KR KR1020010061888A patent/KR20020028802A/ko not_active Application Discontinuation
- 2001-10-10 JP JP2001313197A patent/JP3977044B2/ja not_active Expired - Fee Related
- 2001-10-10 CN CNB011354070A patent/CN1193548C/zh not_active Expired - Fee Related
-
2006
- 2006-12-13 US US11/610,320 patent/US7720110B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070116062A1 (en) | 2007-05-24 |
CN1347231A (zh) | 2002-05-01 |
JP2002185489A (ja) | 2002-06-28 |
KR20020028802A (ko) | 2002-04-17 |
US7184449B2 (en) | 2007-02-27 |
EP1198085B1 (en) | 2011-06-08 |
EP1198085A1 (en) | 2002-04-17 |
US20020041607A1 (en) | 2002-04-11 |
JP3977044B2 (ja) | 2007-09-19 |
US7720110B2 (en) | 2010-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1193548C (zh) | 互连子网间的周期同步 | |
Jasperneite et al. | Enhancements to the time synchronization standard IEEE-1588 for a system of cascaded bridges | |
KR100614424B1 (ko) | 네트워크 노드 동기 방법 | |
JP3698074B2 (ja) | ネットワーク同期方法、lsi、バスブリッジ、ネットワーク機器、およびプログラム | |
US7383458B2 (en) | Method and device for synchronizing the cycle time of a plurality of TTCAN buses based on determined global time deviations and corresponding bus system | |
Hartwich et al. | The configuration of the CAN bit timing | |
US20080031283A1 (en) | Time synchronization for network aware devices | |
US9031182B2 (en) | Method and circuit for clock recovery of a data stream description | |
GB2392588A (en) | Adaptive TDM clock recovery using timestamps | |
US11343067B2 (en) | Sampling point identification for low frequency asynchronous data capture | |
US20010038675A1 (en) | Digital clock/data signal recovery method and apparatus | |
CN1020143C (zh) | 数字数据通信系统时序恢复的方法和装置 | |
DE102012108696A1 (de) | Datenbusteilnehmer und Verfahren zur Synchronisation von Datenbusteilnehmern | |
US20060125665A1 (en) | System and method of oversampling high speed clock/data recovery | |
DE19922804A1 (de) | Taktwiedergewinnungsschaltung | |
CN113886300B (zh) | 一种总线接口的时钟数据自适应恢复系统及芯片 | |
Oh et al. | The Time Synchronization of CAN-FD and Ethernet for Zonal E/E Architecture | |
CN114520703B (zh) | 用于工业网络设备间时间同步的时钟漂移补偿方法及电路 | |
US5751770A (en) | Data transmission system | |
CN101800613A (zh) | 一种包交换网络的抖动消除方法和装置 | |
CN1172466C (zh) | 用于补偿时分复用时伴随的相位差的设备及其方法 | |
JP2001308839A (ja) | クロック同期回路、及びクロック同期方法 | |
US20030053578A1 (en) | Synchronous receiver | |
JPH0783360B2 (ja) | 同期方式 | |
CN117675067A (zh) | 使用现有dll增强rgmii上的以太网时间戳 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: SONY INT EUROP GMBH Free format text: FORMER NAME: SONY INTERNATIONAL (EUROPE) GMBH |
|
CP03 | Change of name, title or address |
Address after: Berlin Patentee after: Sony Int Europ GmbH Address before: Berlin, Federal Republic of Germany Patentee before: Sony International (Europe) GmbH |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050316 Termination date: 20151010 |
|
EXPY | Termination of patent right or utility model |