JP5802727B2 - 同期式カメラ - Google Patents

Description

本発明は、例えばＩＥＥＥ１３９４、ＵＳＢ３．０等のシリアルバスに接続される同期式カメラに関する。

ＩＥＥＥ１３９４、ＵＳＢ３．０等のシリアルバスに接続された複数台のカメラを同期動作させる手段として、従来では、カメラの外部に同期信号発生手段を設けた構成と、カメラに同期信号発生手段を内蔵した構成とが存在した。

同期信号発生手段をカメラの外部に設けた構成では、シリアルバスによるバス接続とは別に、外部に同期信号発生器と、この同期信号発生器から出力される同期信号を各カメラに供給する同期用の専用信号線路とを設け、同期信号発生器から出力される同期信号を同期用の専用信号線路を介して各カメラに供給することにより、シリアルバス上に接続された複数のカメラ各々に対して同期制御を行っていた。

また、カメラに同期信号発生手段を内蔵した構成では、シリアルバスに接続されたカメラ各々に、カメラ相互の間で同期をとるための同期信号発生回路を具備し、上記各カメラに内蔵した同期信号発生回路がそれぞれシリアルバス上の特定パケットを用いて同期信号を発生していた。

特開２００６−２０３８１７号公報

上記した構成のうち、同期信号発生手段をカメラの外部に設けたシステム構成では、シリアルバス上のカメラ接続構成とは別に、外部に同期信号発生器を設け、この同期信号発生器から出力される同期信号を同期用の専用信号線路を介して各カメラに供給する構成であることから、システム全体の構成が煩雑になるという問題があった。また、カメラに同期信号発生手段を内蔵した構成では、各カメラに内蔵した同期信号発生器が他の制御側の装置から発行された特定パケットの値とカメラ内で生成した一定周期の信号とを用いて同期信号を生成する構成であることからカメラ内部の同期制御回路の構成が煩雑になるという問題があった。

そこで本願出願人は、複数のカメラをＩＥＥＥ１３９４バス上で同期制御するカメラシステムを経済的に有利な構成で容易に構築することのできる同期式カメラを実現した（特許第４４４５９８４号）。

この同期式カメラは、同期化のためのシステム構成並びにカメラ内部の構成を簡素化でき、これによって複数のカメラをＩＥＥＥ１３９４バス上で同期制御するカメラシステムを経済的に有利な構成で容易に構築することのできるという特徴をもつが、ＩＥＥＥ１３９４バス上の同期制御に比して、パケット到達時間のより大きな揺らぎを許容する他の高速シリアルバスインターフェイス（例えばＵＳＢ３．０対応シリアルバスインターフェイス）に対して一定の信頼性を保証できないという問題が生じた。

本発明は上記の点に鑑みてなされたもので、ＵＳＢ３．０を含めた複数種の高速シリアルバスを対象に、信頼性の高いカメラ相互の同期制御を可能にしたカメラシステムを経済的に有利な構成で容易に構築することのできる同期式カメラを提供することを目的とする。

本発明の実施形態に係る同期式カメラは、シリアルバスを介して外部の制御装置に複数のカメラが接続され、前記制御装置により設定されたフレームレートに従い同期制御される同期式カメラであって、前記制御装置から一定の周期で発行される、タイマー値を付記したパケットを受信する受信手段と、前記パケットが運ぶタイマー値に対応した内部タイマー値のカウント動作を実施するタイマーレジスタと、前記パケットが運ぶタイマー値と前記タイマーレジスタがカウントした内部タイマー値とを比較し、前記パケットが運ぶタイマー値を目標値に前記内部タイマー値を補正するローパスフィルタ演算処理手段と、前記タイマーレジスタから出力された内部タイマー値と、前記フレームレートとをもとに、前記シリアルバスに接続された前記複数のカメラに共通するタイマー参照値を算出する演算手段と、前記演算手段が算出したタイマー参照値をもとに撮影した映像フレームを前記シリアルバスを介して前記制御装置に送出する送信手段と、を具備したことを特徴とする。

さらに前記同期式カメラにおいて、前記ローパスフィルタ演算処理手段は、前記タイマーレジスタとの間にネガティブ・フィードバック・ループを形成し、前記パケットが運ぶタイマー値と前記タイマーレジスタがカウントした内部タイマー値との比較において、前記タイマーレジスタの前記内部タイマー値のカウント値に単位カウント値の複数倍のずれ（複数カウントのずれ）が生じているとき、前記タイマー値を付記したパケットが受信される都度、前記タイマーレジスタがカウントした内部タイマー値を、前記タイマーレジスタの単位カウント値ずつ漸次、増加若しくは減少し、前記ずれを収束するハードウェアロジックを有して構成されていることを特徴とする。

本発明の実施形態に係る同期式カメラによれば、ＵＳＢ３．０を含めた複数種の高速シリアルバスを対象に、信頼性の高いカメラ相互の同期制御を可能にしたカメラシステムを経済的に有利な構成で容易に構築することができる。

本発明の実施形態に係る同期式カメラを複数用いて構築された、シリアルインターフェイスバス接続によるカメラシステムの構成例を示すブロック図。 上記実施形態に係る同期式カメラの構成を示すブロック図。 上記実施形態の同期式カメラに用いられるローパスフィルタ演算回路の処理手順を示すフローチャート。 上記実施形態の同期式カメラに用いられるタイマー演算回路の構成を示すブロック図。

以下図面を参照して本発明の実施形態を説明する。

本発明の実施形態に係る同期式カメラは、例えばＩＥＥＥ１３９４、ＵＳＢ３．０等の高速シリアルバス規格上に存在するタイマー（ＩＥＥＥ１３９４ではサイクルタイマー、ＵＳＢ３．０ではアイソクロナスタイムスタンプ）を基準に、ローパスフィルター演算回路により内部タイマー値のずれを収束し、タイマー演算回路により各カメラを同期動作させるための各カメラに共通のタイマー参照値を算出して、タイマー演算回路が算出したタイマー参照値をもとに各カメラで撮影した映像フレームをシリアルバス経由で外部の制御装置に送出する。この同期式カメラの具体的な構成については図２乃至図４を参照して後述する。

本発明に係る同期式カメラを複数用いて構築された、シリアルインターフェイスバス接続によるカメラシステムの構成例を図１に示す。

このカメラシステムは、図１に示すように、複数の同期式カメラ（以下、単にカメラと称す）１，１，…と、外部制御装置２と、複数カメラのリアルタイム映像伝送を可能にした、バス規格上にタイマーが存在する、ＩＥＥＥ１３９４、ＵＳＢ３．０等の高速シリアルバス（以下、単にシリアルインターフェイスバスと称す）３とを具備して構成される。ここではシリアルインターフェイスバス３に３台のカメラ（カメラＡ，カメラＢ，カメラＣ）を接続した例を示しているが、バス規格で許容される範囲内においてより多くのカメラ接続が可能である。

上記各構成要素のうち、カメラ１，１，…は、それぞれ後述するシリアルインターフェイス回路（図２に示す符号１１参照）を有し、シリアルインターフェイスバス３を介して外部制御装置２にインターフェイス接続されて、各カメラ１，１，…に共通のタイミングで撮影した映像フレームをシリアルインターフェイスバス３を介し外部制御装置２に送出する。

各カメラ１，１，…は、外部制御装置２より、各カメラ１，１，…に共通のフレームレートを受信し、さらに、一定の周期で発行される、タイマー値を付記したパケット（ＴＭＰ）を受信して、当該パケットを受信する都度、当該パケットが運ぶタイマー値と、当該タイマー値に対応した内部タイマー値のカウント動作を実施しているタイマーレジスタがカウントした内部タイマー値とを比較し、パケットが運ぶタイマー値を目標値に内部タイマー値をローパスフィルタ演算処理により補正し、内部タイマーカウントのずれを収束する処理手段と、この処理手段を経てタイマーレジスタから出力された内部タイマー値と、上記フレームレートとをもとに、シリアルインターフェイスバス３に接続された各カメラ１，１，…に共通するタイマー参照値を算出する処理手段と、この処理手段が算出したタイマー参照値をもとに、撮影した映像フレームをシリアルインターフェイスバス３を介して外部制御装置２に送出する処理手段とを具備して構成される。ここで、外部制御装置２から一定の周期で発行される、タイマー値を付記したパケット（ＴＭＰ）は、同一バスに接続されている機器の全てにバスタイミングの同期を促すために発行されるもので、ＩＥＥＥ１３９４の場合は「サイクルスタートパケット」、ＵＳＢ３．０の場合は「アイソクロナスタイムスタンプパケット」であり、いずれも一定周期のバスサイクルで（例えば１２５μｓｅｃ毎に）発行される。

外部制御装置２は、各カメラ１，１，…の設定条件保持部（図２に示す符号１４ａ参照）に予め設定された、シャッタースピード、イメージサイズ等のカメラの動作条件をもとに各カメラ１，１，…に共通のフレームレートを整定し、このフレームレートをシステム動作の開始に伴いシリアルインターフェイスバス３を介して各カメラ１，１，…に転送する。また、システム動作が開始されると、上記した一定周期のバスサイクルで、タイマー値を付記したパケット（ＴＭＰ）をシリアルインターフェイスバス３上に送出する。

シリアルインターフェイスバス３は、外部制御装置２と各カメラ１，１，…との間で遣り取りされるデータのパケット転送に供される高速シリアルバスであり、この実施形態では、ＩＥＥＥ１３９４、ＵＳＢ３．０等の高速シリアルバスにより実現され、外部制御装置２から各カメラ１，１，…へのフレームレートの転送、タイマー値を付記したパケット（ＴＭＰ）の転送、各カメラ１，１，…から外部制御装置２への映像フレームの転送等に供される。このシリアルインターフェイスバス３は、上記したＩＥＥＥ１３９４、ＵＳＢ３．０に限らず、バス規格上にタイマーが存在する他の高速シリアルバスであってもよい。

上記した図１に示すカメラシステムにおいて、外部制御装置２は、タイマー値を付記したパケット（ＴＭＰ）を一定期間毎に発行する。このタイマー値を付記したパケット（ＴＭＰ）は、シリアルインターフェイスバス３を介して、上記各カメラ１，１，…に送信される。上記各カメラ１，１，…は、このタイマー値を付記したパケット（ＴＭＰ）を受信し、受信したパケットが運ぶタイマー値と、設定されたカメラ１，１，…の動作条件（イメージサイズ、シャッタースピード等の設定条件）に従うフレームレートとをもとに所定の演算を行い、上記各カメラ１，１，…に共通のタイマー参照値を算出する。この算出した上記各カメラ１，１，…に共通のタイマー値（共通タイマー値）をもとに映像出力タイミングの制御を行う。これにより上記各カメラ１，１，…は全て一定期間毎に同期化されて動作する。この際、上記各カメラ１，１，…の動作条件（イメージサイズ、シャッタースピード等の設定条件）に従うフレームレートは同一であり、したがって上記各カメラ１，１，…はそれぞれ同一の同期信号にて動作する。

具体的には、カメラ相互の間で、撮像タイミング、映像出力タイミング等が同期制御される。映像出力タイミングを例にとると、上記各カメラ１，１，…は、それぞれ各カメラに共通のタイマー参照値になるまで待って映像フレームを出力する。これにより映像データ出力が共通タイマー参照値で正規化される。上記各カメラ１，１，…がいずれも共通タイマー参照値で正規化されているため、結果として上記各カメラ１，１，…相互間の同期動作が実現される。

上記図１に示したカメラシステムに適用される本発明の実施形態に係る同期式カメラ１の要部の構成を図２乃至図４を参照して説明する。

本発明の実施形態に係る、タイマー参照値の演算機能を備えたカメラ１は、図２に示すように、シリアルインターフェイス回路１１と、イメージセンサ制御回路１２と、イメージセンサ１３と、ＣＰＵ１４および設定条件保持部１４ａと、タイマー演算回路１５と、同期信号発生回路１６とを具備して構成される。

シリアルインターフェイス回路１１は、パケット受信回路１１１と、パケット送信回路１１２と、ローパスフィルタ演算回路１１３と、タイマーレジスタ１１４を具備して構成される。

パケット受信回路１１１は、外部制御装置２からシリアルインターフェイスバス３上に送出された、タイマー値を付記したパケット（ＴＭＰ）を受信し、このパケット（ＴＭＰ）が運ぶタイマー値（ＴＭＳ）をローパスフィルタ演算回路１１３に送出する。また、システム動作の開始時において、外部制御装置２が整定した各カメラ１，１，…に共通のフレームレートを運ぶパケットを受信し、当該パケットが運ぶフレームレートをＣＰＵ１４に送出する。このフレームレートはＣＰＵ１４に保持される。

パケット送信回路１１２は、イメージセンサ制御回路１２から出力された映像フレームをシリアルインターフェイスバス３を介して外部制御装置２に送信するパケット送信処理を行う。

ローパスフィルタ演算回路１１３は、タイマーレジスタ１１４、パケット受信回路１１１およびパケット送信回路１１２とともに、ＩＥＥＥ１３９４およびＵＳＢ３．０のシリアルバス規格に準拠する通信を可能にしたシリアルインターフェイス回路を構成している。このローパスフィルタ演算回路１１３は、タイマーレジスタ１１４との間に負帰還ループ（Negative・FeedBack・loop）１１５を形成し、タイマー値を付記したパケット（ＴＭＰ）が受信される都度、タイマーレジスタ１１４による内部タイマー値（ＴＭＩ）のカウント動作を一旦停止させ、受信したパケット（ＴＭＰ）が運ぶタイマー値（ＴＭＳ）とタイマーレジスタ１１４がカウントした内部タイマー値（ＴＭＩ）とを比較して、タイマーレジスタ１１３のカウント値に複数カウントのずれ（単位カウント値の複数倍のずれ）が生じているとき、タイマーレジスタ１１４がカウントした内部タイマー値（ＴＭＩ）を、タイマーレジスタ１１３の単位カウント値（例えば１）ずつ漸次、増加若しくは減少する補正処理を実施して、上記ずれを収束するローパスフィルタ演算処理機能を有する。この処理により、シリアルインターフェイスバス３におけるバス帯域の混雑状況により上記パケット（ＴＭＰ）の到達時間に時間的な揺らぎが生じても、その揺らぎを収束させることができ、ＵＳＢ３．０を含めた高速シリアルバスを対象に、信頼性の高いカメラ相互の同期制御が実現可能になる。このローパスフィルタ演算処理機能については図３を参照して後述する。

タイマーレジスタ１１４は、ローパスフィルタ演算回路１１３で演算処理したタイマー値を保持した後、外部制御装置２のタイマーカウントに相当するカウントタイミングで内部タイマー値（ＴＭＩ）を更新する。

上記したローパスフィルタ演算回路１１３のローパスフィルタ演算処理手順を図３に示している。

このローパスフィルタ演算処理はシステム動作の開始に伴い実施されるもので、シリアルインターフェイス回路１１に、タイマー値を付記したパケット（ＴＭＰ）が受信されると（ステップＳ１１）、タイマーレジスタ１１４のカウント動作を一端停止し、タイマーレジスタ１１４から内部タイマー値（ＴＭＩ）を取得して（ステップＳ１２）、受信したパケット（ＴＭＰ）が運ぶタイマー値（ＴＭＳ）とタイマーレジスタ１１４がカウントした内部タイマー値（ＴＭＩ）とを比較する（ステップＳ１３）。

ここで、タイマーレジスタ１１３のカウント値が、予め定めた規定値（例えばパケット（ＴＭＰ）の転送周期（１２５μｓｅｃ）に相当するタイマーカウント値）以上であるか否かを判断し（ステップＳ１４）、タイマーレジスタ１１３のカウント値に、規定値以上のずれが生じているとき（ステップＳ１４ Ｙｅｓ）、一意にタイマーレジスタ１１４の内部タイマー値（ＴＭＩ）を、受信したパケット（ＴＭＰ）が運ぶタイマー値（ＴＭＳ）に入れ替える（ステップＳ１５）。

この処理により、システム動作の開始時において、最初に受信したパケット（ＴＭＰ）が運ぶタイマー値（ＴＭＳ）がタイマーレジスタ１１４に内部タイマー値（ＴＭＩ）として一意にセットされ、当該タイマー値からタイマーレジスタ１１３のタイマーカウント動作が開始される。

また、タイマーレジスタ１１３のカウント値が規定値内であるとき（ステップＳ１４ Ｎｏ）、内部タイマー値（ＴＭＩ）がパケット（ＴＭＰ）により運ばれたタイマー値（ＴＭＳ）より大きい値であるか否かを判断し（ステップＳ１６）、大きい値であるとき（ステップＳ１６ Ｙｅｓ）、内部タイマー値（ＴＭＩ）を単位カウント値（１カウントの値）だけ減じて（マイナス（−）補正して）タイマーレジスタ１１３に以降のタイマーカウント動作を実施させる（ステップＳ１７）。

また、タイマーレジスタ１１３のカウント値が規定値内で（ステップＳ１４ Ｎｏ）、かつ内部タイマー値（ＴＭＩ）がパケット（ＴＭＰ）により運ばれたタイマー値（ＴＭＳ）より小さい値であるとき（ステップＳ１８ Ｙｅｓ）、内部タイマー値（ＴＭＩ）を単位カウント値（１カウントの値）だけ増して（プラス（＋）補正して）タイマーレジスタ１１３に以降のタイマーカウント動作を実施させる（ステップＳ１９）。

また、内部タイマー値（ＴＭＩ）がパケット（ＴＭＰ）により運ばれたタイマー値（ＴＭＳ）と等しい（ステップＳ１６、Ｓ１８ともにＮｏ）ときは上記補正処理を実施せず、そのままタイマーレジスタ１１３に以降のタイマーカウント動作を実施させる。

このようにしてローパスフィルタ演算処理を経たタイマー値（ＴＭ）がタイマーレジスタ１１３から出力される。このローパスフィルタ演算処理により、タイマーレジスタ１１３のカウント値に複数カウントのずれ（単位カウント値の複数倍のずれ）が生じているとき、タイマーレジスタ１１４がカウントした内部タイマー値（ＴＭＩ）を、タイマーレジスタ１１３の単位カウント値（例えば１）ずつ補正され、複数のバスサイクルで漸次収束される。この処理により、上記したパケット（ＴＭＰ）の到達時間に時間的な揺らぎが生じても、その揺らぎを収束させることができる。また、カメラ各々の内部カウントによる内部タイマー値の微小なずれに対しても、そのずれを正確に補正することができる。

上記した、パケット受信回路１１１およびパケット送信回路１１２と、ローパスフィルタ演算回路１１３およびタイマーレジスタ１１４とにより、同期式カメラのシリアルバス接続を可能にしたシリアルインターフェイス回路１１が構成される。

イメージセンサ制御回路１２は、同期信号発生回路１６から出力された同期信号をもとに、イメージセンサ１３を制御し、イメージセンサ１３から映像フレームのデータを取得して、この映像フレームのデータをパケット送信回路１１２に送出する。

イメージセンサ１３は、予め設定された、シャッタースピード、イメージサイズ等のカメラの動作条件に従い、所定の被写体を撮影し、撮影した映像フレームのデータをイメージセンサ制御回路１２に送出する。

ＣＰＵ１４は、シリアルインターフェイスバス３上の通信処理を含むカメラ１全体の制御を司るもので、ここでは設定条件保持部１４ａに保持された設定条件（シャッタースピード、イメージサイズ等のカメラの動作条件）をもとに外部制御装置２により整定された各カメラ１，１，…に共通のフレームレート（ＦＲ）を保持し、このフレームレート（ＦＲ）をタイマー演算回路１５に供給して、各カメラ１，１，…に共通のタイミングで同期信号を生成する。

タイマー演算回路１５は、ローパスフィルタ演算を経てタイマーレジスタ１１４から出力されたタイマー値（ＴＭ）と、ＣＰＵ１４から供給されたフレームレート（ＦＲ）とをもとに、後述する演算を行い、上記各カメラ１，１，…に共通の、次に同期を行うタイミングである、タイマー参照値（ＴＭＲ）を算出する。

同期信号発生回路１６は、タイマー演算回路１５から出力されたタイマー参照値（ＴＭＲ）と、タイマーレジスタ１１３から出力されたタイマー値（ＴＭ）とをもとに、同期信号を生成し、この同期信号をもとにイメージセンサ制御回路１２の映像フレーム出力制御を行う。ここでは、タイマー参照値（ＴＭＲ）を映像フレームの出力開始タイミングとして、タイマー値（ＴＭ）の更新タイミングに従い連続する映像フレームの出力制御を行う。

上記したタイマー演算回路１５の内部構成要素を図４に示している。

タイマー演算回路１５は、図４に示すように、整数除算器１５１と、加算器１５２と、整数乗算器１５３とを具備して構成される。

整数除算器１５１は、タイマーレジスタ１１３から出力されたタイマー値（ＴＭ）を、ＣＰＵ１４から供給されたフレームレート（ＦＲ）で除算し、その整数部の値を抽出する。

加算器１５２は、整数除算器１５１から出力された値（整数値）に更新値（１）を加算する切り上げ処理を実施する。

整数乗算器１５３は、加算器１５２の出力値に上記フレームレート（ＦＲ）を乗じて、上記各カメラ１，１，…に共通の、次に同期を行うタイミングである、タイマー参照値（ＴＭＲ）を算出する。

このタイマー参照値（ＴＭＲ）の具体的な算出手段を図４を参照して例示する。タイマー演算回路１５は、上述したように、整数除算器１５１と、加算器１５２と、整数乗算器１５３とを具備して構成される。ここでは、タイマーレジスタ１１４のタイマー値が「５４７」、各カメラ１，１，…に共通のフレームレートが「１００」である場合に、上記各カメラ１，１，…に共通の、次に同期を行うタイミングである、タイマー参照値を算出する例について説明する。

整数除算器１５１は、タイマー値「５４７」をフレームレート「１００」で除した整数値「５」を算出する。加算器１５２は、整数除算器１５１が算出した「５」に更新値「１」を加える。整数乗算器１５３は、加算器１５２が算出した「６」にフレームレート「１００」を乗じ、「６００」を上記各カメラ１，１，…に共通の、次に同期を行うタイミングである、タイマー参照値（ＴＭＲ）として算出する。

上記構成によるカメラ１の動作を説明する。システム動作の開始に先立ち、シリアルインターフェイスバス３に繋がる各カメラ１，１，…の設定条件保持部１４ａに保持された設定条件（カメラのシャッタースピード、イメージサイズ等のカメラの動作条件）をもとに外部制御装置２で整定された各カメラ１，１，…に共通のフレームレートが、外部制御装置２から各カメラ１，１，…にパケット転送され、当該パケットにより運ばれたフレームレートがＣＰＵ１４のレジスタ領域に保持される。

シリアルインターフェイスバス３上において、ＩＥＥＥ１３９４ではサイクルスタートパケット、ＵＳＢ３．０ではアイソクロナスタイムスタンプパケットという一定期間毎に主にホストから発行されるパケットが存在する。これは、同一バスに接続されている機器全てにバスタイミングの同期を促すためにあり、現在のタイマー値を付記して送信される。

パケット受信回路１１１はこのタイマー値を付記したパケット（ＴＭＰ）を受信し、そのタイマー値（ＴＭＳ）をローパスフィルター演算回路１１３に送る。ローパスフィルター演算回路１１３は、受信したタイマー値（ＴＭＳ）とタイマーレジスタ１１４が保持するタイマー値（ＴＭＩ）を比較し、上記したローパスフィルター演算処理を実施する。この演算処理結果はタイマーレジスタ１１４に保存される。タイマーレジスタ１１４は、パケット受信時のローパスフィルター演算処理を除いてカウント動作を継続して実施する。

タイマー演算回路１５は、ＣＰＵ１４から供給されたフレームレート（ＦＲ）と、タイマーレジスタ１１４から出力されたタイマー値（ＴＭ）とをもとに、次に同期を行うタイミングであるタイマー参照値（ＴＭＲ）を生成する。

同期信号発生回路１６は、タイマーレジスタ１１４から出力されたタイマー値（ＴＭ）と、タイマー演算回路１５から出力されたタイマー参照値（ＴＭＲ）をもとに同期信号を発生する。

イメージセンサ制御回路１２は同期信号発生回路１６から出力された同期信号を受け、これを基準としてイメージセンサ１３を制御する。また、イメージセンサ１３の出力映像を読出し、パケット送信回路１１２に映像フレームを送出する。

パケット送信回路１１２は、イメージセンサ制御回路１２から受けた映像フレームのデータを送信パケット化し、シリアルインターフェイスバス３を介して外部制御装置２に送信する。

このような動作により、シリアルインターフェイスバス３上に接続された各カメラ１，１，…は、タイマー演算回路１５から出力されるタイマー参照値（ＴＭＲ）をもとに映像フレームの送出処理を開始する。すなわち、上記各カメラ１，１，…は、共通のタイマー値が同期周期の整数倍になるまで待って映像フレームを出力する。これにより上記各カメラ１，１，…の映像データ出力が共通タイマー値で正規化され、その結果、上記各カメラ１，１，…相互間の同期動作が実現される。

上記した実施形態によれば、タイマー値を付記したパケット（ＴＭＰ）の到達時間に時間的な揺らぎが生じても、その揺らぎを収束させることができ、ＵＳＢ３．０を含めた複数種の高速シリアルバスを対象に、信頼性の高いカメラ相互の同期制御を可能にしたカメラシステムを経済的に有利な構成で容易に構築することができる。

上記した実施形態では、外部制御装置２が、シリアルインターフェイスバス３に繋がる各カメラ１，１，…の設定条件をもとにフレームレートを定めたが、各カメラ１，１，…がそれぞれ同一の設定条件のもとに動作する場合は、各カメラ１，１，…のＣＰＵ１４が、イメージサイズやシャッタースピード等の動作条件をもとに各カメラ１，１，…に共通のフレームレートを算出する構成であってもよく、要は各カメラ１，１，…のフレームレートを一致させることで、タイマー参照値を用いた同期制御機構を実現できる。また、カメラ相互のフレームレートが異なっていても、一方のフレームレートが他方のフレームレートの整数倍である場合においても、本発明の演算によるタイマー参照値を用いた同期制御を適用できる。

また、ＩＥＥＥ１３９４、ＵＳＢ３．０以外のバスインターフェイスにおいても、タイマー値を付記したパケット（ＴＭＰ）と同等のバス同期クロックがある場合に、本発明の実施形態に係るタイマー参照値を用いた同期制御機構を実現できる。

１…同期式カメラ（カメラ）、２…外部制御装置（パーソナルコンピュータ）、３…シリアルインターフェイスバス、１１…シリアルインターフェイス回路、１２…イメージセンサ制御回路、１３…イメージセンサ、１４…ＣＰＵ、１５…タイマー演算回路、１６…同期信号発生回路、１１１…パケット受信回路、１１２…パケット送信回路、１１３…ローパスフィルタ演算回路、１１４…タイマーレジスタ、１５１…整数除算器、１５２…加算器、１５３…整数乗算器。

Claims (4)

1. シリアルバスを介して外部の制御装置に複数のカメラが接続され、前記制御装置により設定されたフレームレートに従い同期制御される同期式カメラであって、
   前記制御装置から一定の周期で発行される、タイマー値を付記したパケットを受信する受信手段と、
   前記パケットが運ぶタイマー値に対応した内部タイマー値のカウント動作を実施するタイマーレジスタと、
   前記パケットが運ぶタイマー値と前記タイマーレジスタがカウントした内部タイマー値とを比較し、前記パケットが運ぶタイマー値を目標値に前記内部タイマー値を補正するローパスフィルタ演算処理手段と、
   前記タイマーレジスタから出力された内部タイマー値と、前記フレームレートとをもとに、前記シリアルバスに接続された前記複数のカメラに共通するタイマー参照値を算出する演算手段と、
   前記演算手段が算出したタイマー参照値をもとに撮影した映像フレームを前記シリアルバスを介して前記制御装置に送出する送信手段と、
   を具備したことを特徴とする同期式カメラ。
2. 前記ローパスフィルタ演算処理手段は、前記タイマーレジスタとの間にネガティブ・フィードバック・ループを形成し、前記パケットが運ぶタイマー値と前記タイマーレジスタがカウントした内部タイマー値との比較において、前記タイマーレジスタの前記内部タイマー値のカウント値に単位カウント値の複数倍のずれが生じているとき、前記タイマー値を付記したパケットが受信される都度、前記タイマーレジスタがカウントした内部タイマー値を、前記タイマーレジスタの単位カウント値ずつ漸次、増加若しくは減少し、前記ずれを収束することを特徴とする請求項１に記載の同期式カメラ。
3. 前記演算手段は、
   前記内部タイマー値を前記フレームレートで除した整数値を算出する整数除算器と、
   前記整数除算器で算出した値に一定の更新値を加える加算器と、
   前記加算器で加算した値に前記フレームレートを乗ずる整数乗算器と、
   を具備し、
   前記整数乗算器より前記タイマー参照値を取得することを特徴とする請求項１に記載の同期式カメラ。
4. 前記ローパスフィルタ演算処理手段、前記タイマーレジスタ、前記受信手段および前記送信手段は、ＩＥＥＥ１３９４およびＵＳＢ３．０のシリアルバス規格に準拠する通信を可能にしたシリアルインターフェイス回路を構成していることを特徴とする請求項１に記載の同期式カメラ。

Images