JP3397124B2 - 同期方法及びブリッジ - Google Patents
同期方法及びブリッジInfo
- Publication number
- JP3397124B2 JP3397124B2 JP06093298A JP6093298A JP3397124B2 JP 3397124 B2 JP3397124 B2 JP 3397124B2 JP 06093298 A JP06093298 A JP 06093298A JP 6093298 A JP6093298 A JP 6093298A JP 3397124 B2 JP3397124 B2 JP 3397124B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cycle time
- value
- time counter
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40091—Bus bridging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
- H04J3/0655—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP] using timestamps
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6489—Buffer Management, Threshold setting, Scheduling, Shaping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Control Of Electric Motors In General (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ネットワーク間
を結ぶブリッジで、接続時のバス間の同期の確立するた
めの同期方法及びブリッジに関する。
を結ぶブリッジで、接続時のバス間の同期の確立するた
めの同期方法及びブリッジに関する。
【０００２】
【従来の技術】ＣＤ（Compact Disc）プレーヤ、ＭＤ
（Mini Disc ）レコーダ／プレーヤ、ディジタルＶＴ
Ｒ、ディジタルカメラ、ＤＶＤ（Didital Versatile Di
sc）プレーヤ等、近年、オーディオ機器やビデオ機器の
ディジタル化が進んでいる。また、パーソナルコンピュ
ータの普及により、これらのディジタルオーディオ機器
やディジタルビデオ機器とパーソナルコンピュータとを
接続して、パーソナルコンピュータで種々の制御を行え
るようにしたシステムが登場してきている。このよう
に、各ディジタルオーディオ機器やディジタルオーディ
オビデオ機器間、或いはこれらとパーソナルコンピュー
タとを接続したようなシステムを構築するためのインタ
ーフェースとして、ＩＥＥＥ１３９４が注目されてい
る。
（Mini Disc ）レコーダ／プレーヤ、ディジタルＶＴ
Ｒ、ディジタルカメラ、ＤＶＤ（Didital Versatile Di
sc）プレーヤ等、近年、オーディオ機器やビデオ機器の
ディジタル化が進んでいる。また、パーソナルコンピュ
ータの普及により、これらのディジタルオーディオ機器
やディジタルビデオ機器とパーソナルコンピュータとを
接続して、パーソナルコンピュータで種々の制御を行え
るようにしたシステムが登場してきている。このよう
に、各ディジタルオーディオ機器やディジタルオーディ
オビデオ機器間、或いはこれらとパーソナルコンピュー
タとを接続したようなシステムを構築するためのインタ
ーフェースとして、ＩＥＥＥ１３９４が注目されてい
る。
【０００３】ＩＥＥＥ１３９４は、等時（Isochronous
）転送モードと、非同期（Asynchronous）転送モード
とがサポートされている。等時転送モードは、ビデオデ
ータやオーディオデータのような時間的に連続するデー
タストリームを高速転送するのに好適である。非同期転
送モードは、例えば、各種のコマンドを転送したり、フ
ァイルを転送したりするのに好適である。このように、
ＩＥＥＥ１３９４は、等時転送モードと、非同期転送モ
ードとがサポートされているため、ＩＥＥＥ１３９４を
インターフェースとして使うと、ディジタルオーディオ
機器やディジタルビデオ機器間でビデオデータやオーデ
ィオデータを転送したり、これらとパーソナルコンピュ
ータとを接続して、パーソナルコンピュータで各種制御
を行ったり、編集を行ったりすることが容易に行えるよ
うになる。
）転送モードと、非同期（Asynchronous）転送モード
とがサポートされている。等時転送モードは、ビデオデ
ータやオーディオデータのような時間的に連続するデー
タストリームを高速転送するのに好適である。非同期転
送モードは、例えば、各種のコマンドを転送したり、フ
ァイルを転送したりするのに好適である。このように、
ＩＥＥＥ１３９４は、等時転送モードと、非同期転送モ
ードとがサポートされているため、ＩＥＥＥ１３９４を
インターフェースとして使うと、ディジタルオーディオ
機器やディジタルビデオ機器間でビデオデータやオーデ
ィオデータを転送したり、これらとパーソナルコンピュ
ータとを接続して、パーソナルコンピュータで各種制御
を行ったり、編集を行ったりすることが容易に行えるよ
うになる。
【０００４】ところが、ＩＥＥＥ１３９４は、有線のイ
ンターフェースである。有線のインターフェースで上述
のようなシステムを構築するには、配線が必要であり、
また、ケーブルが乱雑になりがちである。また、有線の
インターフェースでは、家庭内の離れた部屋にある機器
間では、接続が困難である。
ンターフェースである。有線のインターフェースで上述
のようなシステムを構築するには、配線が必要であり、
また、ケーブルが乱雑になりがちである。また、有線の
インターフェースでは、家庭内の離れた部屋にある機器
間では、接続が困難である。
【０００５】そこで、本願出願人は、ディジタルオーデ
ィオ機器やディジタルビデオ機器、或いはこれらとパー
ソナルコンピュータとを無線で接続でき、ＩＥＥＥ１３
９４と同様に使用できる無線ＬＡＮを提案している。図
７は、このような無線ＬＡＮの概要を示すものである。
ィオ機器やディジタルビデオ機器、或いはこれらとパー
ソナルコンピュータとを無線で接続でき、ＩＥＥＥ１３
９４と同様に使用できる無線ＬＡＮを提案している。図
７は、このような無線ＬＡＮの概要を示すものである。
【０００６】図７において、ＷＮ１、ＷＮ２、ＷＮ３、
…は、通信局とされるワイヤレスノードである。ワイヤ
レスノードＷＮ１、ＷＮ２、…には、夫々、ＣＤプレー
ヤ、ＭＤレコーダ／プレーヤ、ディジタルＶＴＲ、ディ
ジタルカメラ、ＤＶＤプレーヤ、テレビジョン受像機等
のディジタルオーディオ又はディジタルビデオ機器ＡＶ
１、ＡＶ２、…を接続することが可能である。また、ワ
イヤレスノードＷＮ１、ＷＮ２、ＷＮ３、…に、パーソ
ナルコンピュータを接続するようにしても良い。ワイヤ
レスノードＷＮ１、ＷＮ２、…と接続されるディジタル
オーディオ又はディジタルビデオ機器ＡＶ１、ＡＶ２、
…には、ＩＥＥＥ１３９４のディジタルインターフェー
スが備えられており、各ワイヤレスノードＷＮ１、ＷＮ
２、…と、ディジタルオーディオ又はディジタルビデオ
機器ＡＶ１、ＡＶ２、…との間は、例えば、ＩＥＥＥ１
３９４のディジタルインターフェースで接続される。
…は、通信局とされるワイヤレスノードである。ワイヤ
レスノードＷＮ１、ＷＮ２、…には、夫々、ＣＤプレー
ヤ、ＭＤレコーダ／プレーヤ、ディジタルＶＴＲ、ディ
ジタルカメラ、ＤＶＤプレーヤ、テレビジョン受像機等
のディジタルオーディオ又はディジタルビデオ機器ＡＶ
１、ＡＶ２、…を接続することが可能である。また、ワ
イヤレスノードＷＮ１、ＷＮ２、ＷＮ３、…に、パーソ
ナルコンピュータを接続するようにしても良い。ワイヤ
レスノードＷＮ１、ＷＮ２、…と接続されるディジタル
オーディオ又はディジタルビデオ機器ＡＶ１、ＡＶ２、
…には、ＩＥＥＥ１３９４のディジタルインターフェー
スが備えられており、各ワイヤレスノードＷＮ１、ＷＮ
２、…と、ディジタルオーディオ又はディジタルビデオ
機器ＡＶ１、ＡＶ２、…との間は、例えば、ＩＥＥＥ１
３９４のディジタルインターフェースで接続される。
【０００７】ＷＮＢは制御局とされるワイヤレスノード
である。制御局とされたワイヤレスノードＷＮＢと通信
局とされた各ワイヤレスノードＷＮ１、ＷＮ２、…間で
は、制御データがやり取りされ、通信局とされた各ワイ
ヤレスノードＷＮ１、ＷＮ２、…の通信は、制御局とさ
れたワイヤレスノードＷＮＢにより管理される。通信局
とされた各ワイヤレスノードＷＮ１、ＷＮ２、…間で
は、ディジタルオーディオやディジタルビデオデータの
ような時間的に連続するデータストリーム（等時デー
タ）或いはコマンドのような非同期のデータが無線でや
り取りされる。
である。制御局とされたワイヤレスノードＷＮＢと通信
局とされた各ワイヤレスノードＷＮ１、ＷＮ２、…間で
は、制御データがやり取りされ、通信局とされた各ワイ
ヤレスノードＷＮ１、ＷＮ２、…の通信は、制御局とさ
れたワイヤレスノードＷＮＢにより管理される。通信局
とされた各ワイヤレスノードＷＮ１、ＷＮ２、…間で
は、ディジタルオーディオやディジタルビデオデータの
ような時間的に連続するデータストリーム（等時デー
タ）或いはコマンドのような非同期のデータが無線でや
り取りされる。
【０００８】ところで、このようにＩＥＥＥ１３９４の
伝送を無線で行えるようにしたシステムは、バス同士が
ブリッジを介して接続されているものと見做すことがで
きる。
伝送を無線で行えるようにしたシステムは、バス同士が
ブリッジを介して接続されているものと見做すことがで
きる。
【０００９】すなわち、ブリッジは、一方のバス側の物
理層やリンク層と、他方のバス側の物理層やリンク層を
合致させ、データ通信を行うノード同士のルーティング
処理を行ない、伝送路を介して互いにデータのやり取り
を行うものである。したがって、ブリッジは、機能的に
示すと、図８に示すように、第１のバス１０１の物理層
を合致させるための物理層部１１１と、第１のバス１０
１のリンク層を合致させるためのリンク層部１１２、第
２のバス１０２の物理層を合致させるための物理層部１
１７と、第２のバス１０２のリンク層を合致させるため
のリンク層部１１６と、一方のバス１０１側のルーティ
ング部１１３及び他方のバス１０２側のルーティンク部
１１５と、互いのバスでデータを交換するデータ交換部
１１４とで表すことができる。
理層やリンク層と、他方のバス側の物理層やリンク層を
合致させ、データ通信を行うノード同士のルーティング
処理を行ない、伝送路を介して互いにデータのやり取り
を行うものである。したがって、ブリッジは、機能的に
示すと、図８に示すように、第１のバス１０１の物理層
を合致させるための物理層部１１１と、第１のバス１０
１のリンク層を合致させるためのリンク層部１１２、第
２のバス１０２の物理層を合致させるための物理層部１
１７と、第２のバス１０２のリンク層を合致させるため
のリンク層部１１６と、一方のバス１０１側のルーティ
ング部１１３及び他方のバス１０２側のルーティンク部
１１５と、互いのバスでデータを交換するデータ交換部
１１４とで表すことができる。
【００１０】無線ＬＡＮの場合には、図９に示すよう
に、ワイヤスノードＷＮｎとワイヤレスノードＷＮｋと
の間で、無線でデータ通信が行われる。このとき、ワイ
ヤスノードＷＮｎに接続されるＩＥＥＥ１３９４のバス
ＢＵＳｎが第１のバスに対応し、ワイヤスノードＷＮｋ
に接続されるＩＥＥＥ１３９４のバスＢＵＳｋが第２の
バスに対応する。そして、ワイヤスノードＷＮｎとワイ
ヤレスノードＷＮｋとの間で、互いにデータ通信が行わ
れるので、ワイヤスノードＷＮｎには、物理層部１１１
とリンク層部１１２とルーティング部１１３が備えられ
ていることになり、ワイヤスノードＷＮｋには、物理層
部１１７とリンク層部１１６とルーティング部１１５が
備えられていることになる。そして、交換部１１４の伝
送路が無線ということになる。
に、ワイヤスノードＷＮｎとワイヤレスノードＷＮｋと
の間で、無線でデータ通信が行われる。このとき、ワイ
ヤスノードＷＮｎに接続されるＩＥＥＥ１３９４のバス
ＢＵＳｎが第１のバスに対応し、ワイヤスノードＷＮｋ
に接続されるＩＥＥＥ１３９４のバスＢＵＳｋが第２の
バスに対応する。そして、ワイヤスノードＷＮｎとワイ
ヤレスノードＷＮｋとの間で、互いにデータ通信が行わ
れるので、ワイヤスノードＷＮｎには、物理層部１１１
とリンク層部１１２とルーティング部１１３が備えられ
ていることになり、ワイヤスノードＷＮｋには、物理層
部１１７とリンク層部１１６とルーティング部１１５が
備えられていることになる。そして、交換部１１４の伝
送路が無線ということになる。
【００１１】したがって、上述のように、ＩＥＥＥ１３
９４のデータを無線で伝送できるようにしたシステムを
構築した場合には、ＩＥＥＥ１３９４のバスをブリッジ
で接続したと見做すことができる。
９４のデータを無線で伝送できるようにしたシステムを
構築した場合には、ＩＥＥＥ１３９４のバスをブリッジ
で接続したと見做すことができる。
【００１２】ＩＥＥＥ１３９４ではフレーム単位の伝送
が行われており、データ中にタイムスタンプが含められ
る。このように、データ中にタイムスタンプを含むバス
同士をブリッジを用いて接続する場合には、データの過
不足が無いように、ブリッジに接続されているバス同士
のサイクルタイムカウンタの同期をとり、ブリッジにお
ける処理時間を補正するために、タイムスタンプの付け
替え処理が行われている。
が行われており、データ中にタイムスタンプが含められ
る。このように、データ中にタイムスタンプを含むバス
同士をブリッジを用いて接続する場合には、データの過
不足が無いように、ブリッジに接続されているバス同士
のサイクルタイムカウンタの同期をとり、ブリッジにお
ける処理時間を補正するために、タイムスタンプの付け
替え処理が行われている。
【００１３】ＩＥＥＥ１３９４のフレーム構造は、図１
０は示すように、１２５μ秒が１フレームとされる。そ
して、各フレームで送信されるサイクルスタートパケッ
ト情報とカウンタの値の進み遅れを調べてカウンタを調
整することで、同期がとられている。
０は示すように、１２５μ秒が１フレームとされる。そ
して、各フレームで送信されるサイクルスタートパケッ
ト情報とカウンタの値の進み遅れを調べてカウンタを調
整することで、同期がとられている。
【００１４】サイクルタイムは、フレーム周期を２４．
５７６ＭＨｚでカウントするカウンタと、１行をフレー
ム周期でカウントするカウンタと、１秒をカウントする
カウンタとの、合計３２ビットのサイクルタイムカウン
タで構成される。
５７６ＭＨｚでカウントするカウンタと、１行をフレー
ム周期でカウントするカウンタと、１秒をカウントする
カウンタとの、合計３２ビットのサイクルタイムカウン
タで構成される。
【００１５】図１１は、一方のバスと他方のバスとの間
でサイクルタイムカウンタの同期をとるための従来の同
期回路の一例である。図１１において、２０１は一方の
バス側のサイクルタイムカウンタであり、２０４は他方
のバス側のサイクルタイムカウンタである。
でサイクルタイムカウンタの同期をとるための従来の同
期回路の一例である。図１１において、２０１は一方の
バス側のサイクルタイムカウンタであり、２０４は他方
のバス側のサイクルタイムカウンタである。
【００１６】一方のバスのサイクルタイムカウンタ２０
１の値は、減算回路２０２に供給される。また、他方の
サイクルタイムカウンタ２０４の値が減算回路２０２に
供給される。減算回路２０２で、サイクルタイムカウン
タ２０４の値と、サイクルタイムカウンタ２０１の値と
が減算される。
１の値は、減算回路２０２に供給される。また、他方の
サイクルタイムカウンタ２０４の値が減算回路２０２に
供給される。減算回路２０２で、サイクルタイムカウン
タ２０４の値と、サイクルタイムカウンタ２０１の値と
が減算される。
【００１７】減算回路２０２の出力が同期制御回路２０
３に供給される。同期制御回路２０３により、サイクル
タイムカウンタ２０４の値とサイクルタイムカウンタ２
０１の値との減算値に応じて、進み／遅れ制御信号が出
力される。この進み／遅れ制御信号がサイクルタイムカ
ウンタ２０４に送られ、サイクルタイムカウンタ２０４
がこの進み／遅れ信号に応じて制御される。
３に供給される。同期制御回路２０３により、サイクル
タイムカウンタ２０４の値とサイクルタイムカウンタ２
０１の値との減算値に応じて、進み／遅れ制御信号が出
力される。この進み／遅れ制御信号がサイクルタイムカ
ウンタ２０４に送られ、サイクルタイムカウンタ２０４
がこの進み／遅れ信号に応じて制御される。
【００１８】ブリッジにより接続が開始されるとき、サ
イクルタイムカウンタ２０１の値と、サイクルタイムカ
ウンタ２０４の値は異なっており、従来では、２つのバ
スをブリッジで接続したときには、サイクルタイムカウ
ンタ２０１の値と、サイクルタイムカウンタ２０４の値
とを合わせ込み、同期をとる必要がある。
イクルタイムカウンタ２０１の値と、サイクルタイムカ
ウンタ２０４の値は異なっており、従来では、２つのバ
スをブリッジで接続したときには、サイクルタイムカウ
ンタ２０１の値と、サイクルタイムカウンタ２０４の値
とを合わせ込み、同期をとる必要がある。
【００１９】そこで、ブリッジの接続が開始されると
き、サイクルタイムカウンタ２０４の値がサイクルタイ
ムカウンタ２０１の値により初期化される。これによ
り、サイクルタイムカウンタ２０１の値と、サイクルタ
イムカウンタ２０４の値とが等しくなる。そして、この
ように、サイクルタイムカウンタ２０４の値をサイクル
タイムカウンタ２０１の値により初期化し、サイクルタ
イムカウンタ２０１の値と、サイクルタイムカウンタ２
０４の値とを等しておいてから、同期制御回路３０３に
より、サイクルタイムカウンタ２０４の値とサイクルタ
イムカウンタ２０１の値との減算値に応じて、サイクル
タイムカウンタ２０４の値が制御される。
き、サイクルタイムカウンタ２０４の値がサイクルタイ
ムカウンタ２０１の値により初期化される。これによ
り、サイクルタイムカウンタ２０１の値と、サイクルタ
イムカウンタ２０４の値とが等しくなる。そして、この
ように、サイクルタイムカウンタ２０４の値をサイクル
タイムカウンタ２０１の値により初期化し、サイクルタ
イムカウンタ２０１の値と、サイクルタイムカウンタ２
０４の値とを等しておいてから、同期制御回路３０３に
より、サイクルタイムカウンタ２０４の値とサイクルタ
イムカウンタ２０１の値との減算値に応じて、サイクル
タイムカウンタ２０４の値が制御される。
【００２０】
【発明が解決しようとする課題】ところが、このように
ブリッジの接続が開始されるときにサイクルタイムカウ
ンタ２０４の値をサイクルタイムカウンタ２０１の値に
より初期化するようにした場合、サイクルタイムカウン
タ２０４の値をサイクルタイムカウンタ２０１の値によ
り初期化する際にサイクルタイムカウンタ２０４が連続
しなくなるため、このとき通信を一時的に停止しなけれ
ばならないという問題が生じている。
ブリッジの接続が開始されるときにサイクルタイムカウ
ンタ２０４の値をサイクルタイムカウンタ２０１の値に
より初期化するようにした場合、サイクルタイムカウン
タ２０４の値をサイクルタイムカウンタ２０１の値によ
り初期化する際にサイクルタイムカウンタ２０４が連続
しなくなるため、このとき通信を一時的に停止しなけれ
ばならないという問題が生じている。
【００２１】なお、通信の一時的な停止を避けるため
に、サイクルタイムカウンタ２０４の値とサイクルタイ
ムカウンタ２０１の値とを徐々に一致させるように制御
することも考えられるが、サイクルは３２ビット長あ
り、このようにして調整するのでは、かなりの時間が必
要になる。
に、サイクルタイムカウンタ２０４の値とサイクルタイ
ムカウンタ２０１の値とを徐々に一致させるように制御
することも考えられるが、サイクルは３２ビット長あ
り、このようにして調整するのでは、かなりの時間が必
要になる。
【００２２】したがって、この発明の目的は、互いにフ
レーム同期を維持しながらデータ送受信する複数のノー
ドからなるバス同士を接続する際に、通信を一時的に中
断させることなく、同期をとることができるようにした
同期方法及びブリッジを提供することにある。
レーム同期を維持しながらデータ送受信する複数のノー
ドからなるバス同士を接続する際に、通信を一時的に中
断させることなく、同期をとることができるようにした
同期方法及びブリッジを提供することにある。
【００２３】
【課題を解決するための手段】この発明は、互いにフレ
ーム同期を維持しながらデータ送受信する複数のノード
からなるバス同士をブリッジで接続して構成されるネッ
トワークの同期方法において、各バスを接続するための
ブリッジの処理時間に、ブリッジを介して送信されるデ
ータ中の内部時間を各バス間の同期タイミングのオフセ
ット分だけ修正することでバス間の同期を確立するよう
にしたことを特徴とする同期方法である。
ーム同期を維持しながらデータ送受信する複数のノード
からなるバス同士をブリッジで接続して構成されるネッ
トワークの同期方法において、各バスを接続するための
ブリッジの処理時間に、ブリッジを介して送信されるデ
ータ中の内部時間を各バス間の同期タイミングのオフセ
ット分だけ修正することでバス間の同期を確立するよう
にしたことを特徴とする同期方法である。
【００２４】この発明は、互いにフレーム同期を維持し
ながらデータ送受信する複数のノードからなるバス同士
を接続するブリッジにおいて、各バスを接続するブリッ
ジの処理時間に、ブリッジを介して送信されるデータ中
の内部時間を各バス間の同期タイミングのオフセット分
だけ修正することでデータ中の内部時間を付け替えるこ
とを特徴とするブリッジである。
ながらデータ送受信する複数のノードからなるバス同士
を接続するブリッジにおいて、各バスを接続するブリッ
ジの処理時間に、ブリッジを介して送信されるデータ中
の内部時間を各バス間の同期タイミングのオフセット分
だけ修正することでデータ中の内部時間を付け替えるこ
とを特徴とするブリッジである。
【００２５】ブリッジを通過するデータ中のタイムスタ
ンプをブリッジ内の遅延時間の他に、サイクルタイムの
オフセット値を考慮して補正することで、各バスのサイ
クルタイムカウンタを一致させる必要がなくなり、通信
を一時的に中断させることなく、瞬時に同期をとること
ができるようになる。
ンプをブリッジ内の遅延時間の他に、サイクルタイムの
オフセット値を考慮して補正することで、各バスのサイ
クルタイムカウンタを一致させる必要がなくなり、通信
を一時的に中断させることなく、瞬時に同期をとること
ができるようになる。
【００２６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、複数のノードが
接続されているバス同士をブリッジで接続した場合の構
成を示すものである。図１において、１及び２は、例え
ば、ＩＥＥＥ１３９４で構成されるバスである。第１の
バス１は、ノード１Ａ、１Ｂ、１Ｃ、…から構成され、
第２のバス２は、ノード２Ａ、２Ｂ、２Ｃ、…とから構
成される。このバス１とバス２との間がブリッジ３で接
続される。
いて図面を参照して説明する。図１は、複数のノードが
接続されているバス同士をブリッジで接続した場合の構
成を示すものである。図１において、１及び２は、例え
ば、ＩＥＥＥ１３９４で構成されるバスである。第１の
バス１は、ノード１Ａ、１Ｂ、１Ｃ、…から構成され、
第２のバス２は、ノード２Ａ、２Ｂ、２Ｃ、…とから構
成される。このバス１とバス２との間がブリッジ３で接
続される。
【００２７】このように、ＩＥＥＥ１３９４のバス同士
を接続するブリッジでは、データ中にタイムスタンプが
含まれており、バス同士の同期をとる必要がある。この
発明では、バス同士を接続する際に、ブリッジを通過す
るデータ中のタイムスタンプを、ブリッジ内の遅延時間
の他に、互いのバスのサイクルタイムカウンタの減算値
に基づいて形成されたオフセット値を考慮して補正する
ようにしている。
を接続するブリッジでは、データ中にタイムスタンプが
含まれており、バス同士の同期をとる必要がある。この
発明では、バス同士を接続する際に、ブリッジを通過す
るデータ中のタイムスタンプを、ブリッジ内の遅延時間
の他に、互いのバスのサイクルタイムカウンタの減算値
に基づいて形成されたオフセット値を考慮して補正する
ようにしている。
【００２８】図２は、この発明が適用された同期回路の
一例である。図２において、１１は第１のバス１側のサ
イクルタイムカウンタであり、１２は第２のバス２側の
サイクルタイムカウンタてある。
一例である。図２において、１１は第１のバス１側のサ
イクルタイムカウンタであり、１２は第２のバス２側の
サイクルタイムカウンタてある。
【００２９】第１のバス側のサイクルタイムカウンタ１
１のカウンタ値は、減算回路１３に供給される。第２の
バス側のサイクルタイムカウンタ１２のカウンタ値は、
オフセット回路１４に供給される。
１のカウンタ値は、減算回路１３に供給される。第２の
バス側のサイクルタイムカウンタ１２のカウンタ値は、
オフセット回路１４に供給される。
【００３０】オフセット回路１４には、端子１５から同
期イネーブル信号ＥＮが供給される。オフセット回路１
４は、同期イネーブル信号ＥＮがローレベルのときに
は、第２のバス側のサイクルタイムカウンタ１２のカウ
ンタ値をそのまま出力し、同期イネーブル信号ＥＮがハ
イレベルになると、サイクルタイムカウンタ１２のカウ
ンタ値をオフセット値で補正し、このオフセット値で補
正されたサイクルタイムカウンタ１２の値をカウンタ補
正値として出力する。このオフセット回路１４の出力が
減算回路１３に供給される。
期イネーブル信号ＥＮが供給される。オフセット回路１
４は、同期イネーブル信号ＥＮがローレベルのときに
は、第２のバス側のサイクルタイムカウンタ１２のカウ
ンタ値をそのまま出力し、同期イネーブル信号ＥＮがハ
イレベルになると、サイクルタイムカウンタ１２のカウ
ンタ値をオフセット値で補正し、このオフセット値で補
正されたサイクルタイムカウンタ１２の値をカウンタ補
正値として出力する。このオフセット回路１４の出力が
減算回路１３に供給される。
【００３１】オフセット回路１４は、例えば、図３に示
すように構成される。図３において、入力端子２１に
は、第２のバス２側のサイクルタイムカウンタ１２のカ
ウンタ値が供給される。また、入力端子２４には、同期
イネーブル信号ＥＮが供給される。この同期イネーブル
信号ＥＮは、レジスタ２５に供給されると共に、セレク
タ２３に供給される。レジスタ２５は、同期イネーブル
信号ＥＮがハイレベルになると、サイクルタイムカウン
タ１２のカウンタ値とサイクルタイムカウンタ１１のカ
ウンタ値との減算値に基づくオフセット値を保持する。
セレクタ２３は、イネーブル信号ＥＮがハイレベルのと
きには端子２３Ａ側に設定され、同期イネーブル信号Ｅ
Ｎがローレベルのときには端子２３Ｂ側に設定される。
すように構成される。図３において、入力端子２１に
は、第２のバス２側のサイクルタイムカウンタ１２のカ
ウンタ値が供給される。また、入力端子２４には、同期
イネーブル信号ＥＮが供給される。この同期イネーブル
信号ＥＮは、レジスタ２５に供給されると共に、セレク
タ２３に供給される。レジスタ２５は、同期イネーブル
信号ＥＮがハイレベルになると、サイクルタイムカウン
タ１２のカウンタ値とサイクルタイムカウンタ１１のカ
ウンタ値との減算値に基づくオフセット値を保持する。
セレクタ２３は、イネーブル信号ＥＮがハイレベルのと
きには端子２３Ａ側に設定され、同期イネーブル信号Ｅ
Ｎがローレベルのときには端子２３Ｂ側に設定される。
【００３２】入力端子２１に、第２のバス側のサイクル
タイムカウンタ１２のカウンタ値が与えられ、この値が
減算回路２２に供給されると共に、セレクタ２３の端子
２３Ｂに供給される。減算回路２２には、レジスタ２５
からオフセット値が供給される。減算回路２２で、第２
のバス側のサイクルタイムカウンタ１２のカウンタ値
と、レジスタ２５からのオフセット値とが減算される。
減算回路２２の出力がセレクタ２３の端子２３Ａに供給
される。セレクタ２３の出力が出力端子２６から出力さ
れる。
タイムカウンタ１２のカウンタ値が与えられ、この値が
減算回路２２に供給されると共に、セレクタ２３の端子
２３Ｂに供給される。減算回路２２には、レジスタ２５
からオフセット値が供給される。減算回路２２で、第２
のバス側のサイクルタイムカウンタ１２のカウンタ値
と、レジスタ２５からのオフセット値とが減算される。
減算回路２２の出力がセレクタ２３の端子２３Ａに供給
される。セレクタ２３の出力が出力端子２６から出力さ
れる。
【００３３】同期イネーブル信号ＥＮがローレベルのと
きには、セレクタ２３は端子２３Ｂ側に設定される。こ
のため、入力端子２１からの第２のバス側のサイクルタ
イムカウンタ１２のカウンタ値は、セレクタ２３を介し
て、出力端子２６からそのまま出力される。
きには、セレクタ２３は端子２３Ｂ側に設定される。こ
のため、入力端子２１からの第２のバス側のサイクルタ
イムカウンタ１２のカウンタ値は、セレクタ２３を介し
て、出力端子２６からそのまま出力される。
【００３４】同期イネーブル信号ＥＮがハイレベルにな
ると、レジスタ２５にオフセット値が保持される。そし
て、セレクタ２３が端子２３Ａ側に設定される。このた
め、減算回路２２でサイクルタイムカウンタ１２のカウ
ンタ値とオフセット値とが減算され、サイクルタイムカ
ウンタ１２のカウント値がオフセットにより補正され
る。このオフセット値により補正されたサイクルタイム
カウンタ１２のカウンタ値は、カウンタ補正値として、
出力端子２６から出力される。
ると、レジスタ２５にオフセット値が保持される。そし
て、セレクタ２３が端子２３Ａ側に設定される。このた
め、減算回路２２でサイクルタイムカウンタ１２のカウ
ンタ値とオフセット値とが減算され、サイクルタイムカ
ウンタ１２のカウント値がオフセットにより補正され
る。このオフセット値により補正されたサイクルタイム
カウンタ１２のカウンタ値は、カウンタ補正値として、
出力端子２６から出力される。
【００３５】図２において、端子１５に同期イネーブル
信号ＥＮが供給される。この同期イネーブル信号ＥＮが
ローレベルのときには、オフセット回路１４からは、第
２のバス側のサイクルタイムカウンタ１２のカウンタ値
がそのまま出力される。このため、減算回路１３で、サ
イクルタイムカウンタ１２のカウンタ値と、サイクルタ
イムカウンタ１１のカウンタ値とが減算される。この値
は、オフセット値として、オフセット回路１４に供給さ
れ、オフセット回路１４のレジスタ２５に保持される。
信号ＥＮが供給される。この同期イネーブル信号ＥＮが
ローレベルのときには、オフセット回路１４からは、第
２のバス側のサイクルタイムカウンタ１２のカウンタ値
がそのまま出力される。このため、減算回路１３で、サ
イクルタイムカウンタ１２のカウンタ値と、サイクルタ
イムカウンタ１１のカウンタ値とが減算される。この値
は、オフセット値として、オフセット回路１４に供給さ
れ、オフセット回路１４のレジスタ２５に保持される。
【００３６】端子１５からの同期イネーブル信号ＥＮが
ハイレベルになると、オフセット回路１４からは、オフ
セット値で補正されたサイクルタイムカウンタ１２の値
がカウンタ補正値として出力される。そして、減算回路
１３で、オフセット値で補正されたサイクルタイムカウ
ンタ１２の値と、サイクルタイムカウンタ１１のカウン
タ値とが減算される。
ハイレベルになると、オフセット回路１４からは、オフ
セット値で補正されたサイクルタイムカウンタ１２の値
がカウンタ補正値として出力される。そして、減算回路
１３で、オフセット値で補正されたサイクルタイムカウ
ンタ１２の値と、サイクルタイムカウンタ１１のカウン
タ値とが減算される。
【００３７】減算回路１３の出力が同期制御回路１６に
供給される。同期制御回路１６には、端子１５から同期
イネーブル信号ＥＮが供給される。また、同期制御回路
１６には、端子１７から調整タイミング信号ＴＭが供給
される。
供給される。同期制御回路１６には、端子１５から同期
イネーブル信号ＥＮが供給される。また、同期制御回路
１６には、端子１７から調整タイミング信号ＴＭが供給
される。
【００３８】同期制御回路１６は、端子１５からの同期
イネーブル信号ＥＮがハイレベルのときには、調整タイ
ミング信号ＴＭのタイミングで、進み／遅れ制御信号を
形成し、この進み／遅れ信号をサイクルタイムカウンタ
１２に供給する。端子１５からの同期イネーブル信号Ｅ
Ｎがローレベルのときには、サイクルタイムカウンタ１
２は自走している。
イネーブル信号ＥＮがハイレベルのときには、調整タイ
ミング信号ＴＭのタイミングで、進み／遅れ制御信号を
形成し、この進み／遅れ信号をサイクルタイムカウンタ
１２に供給する。端子１５からの同期イネーブル信号Ｅ
Ｎがローレベルのときには、サイクルタイムカウンタ１
２は自走している。
【００３９】この図２に示す同期回路の動作について、
図４のタイミング図を参照しながら説明する。
図４のタイミング図を参照しながら説明する。
【００４０】先ず、時点ｔ1 までは、図４Ｂに示すよう
に、同期イネーブル信号ＥＮはローレベルである。同期
イネーブル信号ＥＮがローレベルのときには、図４Ｄに
示すように、サイクルタイムカウンタ１２は、自走して
おり、サイクルタイムカウンタ１１のカウンタ値（図４
Ｅ）とサイクルタイムカウンタ１２のカウンタ値（図４
Ｄ）とは無関係な状態にある。
に、同期イネーブル信号ＥＮはローレベルである。同期
イネーブル信号ＥＮがローレベルのときには、図４Ｄに
示すように、サイクルタイムカウンタ１２は、自走して
おり、サイクルタイムカウンタ１１のカウンタ値（図４
Ｅ）とサイクルタイムカウンタ１２のカウンタ値（図４
Ｄ）とは無関係な状態にある。
【００４１】そして、同期イネーブル信号ＥＮがローレ
ベルになる時点ｔ1 までの間では、図４Ｆに示すよう
に、オフセット回路１４からは、サイクルタイムカウン
タ１２の値（図４Ｄ）がそのまま出力される。減算回路
１３で、サイクルタイムカウンタ１２の値（図４Ｄ）と
サイクルタイムカウンタ１１の値（図４Ｅ）が減算さ
れ、図４Ｇに示すように、減算回路１３からは、その減
算値が出力される。
ベルになる時点ｔ1 までの間では、図４Ｆに示すよう
に、オフセット回路１４からは、サイクルタイムカウン
タ１２の値（図４Ｄ）がそのまま出力される。減算回路
１３で、サイクルタイムカウンタ１２の値（図４Ｄ）と
サイクルタイムカウンタ１１の値（図４Ｅ）が減算さ
れ、図４Ｇに示すように、減算回路１３からは、その減
算値が出力される。
【００４２】すなわち、図４Ｅに示すように、サイクル
タイムカウンタ１１のカウンタ値が「３」、「４」、…
であり、図４Ｄに示すように、サイクルタイムカウンタ
１２の値が「３１」、「３２」なら、その減算値は「２
８」となる。このため、同期イネーブル信号ＥＮはロー
レベルである時点ｔ1 までの間では、減算回路１３から
は、「２８」が出力される。そして、このときの値がオ
フセット値としてレジスタ２５に保持される。
タイムカウンタ１１のカウンタ値が「３」、「４」、…
であり、図４Ｄに示すように、サイクルタイムカウンタ
１２の値が「３１」、「３２」なら、その減算値は「２
８」となる。このため、同期イネーブル信号ＥＮはロー
レベルである時点ｔ1 までの間では、減算回路１３から
は、「２８」が出力される。そして、このときの値がオ
フセット値としてレジスタ２５に保持される。
【００４３】次に、時点ｔ1 で同期イネーブル信号ＥＮ
がハイレベルになると、オフセット回路１４からは、オ
フセット値で補正されたサイクルタイムカウンタ１２の
値が出力される。すなわち、図４Ｄに示すように、この
ときのサイクルタイムカウンタ１２の値が「３３」、
「３４」、…であるとすると、このサイクルタイムカウ
ンタ１２の値がオフセット値「２８」により減算され、
オフセット回路１４からは、図４Ｆに示すように、
「５」、「６」、…が出力される。
がハイレベルになると、オフセット回路１４からは、オ
フセット値で補正されたサイクルタイムカウンタ１２の
値が出力される。すなわち、図４Ｄに示すように、この
ときのサイクルタイムカウンタ１２の値が「３３」、
「３４」、…であるとすると、このサイクルタイムカウ
ンタ１２の値がオフセット値「２８」により減算され、
オフセット回路１４からは、図４Ｆに示すように、
「５」、「６」、…が出力される。
【００４４】減算回路１３で、補正されたサイクルタイ
ムカウンタ１２の値と、サイクルタイムカウンタ１１の
値が減算され、減算回路１３からは、その減算値が出力
される。図４Ｇに示すように、補正されたサイクルタイ
ムカウンタ１２の値（図４Ｆ）と、サイクルタイムカウ
ンタ１１の値（図４Ｅ）とを減算すると、その値は、同
期イネーブルＥＮ信号がハイレベルとされた時点ｔ1 の
直後では「０」となる。
ムカウンタ１２の値と、サイクルタイムカウンタ１１の
値が減算され、減算回路１３からは、その減算値が出力
される。図４Ｇに示すように、補正されたサイクルタイ
ムカウンタ１２の値（図４Ｆ）と、サイクルタイムカウ
ンタ１１の値（図４Ｅ）とを減算すると、その値は、同
期イネーブルＥＮ信号がハイレベルとされた時点ｔ1 の
直後では「０」となる。
【００４５】サイクルタイムカウンタ１１は、バス内の
サイクルマスタに合わせてタイミング調整されるため、
時間が経過すると、カウンタの値にずれが生じる場合が
ある。このような場合には、減算回路１３の出力は
「０」以外となる。
サイクルマスタに合わせてタイミング調整されるため、
時間が経過すると、カウンタの値にずれが生じる場合が
ある。このような場合には、減算回路１３の出力は
「０」以外となる。
【００４６】減算回路１３の出力がは「０」以外となる
と、時点ｔ2 で、図４Ｃに示すように、調整タイミング
信号ＴＭがハイレベルとなる。調整タイミング信号ＴＭ
がハイレベルになると、同期制御回路１６の出力によ
り、サイクルタイムカウンタ１２の進み／遅れが調整さ
れる。この場合、図４Ｄに示すように、サイクルタイム
カウンタ１２の値が「７４」から「７６」にスキップさ
れる。これにより、減算回路１３の出力は「０」となる
ように、制御される。
と、時点ｔ2 で、図４Ｃに示すように、調整タイミング
信号ＴＭがハイレベルとなる。調整タイミング信号ＴＭ
がハイレベルになると、同期制御回路１６の出力によ
り、サイクルタイムカウンタ１２の進み／遅れが調整さ
れる。この場合、図４Ｄに示すように、サイクルタイム
カウンタ１２の値が「７４」から「７６」にスキップさ
れる。これにより、減算回路１３の出力は「０」となる
ように、制御される。
【００４７】このように、この例では、サイクルタイム
カウンタの値をオフセット値により補正しており、２つ
のバスのフレームのタイミングがオフセット値だけ離れ
て同期制御される。
カウンタの値をオフセット値により補正しており、２つ
のバスのフレームのタイミングがオフセット値だけ離れ
て同期制御される。
【００４８】図５は、このようにサイクルタイムカウン
タをオフセット値で補正したときのタイムスタンプの付
け替え処理を行う回路の一例を示すものである。
タをオフセット値で補正したときのタイムスタンプの付
け替え処理を行う回路の一例を示すものである。
【００４９】図５において、第１のバスからのタイムス
タンプが入力端子５１に供給される。第１のバスからの
タイムスタンプは、データ受信回路５２に供給され、デ
ータ受信回路５２で、第１のバスのタイムスタンプが抽
出される。このタイムスタンプは、加算回路５３に送ら
れる。
タンプが入力端子５１に供給される。第１のバスからの
タイムスタンプは、データ受信回路５２に供給され、デ
ータ受信回路５２で、第１のバスのタイムスタンプが抽
出される。このタイムスタンプは、加算回路５３に送ら
れる。
【００５０】加算回路５３には、レジスタ５４からオフ
セット値か与えられる。オフセット値は、前述したよう
に、サイクルタイムカウンタ１２のカウンタ値とサイク
ルタイムカウンタ１１のカウンタ値とを減算することに
より求められる。
セット値か与えられる。オフセット値は、前述したよう
に、サイクルタイムカウンタ１２のカウンタ値とサイク
ルタイムカウンタ１１のカウンタ値とを減算することに
より求められる。
【００５１】加算回路５３で、受け取ったタイムスタン
プの値に、オフセット値が加えられる。このように、オ
フセット値が加えられたタイムスタンプは、データ受信
回路５２に送り返され、データ受信回路５２で、タイム
スタンプの入れ替え処理が行われる。
プの値に、オフセット値が加えられる。このように、オ
フセット値が加えられたタイムスタンプは、データ受信
回路５２に送り返され、データ受信回路５２で、タイム
スタンプの入れ替え処理が行われる。
【００５２】入れ換えられたタイムスタンプは、エラー
検出コード付加回路５５に供給される。エラー検出コー
ド付加回路５５で、ＣＲＣコードの計算がやり直され、
ＣＲＣエラー検出コードが付け替えられる。
検出コード付加回路５５に供給される。エラー検出コー
ド付加回路５５で、ＣＲＣコードの計算がやり直され、
ＣＲＣエラー検出コードが付け替えられる。
【００５３】エラー検出コード付加回路５５の出力は、
データ送信回路５６に供給される。データ送信回路５６
により、オフセットが付加されたタイムスタンプがデー
タ送信回路５６から出力され、これが他方のバスへの出
力として、出力端子５７から出力される。
データ送信回路５６に供給される。データ送信回路５６
により、オフセットが付加されたタイムスタンプがデー
タ送信回路５６から出力され、これが他方のバスへの出
力として、出力端子５７から出力される。
【００５４】なお、加算回路５３には、サイクルタイム
カウンタ１１とサイクルタイムカウンタ１２とのサイク
ルタイムの差に基づくオフセット値が与えられる。そし
て、上述の例では、端子５１側から端子５７側にデータ
が流れているが、ブリッジには、双方向にデータがやり
取りされる。反対方向の場合には、加算回路５３に入力
される値は、正負反対の値が用いられる。
カウンタ１１とサイクルタイムカウンタ１２とのサイク
ルタイムの差に基づくオフセット値が与えられる。そし
て、上述の例では、端子５１側から端子５７側にデータ
が流れているが、ブリッジには、双方向にデータがやり
取りされる。反対方向の場合には、加算回路５３に入力
される値は、正負反対の値が用いられる。
【００５５】なお、この発明は、有線によるブリッジば
かりでなく、ワイヤレスノード間を無線で接続するよう
な場合にも同様に適用できる。
かりでなく、ワイヤレスノード間を無線で接続するよう
な場合にも同様に適用できる。
【００５６】このように、この例では、サイクルタイム
カウンタの値をオフセット値により補正している。すな
わち、この発明が適用されたシステムでは、図６に示す
ように、一方のバスのフレーム（図６Ａ）と他方のバス
のフレーム（図６Ｂ）との間で一定のオフセット値が維
持されて同期がとられるため、フレームの先頭を一致さ
せる必要がない。このため、通信が途切れることがな
く、瞬時に同期をとることができる。
カウンタの値をオフセット値により補正している。すな
わち、この発明が適用されたシステムでは、図６に示す
ように、一方のバスのフレーム（図６Ａ）と他方のバス
のフレーム（図６Ｂ）との間で一定のオフセット値が維
持されて同期がとられるため、フレームの先頭を一致さ
せる必要がない。このため、通信が途切れることがな
く、瞬時に同期をとることができる。
【００５７】
【発明の効果】この発明によれば、互いにフレーム同期
を維持しながらデータ送受信する複数のノードからなる
バス同士をブリッジで接続する際に、各バスを接続する
ためのブリッジの処理時間に、ブリッジを介して送信さ
れるデータ中の内部時間を各バス間の同期タイミングの
オフセット値分だけ修正することでバス間の同期が確立
される。また、この発明によれば、各バスを接続するブ
リッジの処理時間に、ブリッジを介して送信されるデー
タ中の内部時間を各バス間の同期タイミングのオフセッ
ト値分だけ修正することでデータ中の内部時間を付け替
えが行われる。このため、各バスのサイクルタイムカウ
ンタを一致させる必要がなくなり、通信を一時的に中断
させることなく、瞬時に同期をとることができる。
を維持しながらデータ送受信する複数のノードからなる
バス同士をブリッジで接続する際に、各バスを接続する
ためのブリッジの処理時間に、ブリッジを介して送信さ
れるデータ中の内部時間を各バス間の同期タイミングの
オフセット値分だけ修正することでバス間の同期が確立
される。また、この発明によれば、各バスを接続するブ
リッジの処理時間に、ブリッジを介して送信されるデー
タ中の内部時間を各バス間の同期タイミングのオフセッ
ト値分だけ修正することでデータ中の内部時間を付け替
えが行われる。このため、各バスのサイクルタイムカウ
ンタを一致させる必要がなくなり、通信を一時的に中断
させることなく、瞬時に同期をとることができる。
【図１】ブリッジによる結合の説明に用いるブロック図
である。
である。
【図２】この発明が適用されたブリッジ内の同期回路の
一例のブロック図である。
一例のブロック図である。
【図３】この発明が適用されたブリッジ内の同期回路に
おけるオフセット回路の一例のブロック図である。
おけるオフセット回路の一例のブロック図である。
【図４】この発明が適用されたブリッジ内の同期回路の
一例の説明に用いるタイミング図である。
一例の説明に用いるタイミング図である。
【図５】この発明が適用されたブリッジ内のタイムスタ
ンプ付け替え回路の一例のブロック図である。
ンプ付け替え回路の一例のブロック図である。
【図６】この発明が適用されたブリッジで接続したのと
きバスのタイミングを示す略線図である。
きバスのタイミングを示す略線図である。
【図７】無線ＬＡＮの一例のブロック図である。
【図８】ブリッジの構造の説明に用いる機能ブロック図
である。
である。
【図９】無線ＬＡＮの説明に用いるブロック図である。
【図１０】ＩＥＥＥ１３９４のフレーム構造を示す略線
図である。
図である。
【図１１】従来のブリッジ間の同期回路の一例のブロッ
ク図である。
ク図である。
１１，１２・・・サイクルタイムカウンタ、１３・・・
減算回路、１４・・・オフセット回路、１６・・・同期
制御回路
減算回路、１４・・・オフセット回路、１６・・・同期
制御回路
フロントページの続き
(56)参考文献 特開 平10−32603（ＪＰ，Ａ)
特開2001−57567（ＪＰ，Ａ)
Ｔ．Ｓａｔｏ，Ｓｙｎｃｈｒｏｎｉｚ
ｉｎｇ ｃｙｃｌｅ ｍａｓｔｅｒ ｔ
ｏ ｅｘｔｅｒｎａｌ ｔｉｍｉｎｇ
ｉｎｆｏｒｍａｔｉｏｎ ｖｉａ ｃｙ
ｃｌｅ ｓｌａｖｅ，ＩＥＥＥ Ｐ
1394．１ Ｄｏｃｕｍｅｎｔｓ，1998年
１月26日，ｈｔｔｐ：／／ｇｒｏｕｐｅ
ｒ．ｉｅｅｅ．ｏｒｇ／ｇｒｏｕｐｓ
／1394／１／Ｄｏｃｕｍｅｎｔｓ／ＢＲ
008ｒ00．ｐｄｆ
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/46
H04L 7/00
Claims (4)
- 【請求項１】 互いにフレーム同期を維持しながらデー
タ送受信する複数のノードからなるバス同士をブリッジ
で接続して構成されるネットワークの同期方法におい
て、第１のバスのサイクルタイムカウンタ値と第２のバスの
サイクルタイムカウンタ値からオフセット値を演算する
ステップと、 各バスを接続するためのブリッジの処理時間に、該ブリ
ッジを介して送信されるデータ中の内部時間を上記オフ
セット値分補正するステップと、 上記第１のバスのサイクルタイムカウンタ値と、上記補
正された第２のバスのサイクルタイムカウンタ値との差
分を演算する演算するステップと、 上記演算結果に基づいて、上記第２のバスのサイクルタ
イムカウンタ値の調整を行う制御ステップ とを有するこ
とを特徴とする同期方法。 - 【請求項２】 互いにフレーム同期を維持しながらデー
タ送受信する複数のノードからなるバス同士を接続する
ブリッジにおいて、 各バスを接続するブリッジの処理時間に、該ブリッジを
介して送信されるデータ中の内部時間を各バス間の同期
タイミングのオフセット分だけ修正することで該データ
中の内部時間を付け替えることを特徴とするブリッジ。 - 【請求項３】 互いにフレーム同期を維持しながらデー
タ送受信する複数のノードからなるバス同士を接続する
ブリッジにおいて、 第１のバスのサイクルタイムカウンタ値を保持する第１
のメモリと、 第２のバスのサイクルタイムカウンタ値を保持する第２
のメモリと、 上記第２のバスのサイクルタイムカウンタ値を上記第１
及び第２のバス間の同期タイミングのオフセット分だけ
補正を行うオフセット手段と、 第１のバスのサイクルタイムカウンタ値と、上記補正さ
れた第２のバスのサイクルタイムカウンタ値との差分を
演算する演算回路と、 上記演算結果に基づいて、上記第２のバスのサイクルタ
イムカウンタ値の調整を行う制御手段とを備えることを
特徴とするブリッジ。 - 【請求項４】 互いにフレーム同期を維持しながらデー
タ送受信する複数のノードからなるバス同士をブリッジ
で接続して構成されるネットワークの同期方法におい
て、 上記バス同士の同期スタート時の各バス間の同期タイミ
ングのオフセット分を維持することで該バス間の同期を
確立する同期方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06093298A JP3397124B2 (ja) | 1998-03-12 | 1998-03-12 | 同期方法及びブリッジ |
| AU18588/99A AU1858899A (en) | 1998-03-12 | 1999-03-04 | Synchronizing method and bridge |
| TW088103418A TW412897B (en) | 1998-03-12 | 1999-03-05 | Synchronizing method and bridge |
| US09/262,922 US6879602B1 (en) | 1998-03-12 | 1999-03-05 | Synchronizing method and bridge |
| KR1019990007756A KR100577465B1 (ko) | 1998-03-12 | 1999-03-09 | 동기방법 및 브릿지 |
| DE69933724T DE69933724T2 (de) | 1998-03-12 | 1999-03-10 | Synchronisationsverfahren und Netzwerkbrücke |
| EP99301812A EP0942556B1 (en) | 1998-03-12 | 1999-03-10 | Synchronizing method and bridge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06093298A JP3397124B2 (ja) | 1998-03-12 | 1998-03-12 | 同期方法及びブリッジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261579A JPH11261579A (ja) | 1999-09-24 |
| JP3397124B2 true JP3397124B2 (ja) | 2003-04-14 |
Family
ID=13156659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06093298A Expired - Lifetime JP3397124B2 (ja) | 1998-03-12 | 1998-03-12 | 同期方法及びブリッジ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6879602B1 (ja) |
| EP (1) | EP0942556B1 (ja) |
| JP (1) | JP3397124B2 (ja) |
| KR (1) | KR100577465B1 (ja) |
| AU (1) | AU1858899A (ja) |
| DE (1) | DE69933724T2 (ja) |
| TW (1) | TW412897B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7933295B2 (en) | 1999-04-13 | 2011-04-26 | Broadcom Corporation | Cable modem with voice processing capability |
| JP3353824B2 (ja) | 1999-04-22 | 2002-12-03 | 日本電気株式会社 | ネットワーク同期システム及びネットワーク同期方法 |
| US7023833B1 (en) | 1999-09-10 | 2006-04-04 | Pulse-Link, Inc. | Baseband wireless network for isochronous communication |
| JP3424620B2 (ja) | 1999-09-24 | 2003-07-07 | 日本電気株式会社 | アイソクロナスパケット転送方法，該転送用制御プログラムの記録媒体，ブリッジ及びパケット転送制御ｌｓｉ |
| ATE372625T1 (de) * | 2000-02-18 | 2007-09-15 | Bridgeco Ag | Mehrtor-brücke zur lieferung von netzwerkverbindungen |
| KR20010093495A (ko) * | 2000-03-29 | 2001-10-29 | 전주범 | 케이블모뎀의 타임스탬프 복원회로 |
| US6895009B1 (en) * | 2000-04-07 | 2005-05-17 | Omneon Video Networks | Method of generating timestamps for isochronous data |
| JP3748376B2 (ja) * | 2000-08-22 | 2006-02-22 | 松下電器産業株式会社 | 送信装置、ソースパケット生成装置、パケット形態決定方法、及び記録媒体 |
| EP1198085B1 (en) | 2000-10-10 | 2011-06-08 | Sony Deutschland GmbH | Cycle synchronization between interconnected sub-networks |
| US7035246B2 (en) * | 2001-03-13 | 2006-04-25 | Pulse-Link, Inc. | Maintaining a global time reference among a group of networked devices |
| EP1370956B1 (de) | 2001-03-15 | 2005-08-10 | Robert Bosch Gmbh | Bussystem aus wenigstens zwei datenbussen |
| JP3698074B2 (ja) | 2001-06-15 | 2005-09-21 | 日本電気株式会社 | ネットワーク同期方法、ｌｓｉ、バスブリッジ、ネットワーク機器、およびプログラム |
| JP3702261B2 (ja) | 2002-09-30 | 2005-10-05 | 株式会社東芝 | タイムスタンプ補正回路および補正方法 |
| FR2853173B1 (fr) * | 2003-03-25 | 2006-01-06 | Canon Kk | Procede de maintien d'un debit de lecture constant des donnees d'un flux de donnees isochrones traversant un pont, programme d'ordinateur et pont correspondants |
| US8208499B2 (en) | 2003-06-13 | 2012-06-26 | Dtvg Licensing, Inc. | Framing structure for digital broadcasting and interactive services |
| US7369633B2 (en) * | 2003-06-13 | 2008-05-06 | The Directv Group, Inc. | Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems |
| US7237135B1 (en) * | 2003-12-29 | 2007-06-26 | Apple Inc. | Cyclemaster synchronization in a distributed bridge |
| KR100597436B1 (ko) * | 2004-12-15 | 2006-07-10 | 한국전자통신연구원 | 무선 1394 시스템의 사이클 타임 동기화 장치 및 그 방법 |
| DE102005018837A1 (de) * | 2005-04-22 | 2006-10-26 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Synchronisation zweier Bussysteme sowie Anordnung aus zwei Bussystemen |
| DE102005061155A1 (de) * | 2005-12-21 | 2007-06-28 | Bosch Rexroth Ag | Kommunikationsstruktur |
| US8310996B2 (en) | 2006-08-07 | 2012-11-13 | Qualcomm Incorporated | Conditional scheduling for asynchronous wireless communication |
| US9008002B2 (en) | 2006-08-07 | 2015-04-14 | Qualcomm Incorporated | Conditional requests for asynchronous wireless communication |
| US8340027B2 (en) | 2006-08-07 | 2012-12-25 | Qualcomm Incorporated | Monitor period for asynchronous wireless communication |
| US8737313B2 (en) | 2006-08-07 | 2014-05-27 | Qualcomm Incorporated | Transmit time segments for asynchronous wireless communication |
| US8416762B2 (en) | 2006-08-07 | 2013-04-09 | Qualcomm Incorporated | Message exchange scheme for asynchronous wireless communication |
| US20120027146A1 (en) * | 2009-02-24 | 2012-02-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Clock recovery in a communications network |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5495482A (en) | 1989-09-29 | 1996-02-27 | Motorola Inc. | Packet transmission system and method utilizing both a data bus and dedicated control lines |
| US5128971A (en) | 1991-01-14 | 1992-07-07 | Motorola, Inc. | Frequency synchronization apparatus |
| US5428603A (en) * | 1993-05-17 | 1995-06-27 | Hughes Aircraft Company | Synchronous time division multiple access interrogate-respond data communication network |
| US5408506A (en) | 1993-07-09 | 1995-04-18 | Apple Computer, Inc. | Distributed time synchronization system and method |
| CA2109534A1 (en) * | 1993-11-19 | 1995-05-20 | Mauricio Peres | Interface device |
| US5434996A (en) * | 1993-12-28 | 1995-07-18 | Intel Corporation | Synchronous/asynchronous clock net with autosense |
| US5557755A (en) * | 1994-02-24 | 1996-09-17 | Apple Computer, Inc. | Method and system for improving bus utilization efficiency |
| US5546546A (en) * | 1994-05-20 | 1996-08-13 | Intel Corporation | Method and apparatus for maintaining transaction ordering and arbitrating in a bus bridge |
| DE69621725T2 (de) | 1995-03-29 | 2003-01-30 | Koninklijke Philips Electronics N.V., Eindhoven | System zur bereitstellung eines vorgegebenen zeitbezugs zwischen eingabe und ausgabe von daten sowie sender und empfänger für ein solches system |
| US5664165A (en) * | 1995-04-19 | 1997-09-02 | International Business Machines Corporation | Generation of a synthetic clock signal in synchronism with a high frequency clock signal and corresponding to a low frequency clock signal |
| US5721839A (en) * | 1995-10-13 | 1998-02-24 | Compaq Computer Corporation | Apparatus and method for synchronously providing a fullness indication of a dual ported buffer situated between two asynchronous buses |
| US5692200A (en) * | 1995-10-16 | 1997-11-25 | Compaq Computer Corporation | Bridge circuit for preventing data incoherency by holding off propagation of data transfer completion interrupts until data clears the bridge circuit |
| JP3403284B2 (ja) * | 1995-12-14 | 2003-05-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理システム及びその制御方法 |
| AU2651497A (en) | 1996-05-07 | 1997-11-26 | Yamaha Corporation | Method and system for transmitting data |
| US5870567A (en) * | 1996-12-31 | 1999-02-09 | Compaq Computer Corporation | Delayed transaction protocol for computer system bus |
| US6032261A (en) * | 1997-12-30 | 2000-02-29 | Philips Electronics North America Corp. | Bus bridge with distribution of a common cycle clock to all bridge portals to provide synchronization of local buses, and method of operation thereof |
| US6128318A (en) * | 1998-01-23 | 2000-10-03 | Philips Electronics North America Corporation | Method for synchronizing a cycle master node to a cycle slave node using synchronization information from an external network or sub-network which is supplied to the cycle slave node |
| US6044414A (en) * | 1998-02-17 | 2000-03-28 | Advanced Micro Devices, Inc. | System for preventing a DMA controller from evaluating its DRQ input once a DMA operation has started until the DRQ input has been updated |
| US6101566A (en) * | 1998-03-13 | 2000-08-08 | Compaq Computer Corporation | Computer system with bridge logic that includes an internal modular expansion bus and a common target interface for internal target devices |
| US6347084B1 (en) | 1998-05-28 | 2002-02-12 | U.S. Philips Corporation | Method of timestamp synchronization of a reservation-based TDMA protocol |
-
1998
- 1998-03-12 JP JP06093298A patent/JP3397124B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-04 AU AU18588/99A patent/AU1858899A/en not_active Abandoned
- 1999-03-05 TW TW088103418A patent/TW412897B/zh not_active IP Right Cessation
- 1999-03-05 US US09/262,922 patent/US6879602B1/en not_active Expired - Lifetime
- 1999-03-09 KR KR1019990007756A patent/KR100577465B1/ko not_active IP Right Cessation
- 1999-03-10 DE DE69933724T patent/DE69933724T2/de not_active Expired - Lifetime
- 1999-03-10 EP EP99301812A patent/EP0942556B1/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｔ．Ｓａｔｏ，Ｓｙｎｃｈｒｏｎｉｚｉｎｇ ｃｙｃｌｅ ｍａｓｔｅｒ ｔｏ ｅｘｔｅｒｎａｌ ｔｉｍｉｎｇ ｉｎｆｏｒｍａｔｉｏｎ ｖｉａ ｃｙｃｌｅ ｓｌａｖｅ，ＩＥＥＥ Ｐ１３９４．１ Ｄｏｃｕｍｅｎｔｓ，１９９８年１月２６日，ｈｔｔｐ：／／ｇｒｏｕｐｅｒ．ｉｅｅｅ．ｏｒｇ／ｇｒｏｕｐｓ／１３９４／１／Ｄｏｃｕｍｅｎｔｓ／ＢＲ００８ｒ００．ｐｄｆ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11261579A (ja) | 1999-09-24 |
| EP0942556B1 (en) | 2006-10-25 |
| DE69933724D1 (de) | 2006-12-07 |
| KR19990077712A (ko) | 1999-10-25 |
| AU1858899A (en) | 1999-09-23 |
| DE69933724T2 (de) | 2007-09-13 |
| EP0942556A2 (en) | 1999-09-15 |
| TW412897B (en) | 2000-11-21 |
| US6879602B1 (en) | 2005-04-12 |
| EP0942556A3 (en) | 2004-01-07 |
| KR100577465B1 (ko) | 2006-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3397124B2 (ja) | 同期方法及びブリッジ | |
| JP3371174B2 (ja) | パケット受信装置 | |
| JP2535615B2 (ja) | デ―タ同期伝送方式 | |
| EP1989847B1 (en) | System and method for transferring different types of streaming and packetized data across an ethernet transmission line using a frame and packet structure demarcated with ethernet coding violations | |
| EP1267506A2 (en) | Network synchronization technique | |
| JPH0897807A (ja) | パケット伝送方式 | |
| KR20010040558A (ko) | 등시성 데이터 패킷의 예측적인 시간 스탬핑을 위한 장치및 방법 | |
| EP0828394B1 (en) | A device and method for converting data transfer rate in communication of digital audio/video data | |
| EP1087572A2 (en) | Band with allocation in IEEE 1394 serial bus | |
| KR100655625B1 (ko) | 무선 네트워크 | |
| WO2011142583A2 (en) | Method and system for isochronous communication in audio/video networks | |
| WO2011074869A2 (ko) | 통신 시스템에서 클럭 동기화 방법 | |
| JPH07321759A (ja) | 通信方式 | |
| US6633578B1 (en) | Transmission interface unit in transmission system | |
| JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
| JP2001358766A (ja) | パケット通信システム、パケット通信方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP3412688B2 (ja) | 伝送路間のブリッジシステム及び方法 | |
| JP4302483B2 (ja) | データ伝送方法およびデータ伝送装置 | |
| AU2004200167B2 (en) | Synchronizing method and bridge | |
| JP3827297B2 (ja) | 送信装置、受信装置、ネットワーク、送信方法、及び受信方法 | |
| JP4240572B2 (ja) | ディジタル信号変換装置 | |
| JP2000324136A (ja) | パケット伝送方式 | |
| JPH10257080A (ja) | データ転送方法及び装置 | |
| JP2000174810A (ja) | 伝送システム、インターフェース装置および伝送方法 | |
| JP3578156B2 (ja) | パケット受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140214 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |