JP6581240B2 - ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 - Google Patents
ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 Download PDFInfo
- Publication number
- JP6581240B2 JP6581240B2 JP2018074504A JP2018074504A JP6581240B2 JP 6581240 B2 JP6581240 B2 JP 6581240B2 JP 2018074504 A JP2018074504 A JP 2018074504A JP 2018074504 A JP2018074504 A JP 2018074504A JP 6581240 B2 JP6581240 B2 JP 6581240B2
- Authority
- JP
- Japan
- Prior art keywords
- network
- node
- phase delay
- network nodes
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0647—Synchronisation among TDM nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0673—Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
Claims (26)
- ネットワーク内でネットワークのロック状態が発生した後に複数のネットワークノードを同期する方法であって、前記ネットワークのロック状態は、全ての前記ネットワークノードのローカルクロック信号がマスタークロック信号にロックされると発生し、前記方法は、
前記複数のネットワークノードの各々に起因する固有の位相遅延を補償することにより前記複数のネットワークノードの各々において同時に、ローカルトリガ信号を生成するステップであって、前記ローカルトリガ信号は、前記複数のネットワークノードの各々において発生するイベントを同期するために使用される、ステップと、
前記ネットワークのロック状態が発生した後に前記複数のネットワークノードの各々において前記固有の位相遅延を算出するステップと、
前記複数のネットワークノードの各々の中に累積位相遅延を格納するステップと、を備え、
各固有の位相遅延はデータフレームがネットワークノードの受信ピンから同じ前記ネットワークノードの送信ピンまで伝播するために必要とする位相遅延の量から成り、
前記複数のネットワークノードの各々の中に格納される前記累積位相遅延は、前記ネットワークのソースノードとそれぞれの各ネットワークノードとの間に配置される前記ネットワークノードに起因する前記固有の位相遅延を統合することにより計算され、
前記固有の位相遅延を算出する前記ステップの後であって累積位相遅延を格納する前記ステップの前に、
前記複数のネットワークノードの各々において算出された前記固有の位相遅延を全てのネットワークノードへ送信するステップと、
前記複数のネットワークノードの各々における前記累積位相遅延を、前記ソースノードとそれぞれの各ネットワークノードとの間に配置される前記ネットワークノードに起因する前記固有の位相遅延を統合することにより算出するステップと
をさらに備えることを特徴とする方法。 - ネットワーク内でネットワークのロック状態が発生した後に複数のネットワークノードを同期する方法であって、前記ネットワークのロック状態は、全ての前記ネットワークノードのローカルクロック信号がマスタークロック信号にロックされると発生し、前記方法は、
前記複数のネットワークノードの各々に起因する固有の位相遅延を補償することにより前記複数のネットワークノードの各々において同時に、ローカルトリガ信号を生成するステップであって、前記ローカルトリガ信号は、前記複数のネットワークノードの各々において発生するイベントを同期するために使用される、ステップと、
前記ネットワークのロック状態が発生した後に前記複数のネットワークノードの各々において前記固有の位相遅延を算出するステップと、
前記複数のネットワークノードの各々の中に累積位相遅延を格納するステップと、を備え、
各固有の位相遅延はデータフレームがネットワークノードの受信ピンから同じ前記ネットワークノードの送信ピンまで伝播するために必要とする位相遅延の量から成り、
前記複数のネットワークノードの各々の中に格納される前記累積位相遅延は、前記ネットワークのソースノードとそれぞれの各ネットワークノードとの間に配置される前記ネットワークノードに起因する前記固有の位相遅延を統合することにより計算され、
前記固有の位相遅延を算出する前記ステップの後であって累積位相遅延を格納する前記ステップの前に、
各ネットワークノードにおいて計算された前記累積位相遅延を次の下流ネットワークノードへ送信するステップをさらに備える方法。 - ネットワーク内でネットワークのロック状態が発生した後に複数のネットワークノードを同期する方法であって、前記ネットワークのロック状態は、全ての前記ネットワークノードのローカルクロック信号がマスタークロック信号にロックされると発生し、前記方法は、
前記複数のネットワークノードの各々に起因する固有の位相遅延を補償することにより前記複数のネットワークノードの各々において同時に、ローカルトリガ信号を生成するステップであって、前記ローカルトリガ信号は、前記複数のネットワークノードの各々において発生するイベントを同期するために使用される、ステップと、
前記ネットワークのロック状態が発生した後に前記複数のネットワークノードの各々において前記固有の位相遅延を算出するステップと、
前記複数のネットワークノードの各々の中に累積位相遅延を格納するステップと、を備え、
各固有の位相遅延はデータフレームがネットワークノードの受信ピンから同じ前記ネットワークノードの送信ピンまで伝播するために必要とする位相遅延の量から成り、
前記複数のネットワークノードの各々の中に格納される前記累積位相遅延は、前記ネットワークのソースノードとそれぞれの各ネットワークノードとの間に配置される前記ネットワークノードに起因する前記固有の位相遅延を統合することにより計算され、
前記ソースノードにより受信されるか前記ソースノード内で生成されるソーストリガ信号と前記ネットワークのマスターノードにより生成されるデータフレームの所定のバイトとの間でオフセット値を測定するステップと、
前記オフセット値を、前記ネットワークを経由して前記複数のネットワークノードの各々へ送信するステップと、
をさらに備える方法。 - 前記測定するステップの後であって前記送信するステップの前に、
前記ソースノードにおいて算出されたジッタ値を前記オフセット値に加算するステップと、その統合されたジッタ及びオフセット値を、前記ネットワークを経由して前記複数のネットワークノードの各々へ送信するステップをさらに備える、請求項3に記載の方法。 - 前記オフセット値は前記データフレームの前記所定のバイト内で前記複数のネットワークノードの各々へ送信される、請求項3に記載の方法。
- さらに、前記マスターノードによって送信されるデータフレームを前記複数のネットワークノードの各々において受信するステップであって、
特定のネットワークノードが前記受信したデータフレームのうちの1つの前記所定のバイト内で前記オフセット値を検出したとき、前記特定のネットワークノードによって実行される前記方法は、
カウントダウンタイマを所定値から開始するステップと、
前記カウントダウンタイマのカウント値が、前記所定値から前記オフセット値と前記特定のネットワークノード内に格納された前記累積位相遅延とを統合した遅延を引いた値と一旦等価になると、ローカルトリガ信号を生成するステップと、
前記特定のネットワークノードにおけるイベントを前記ローカルトリガ信号に同期するステップと、
をさらに備える、請求項5に記載の方法。 - 前記オフセット値を送信する前記ステップの前に、前記方法は、有効トリガの指示を前記ネットワークを経由して前記複数のネットワークノードの各々に送信するステップを備え、前記オフセット値を検出する前記ステップの前に、前記方法は、前記有効トリガの前記指示を検出するステップを備える、請求項6に記載の方法。
- 前記方法は前記複数のネットワークノードの各々において発生する前記イベントが共通のタイムマーカに同期されることができるようにする、請求項1−3のいずれか一項に記載の方法。
- 前記イベントは前記複数のネットワークノードの各々におけるクロック信号の生成を含む、請求項8に記載の方法。
- 前記イベントは前記複数のネットワークノードの各々におけるデータサンプリングを含む、請求項8に記載の方法。
- 前記イベントは前記複数のネットワークノードの各々における入力/出力(I/O)信号の生成を含む、請求項8に記載の方法。
- 前記I/O信号は前記複数のネットワークノードの各々に結合されたディスプレイ画面を同期するために使用される、請求項11に記載の方法。
- 前記I/O信号は前記複数のネットワークノードの各々に結合されたカメラによる画像取込を同期するために使用される、請求項11に記載の方法。
- 前記I/O信号は前記複数のネットワークノードの各々に結合されたスピーカに供給される音響信号を同期するために使用される、請求項11に記載の方法。
- ネットワーク内で相互接続された複数のネットワークノードを備えた通信システムであって、前記通信システムは、
ソースノードであって、ソーストリガ信号と前記ソースノードにより受信されたデータフレームの所定のバイトとの間のオフセット値を算出し、前記オフセット値を、前記ネットワークを経由して前記データフレームの前記所定のバイト内で送信するように構成された、ソースノードと、
伝送線路のネットワークにより前記ソースノードに結合された複数のネットワークノードであって、前記複数のネットワークノードは、
前記ソースノードによって送信されるデータフレームを受信し、
前記オフセット値を前記受信したデータフレームのうちの1つの前記所定のバイト内で検出し、
前記複数のネットワークノードに結合されたデバイスを同期するためにローカルトリガ信号を生成し、前記ローカルトリガ信号は、前記複数のネットワークノードの各々に起因する固有の位相遅延を補償することにより前記複数のネットワークノードの各々において同時に生成される、
ように構成されている、前記複数のネットワークノードと、
を備え、
前記複数のネットワークノードと前記ソースノードは個別の遅延計算回路をそれぞれ含み、前記遅延計算回路は、
ネットワークのロック状態が発生した後に特定のネットワークノードに起因する前記固有の位相遅延を決定するためのカウンタであって、前記固有の位相遅延はデータフレームが前記特定のネットワークノードの受信ピンから前記特定のネットワークノードの送信ピンまで伝播するために必要とする位相遅延の量からなる、前記カウンタと、
前記特定のネットワークノードに起因する固有の位相遅延を格納するための第1の記憶装置と、
前記特定のネットワークノード内に累積位相遅延を格納するための第2の記憶装置であって、前記累積位相遅延は前記ソースノードと前記特定のネットワークノードとの間に配置される全てのネットワークノードに起因する固有の位相遅延を統合することにより計算される、前記第2の記憶装置と、
を備え、
前記複数のネットワークノードの各々はさらに、
送信された前記オフセット値を前記受信したデータフレームのうちの1つの所定のバイト内で検出するためのトリガ検出回路と、
一旦前記オフセット値が前記トリガ検出回路により検出されると、所定値からカウントダウンするためのカウントダウンタイマと、
前記カウントダウンタイマのカウント値が、前記所定値から前記オフセット値と前記特定のネットワークノードの前記第2の記憶装置内に格納された前記累積位相遅延とを統合した遅延を引いた値と一旦等価になると、ローカルトリガ信号を生成し、したがって前記生成されたローカルトリガ信号は、前記複数のネットワークノードの各々に起因する固有の位相遅延が補償されている、トリガ信号生成回路と、
前記特定のネットワークノードに結合されたデバイスを前記ローカルトリガ信号に同期するための同期回路と、
を備える、通信システム。 - 前記ソースノードはさらにジッタ比較回路を備え、前記ジッタ比較回路は、
ジッタ値を計算し、
統合されたオフセット及びジッタ値を生成するために、前記ジッタ値を前記ソースノードにより算出された前記オフセット値に加算し、
前記統合されたオフセット及びジッタ値を、前記オフセット値の代わりに、前記ネットワーク経由で前記データフレームの前記所定のバイト内で送信する、
ことによりネットワークのジッタを補償するように構成されている、請求項15に記載の通信システム。 - 前記トリガ検出回路は前記所定のバイト内で有効データビットを検出するために構成された論理ゲートを備える、請求項15に記載の通信システム。
- 前記有効データビットは前記オフセット値に相当する、請求項17に記載の通信システム。
- 前記有効データビットは前記オフセット値と、前記ソースノードにより生成され前記オフセット値と共に前記所定のバイト内で送信されるジッタ値とを加算した値に相当する、請求項17に記載の通信システム。
- さらに、前記オフセット値と前記累積位相遅延とを統合した遅延を生成するための加算器と、前記統合した遅延を前記所定値から減算するための減算器とを備える、請求項17に記載の通信システム。
- 前記所定値は前記ソースノードにより送信される前記データフレームのフレームサイズの2倍に実質的に等しい、請求項15に記載の通信システム。
- 前記遅延計算回路と、前記トリガ検出回路と、前記カウントダウンタイマと、前記トリガ信号生成回路とは、ネットワークインタフェースコントローラを備えた単一モノリシック基板上にそれぞれ具体化される、請求項15に記載の通信システム。
- 前記同期回路は前記デバイス内に含まれる独立したモノリシック基板上に具体化される、請求項15に記載の通信システム。
- 前記同期回路はネットワークインタフェースコントローラを備えた単一モノリシック基板上に具体化される、請求項15に記載の通信システム。
- 前記デバイスはマルチメディアデバイスを含む、請求項15に記載の通信システム。
- 前記デバイスはスピーカ、マイクロフォン、カメラ、及びディスプレイ画面を含むグループから選択される、請求項15に記載の通信システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/524,323 US8861664B2 (en) | 2012-06-15 | 2012-06-15 | Communication system and method for synchronizing a plurality of network nodes after a network lock condition occurs |
US13/524,323 | 2012-06-15 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015517272A Division JP2015524215A (ja) | 2012-06-15 | 2013-06-12 | ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018107837A JP2018107837A (ja) | 2018-07-05 |
JP6581240B2 true JP6581240B2 (ja) | 2019-09-25 |
Family
ID=48856928
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015517272A Pending JP2015524215A (ja) | 2012-06-15 | 2013-06-12 | ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 |
JP2018074504A Active JP6581240B2 (ja) | 2012-06-15 | 2018-04-09 | ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015517272A Pending JP2015524215A (ja) | 2012-06-15 | 2013-06-12 | ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8861664B2 (ja) |
EP (1) | EP2862300B1 (ja) |
JP (2) | JP2015524215A (ja) |
KR (1) | KR102195062B1 (ja) |
CN (1) | CN104396164B (ja) |
TW (1) | TWI511516B (ja) |
WO (1) | WO2013188059A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9733664B1 (en) * | 2013-03-14 | 2017-08-15 | Gamesys Ltd. | Method for expiring fault-tolerant timers using distributed locks |
DE102013209940A1 (de) * | 2013-05-28 | 2014-12-04 | Conti Temic Microelectronic Gmbh | Kamerasystem für Fahrzeuge |
US9794313B2 (en) * | 2014-05-09 | 2017-10-17 | Cisco Technology, Inc. | Methods and systems to facilitate synchronization of multiple media streams |
KR101868964B1 (ko) * | 2014-12-30 | 2018-06-19 | 주식회사 쏠리드 | 전송 딜레이 측정 및 보상이 가능한 노드 유닛 및 이를 포함하는 분산 안테나 시스템 |
US20170208609A1 (en) * | 2016-01-20 | 2017-07-20 | Microchip Technology Incorporated | Time Triggered Communication Channel In A Synchronous Network |
DE102016121757A1 (de) * | 2016-11-14 | 2018-05-17 | Ic-Haus Gmbh | Datenübertragungssystem zur zeitlichen Kopplung eines in einer Steuereinrichtung erzeugten Triggersignals mit einem in einer Empfangseinrichtung erzeugten Triggersignal |
US10324800B2 (en) * | 2017-01-19 | 2019-06-18 | Quanta Computer Inc. | System recovery using WoL |
KR101957728B1 (ko) | 2017-03-02 | 2019-03-14 | 충북대학교 산학협력단 | 무선 센서 네트워크의 저전력 동기화를 위한 밀도 기반의 다중 경로 스케줄링 시스템 및 방법 |
CN107942280A (zh) * | 2018-01-03 | 2018-04-20 | 中国电力科学研究院有限公司 | 一种用于对绝对延迟时间进行校准的方法及系统 |
US11112819B2 (en) * | 2018-08-28 | 2021-09-07 | Microchip Technology Incorporated | Method of clock gate analysis for improved efficiency of electronic circuitry system designs and related systems, methods and devices |
US12022411B2 (en) | 2018-09-13 | 2024-06-25 | Sony Semiconductor Solutions Corporation | Communication apparatus and communication system |
US11283454B2 (en) * | 2018-11-26 | 2022-03-22 | Mellanox Technologies, Ltd. | Synthesized clock synchronization between network devices |
CN111757391B (zh) * | 2019-03-29 | 2024-04-12 | 华为技术有限公司 | 一种通信方法及装置 |
CN110505563B (zh) * | 2019-09-11 | 2020-12-01 | 歌尔科技有限公司 | 无线耳机的同步检测方法、装置及无线耳机和存储介质 |
CN112153445B (zh) * | 2020-09-25 | 2022-04-12 | 四川湖山电器股份有限公司 | 一种分布式视频显示系统同步解码播放方法及系统 |
CN113011591B (zh) * | 2020-11-09 | 2023-07-28 | 深圳市腾讯计算机系统有限公司 | 一种用于多比特量子反馈控制的量子测控系统 |
KR20220063759A (ko) * | 2020-11-09 | 2022-05-17 | 션쩐 텐센트 컴퓨터 시스템즈 컴퍼니 리미티드 | 다중 비트 양자 피드백 제어를 위한 양자 측정 및 제어 시스템 |
US11606427B2 (en) | 2020-12-14 | 2023-03-14 | Mellanox Technologies, Ltd. | Software-controlled clock synchronization of network devices |
US11588609B2 (en) | 2021-01-14 | 2023-02-21 | Mellanox Technologies, Ltd. | Hardware clock with built-in accuracy check |
US11757613B2 (en) | 2021-05-20 | 2023-09-12 | The Hong Kong University Of Science And Technology | PAM-4 receiver with jitter compensation clock and data recovery |
CN113515107B (zh) * | 2021-07-22 | 2022-07-08 | 广州致远电子有限公司 | 一种采集设备以及触发同步方法 |
CN113839733A (zh) * | 2021-09-28 | 2021-12-24 | 北京航空航天大学 | 一种用于光通信的时钟同步装置与方法 |
US11907754B2 (en) | 2021-12-14 | 2024-02-20 | Mellanox Technologies, Ltd. | System to trigger time-dependent action |
US11706014B1 (en) | 2022-01-20 | 2023-07-18 | Mellanox Technologies, Ltd. | Clock synchronization loop |
US11917045B2 (en) | 2022-07-24 | 2024-02-27 | Mellanox Technologies, Ltd. | Scalable synchronization of network devices |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119341A (ja) * | 1986-11-07 | 1988-05-24 | Hitachi Ltd | サンプリング同期方式 |
US6611537B1 (en) | 1997-05-30 | 2003-08-26 | Centillium Communications, Inc. | Synchronous network for digital media streams |
FR2790892A1 (fr) * | 1999-03-12 | 2000-09-15 | Canon Kk | Procede et dispositif de controle de la synchronisation entre deux bus de communication serie d'un reseau |
JP2001177570A (ja) * | 1999-12-17 | 2001-06-29 | Mitsubishi Electric Corp | 通信ネットワークシステム、通信ネットワークシステムにおけるスレーブ装置、マスタ装置および中継装置ならびに通信ネットワークシステムにおける同期制御方法 |
US6674794B1 (en) * | 2000-02-04 | 2004-01-06 | Motorola, Inc. | System and method for sampling phase adjustment by an analog modem |
US7016998B2 (en) * | 2000-11-27 | 2006-03-21 | Silicon Graphics, Inc. | System and method for generating sequences and global interrupts in a cluster of nodes |
US8477616B1 (en) * | 2001-06-05 | 2013-07-02 | Avaya Inc. | Method for achieving high-availability of itineraries in a real-time network scheduled packet routing system |
JP3591493B2 (ja) * | 2001-07-25 | 2004-11-17 | ソニー株式会社 | ネットワークシステム、およびネットワークシステムの同期方法 |
GB2387516B (en) | 2002-04-11 | 2005-03-09 | Cambridge Broadband Ltd | Communication system |
WO2004008703A1 (en) * | 2002-07-10 | 2004-01-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Synchronous data transfer system for time-sensitive data in packet-switched networks |
US7502546B2 (en) * | 2003-10-29 | 2009-03-10 | Elbex Video Ltd. | Method and apparatus for digitally recording and synchronously retrieving a plurality of video signals |
US7551647B2 (en) | 2004-07-19 | 2009-06-23 | Qvidium Technologies, Inc. | System and method for clock synchronization over packet-switched networks |
US8027560B2 (en) * | 2007-02-05 | 2011-09-27 | Thales Avionics, Inc. | System and method for synchronizing playback of audio and video |
DE112007003435B4 (de) * | 2007-04-04 | 2014-06-05 | Mitsubishi Electric Corporation | Kommunikationssystem, Verwaltungsgerät, Kommunikationsgerät und Computerprogramm zur Zeitsynchronisation zwischen mehreren Knotengeräten in einem Netzwerk vom Ringtyp |
FR2916596A1 (fr) * | 2007-05-22 | 2008-11-28 | France Telecom | Synchronisation en phase de noeuds dans un reseau de telecommunications. |
US8179787B2 (en) * | 2009-01-27 | 2012-05-15 | Smsc Holding S.A.R.L. | Fault tolerant network utilizing bi-directional point-to-point communications links between nodes |
CN101431795B (zh) * | 2008-11-29 | 2012-10-10 | 中兴通讯股份有限公司 | 时间同步方法和装置 |
FR2949030B1 (fr) | 2009-08-04 | 2012-03-23 | Canon Kk | Procede et dispositif de synchronisation d'applications dans un reseau |
-
2012
- 2012-06-15 US US13/524,323 patent/US8861664B2/en active Active
-
2013
- 2013-05-27 TW TW102118696A patent/TWI511516B/zh active
- 2013-06-12 CN CN201380029954.9A patent/CN104396164B/zh active Active
- 2013-06-12 KR KR1020157000980A patent/KR102195062B1/ko active IP Right Grant
- 2013-06-12 WO PCT/US2013/041818 patent/WO2013188059A1/en active Application Filing
- 2013-06-12 JP JP2015517272A patent/JP2015524215A/ja active Pending
- 2013-06-12 EP EP13740085.9A patent/EP2862300B1/en active Active
-
2018
- 2018-04-09 JP JP2018074504A patent/JP6581240B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US8861664B2 (en) | 2014-10-14 |
WO2013188059A1 (en) | 2013-12-19 |
US20130336435A1 (en) | 2013-12-19 |
TWI511516B (zh) | 2015-12-01 |
KR102195062B1 (ko) | 2020-12-24 |
KR20150030727A (ko) | 2015-03-20 |
EP2862300A1 (en) | 2015-04-22 |
JP2015524215A (ja) | 2015-08-20 |
TW201401832A (zh) | 2014-01-01 |
CN104396164B (zh) | 2017-11-07 |
JP2018107837A (ja) | 2018-07-05 |
EP2862300B1 (en) | 2019-07-31 |
CN104396164A (zh) | 2015-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6581240B2 (ja) | ネットワークのロック状態が発生した後に複数のネットワークノードを同期する通信システム及び方法 | |
US8014423B2 (en) | Reference time distribution over a network | |
JP3977044B2 (ja) | 同期方法及び同期装置 | |
US7158596B2 (en) | Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop | |
US7106224B2 (en) | Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique | |
JP3698074B2 (ja) | ネットワーク同期方法、lsi、バスブリッジ、ネットワーク機器、およびプログラム | |
WO2008029438A1 (fr) | Circuit de reproduction de données | |
WO2012165115A1 (ja) | 同期装置及び同期方法 | |
US7272202B2 (en) | Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate | |
US7295559B2 (en) | Clock synchronization over a packet network using SRTS without a common network clock | |
EP1547296B1 (en) | System and method for transferring data among transceivers substantially void of data dependent jitter | |
JP3499818B2 (ja) | タイムスタンプのオフセット調整方法及びそれを用いたパケット伝送装置 | |
JP2001509980A (ja) | エア・フレーム同期 | |
EP1530841B1 (en) | Communication system for sending and receiving data onto and from a network at a network frame rate synchronizing clocks generated from the network frame rate | |
JP2018125768A (ja) | データ伝送装置及びプログラム | |
US8855258B1 (en) | Transmitters and receivers using a jitter-attenuated clock derived from a gapped clock reference | |
Imrek et al. | Clock distribution and synchronization over 1000BASE-T Ethernet | |
JP2003244114A (ja) | クロック再生回路 | |
JP3757125B2 (ja) | 電子機器およびデータ伝送方法 | |
JP4015381B2 (ja) | Lanコントローラおよびlanコントローラを備えた伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6581240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |