JP4015381B2 - Lanコントローラおよびlanコントローラを備えた伝送装置 - Google Patents
Lanコントローラおよびlanコントローラを備えた伝送装置 Download PDFInfo
- Publication number
- JP4015381B2 JP4015381B2 JP2001189607A JP2001189607A JP4015381B2 JP 4015381 B2 JP4015381 B2 JP 4015381B2 JP 2001189607 A JP2001189607 A JP 2001189607A JP 2001189607 A JP2001189607 A JP 2001189607A JP 4015381 B2 JP4015381 B2 JP 4015381B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- timer
- clock
- frame
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、IEEE802.3で規定されたLANネットワークに複数接続された画像データおよび音声データ等を送受信する伝送装置の送信制御処理技術および受信制御処理技術に係り、特に、MPEG圧縮を用いたLANネットワークに応用して好適である。
【0002】
【従来の技術】
従来、LANネットワークに接続された装置間において、画像、および、音声を伝送する場合、画像および音声データ等を生成する送信側とそのデータを再生する受信側で独立したシステムクロックを使用しているため、そのデータを再生する受信側でバッファーのアンダーフロー、即ち、送信速度よりも再生速度の方が速いために再生したくても再生できない状態が発生したり、オーバーフロー、即ち、データの送り速度が速いために受信側で再生できない状態が発生したり、さらには、再生タイミングにズレが生じ、完全な再生が困難になる。また、上記現象を発生させないためには難しい制御が要求されるため、コスト高となる。
【0003】
これらの問題を解決するために、特開平11−215494号公報、特表2000−513514号公報などには、送信側と受信側とで、システムクロックを同期化する技術が開示されている。
特開平11−215494号公報には、送信側で送信するデータフレームにタイムコードを挿入し、受信側において、受信したデータフレームからタイムコードを抜き取り、フレーム間の間隔を計測し、受信バッファーの読み出しスピードを調整することで、バッファーのアンダーフロー、オーバーフローを抑止する手法である。
また、特表2000−513514号公報には、送信側のMPEGクロック(システムクロック)にLANの送信クロックを同期化し、同期化した送信クロックで送信する。受信側では、受信クロック(送信クロックに同期している)にシステムクロック(MPEGで圧縮されている場合には、MPEGクロック)を同期化することにより、システムを同期化している。
【0004】
【発明が解決しようとする課題】
しかしながら、上記技術は、画像データを生成する送信側のシステムクロックに画像データを再生する受信側を同期化するものであり、複数の画像データを生成する送信側から一つのデータを再生する受信側に伝送する形態では、同期元が特定しないために、送信側の各クロックに対して同期合わせを行わなくてはならない。このため、同期を合わせている間同期が狂ってしまい、うまく機能しない。
さらに、複数以上の画像および音声データ等を生成する送信側がり、各送信側がバースト的にデータを送信した場合、瞬間的に、複数の送信側が同時に送信することがある。この場合、LANネットワーク上で、伝送の許容帯域を超えてしまい、画像データや音声データ等の喪失、あるいは、伝送の遅延が発生する。
【0005】
この問題に対して、特開平10−302910号公報には、MPEG2−TS(トランスポートストリーム)の伝送において、送信側で破棄可能TSパケット、例えばデータに使用しないTSパケットを破棄し、その破棄したパケット数等の情報を受信側に通知するとともに送信間隔を平滑化することで、伝送路上の使用帯域を最少にしていることが開示されている。この技術では、受信側では、送信側で破棄されたTSパケットの代わりのTSパケットを生成し、受信したTSパケットのパケットとパケットの間に挿入することで、本来のTSパケットの間隔を復元している。
この技術においては、送信側では、TSパケットを破棄するか、ネットワークに伝送するかを識別する回路とTSパケットの送信間隔を平滑化するため回路とが必要になり、さらに受信側では、TSパケットを復元する回路が必要となる。このため、コスト高の原因となる。
【0006】
本発明の目的は、同期方式を改良することによって、受信側でのバッファーのアンダーフロー、オーバーフローおよび再生タイミングのズレを抑止し、伝送の物理的伝送帯域を超えること無く、画像および音声データ等を効率良く伝送する技術を提供することにある。
【0007】
【課題を解決するための手段】
上記の目的を達成するために、本発明のデータ伝送用LANコントローラでは、同期元となるシステムクロックより得られたタイミング情報をタイマフレームに加工し、一定間隔毎に送信する機能とそのタイマフレームを受信し、受信したタイマフレームよりタイミング情報を抽出して、同期元と同一のシステムクロックを再生する機能を有する。この発明によるLANコントローラをもちいた動画像、あるいは、音声データ等の伝送において、同期のとれた同一のシステムクロックで、動画像、あるいは、音声データ等の生成処理と再生処理を行うことができる。
【0008】
さらに、上記タイマフレームを受信毎に、自系のタイマにフィード・バックを行い、LANネットワークに接続されている各LANコントローラが同一の時間(タイマ)および同期のとれたタイムスロットを共有し、各LANコントローラに個別のタイムスロットを割当て、各LANコントローラは、割当てられたタイムスロットを起点に動画像、あるいは、音声データ等を送信すること、つまり、時分割で伝送路を使用することで、伝送帯域を効率良く利用し、伝送することができる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態を、実施例を用い、図面を参照して説明する。図1は本発明によるLANネットワークシステムの一実施例を示すブロック図であり、LANネットワークにおいて、同期のとれた同一のシステムクロックを提供する手段(以下、システム同期機能)および同一の時間及び同期のとれたタイムスロットを共有する手段(以下、タイマ同期機能)を有する伝送装置のシステム全体の構成を示している。
図1において、各伝送装置10、20a〜20eは、LANネットワークに接続されており、接続されている伝送装置の内、一つの伝送装置10がシステムクロックおよびタイマ同期機能の同期元となり、LANネットワークに接続されている他の複数の伝送装置20a〜20eは、システムクロックおよびタイマ同期機能の同期先となる。
【0010】
図2は同期元の伝送装置と同期先の伝送装置の一実施例を示すブロック図であり、システム同期を用いて動画像や音声データ等の伝送を行う伝送装置の構成を示す。
図において、システムクロックおよびタイマ同期機能の同期元となる伝送装置(以下、同期元伝送装置という)10は、画像、音声データ生成装置、または、画像、音声データ再生装置(以下、データ生成または再生装置という。)11、タイミング情報生成処理回路13、LANフレーム生成処理回路14、IEEE802.3に準拠したMAC処理回路(以下、単にMAC処理回路という。)16、IEEE802.3に準拠したPHY処理回路(以下、単にPHY処理回路という)17とにより構成され、LANケーブル18により、LANネットワークに接続されている。この伝送装置において、タイミング情報生成処理回路13、LANフレーム生成処理回路14、MAC処理回路16はLANコントローラを構成する。
【0011】
ここで、データ生成または再生装置11からの同期元システムクロック12を用いて、タイミング情報生成処理回路13で生成したタイミング情報を、LANフレーム生成回路14でLANフレーム化したタイマフレームはMAC処理回路16、PHY処理回路17、LANケーブル18を通り、LANネットワークに伝送される。
また、動画像や音声データ等を送信する場合、データ生成または再生装置11で生成された動画像や音声データ15はMAC処理回路16、PHY処理回路17、LANケーブル18を通り、LANネットワークに伝送される。動画像や音声データ等を受信する場合、動画像や音声データはLANネットワークからLANケーブル18、PHY処理回路17、MAC処理回路16を通り、データ再生または受信装置11に伝送される。
【0012】
次に、システムクロックおよびタイマ同期機能の同期先となる同期先伝送装置20は、IEEE802.3に準拠したPHY処理回路(以下、単にPHY処理回路という)22、IEEE802.3に準拠したMAC処理回路(以下、単にMAC処理回路という)23、タイミング情報抽出回路25、クロック再生処理回路26、画像、音声データ生成装置、または、画像、音声データ再生装置(以下、データ生成または再生装置という)28とにより構成され、LANケーブル21により、LANネットワ−クに接続されている。この伝送装置において、MAC処理回路23、タイミング情報抽出回路25、クロック再生処理回路26はLANコントローラを構成する。
【0013】
ここで、タイマフレームはLANネットワークからLANケーブル21、PHY処理回路22、MAC処理回路23を通り、タイミング情報抽出処理回路25に伝送され、抽出したタイミング情報からクロック再生処理回路26がシステムクロック27を再生する。
【0014】
また、動画像、音声データ等の送信の場合、データ生成または再生装置28で生成された動画像や音声データはMAC処理回路23、PHY処理回路22、LANケーブル21を通り、LANネットワークに伝送される。動画像や音声データ等を受信する場合、動画像や音声データはLANネットワークからLANケーブル21、PHY処理回路22、MAC処理回路23を通り、データ生成または再生装置28に伝送される。
【0015】
図3は同期元伝送装置の詳細な一実施例を示すブロック図である。
図3において、同期元となるクロック源30から同期元のシステムクロック12がタイミング情報生成処理回路13に入力される。タイミング情報生成処理回路13は、ある一定のタイマ値で0に戻る送信タイマ(システムクロック動作のカウンタ)と、タイマの値が0に戻ったときに発生される、即ち、一定時間毎に発生されるタイマフレームの送信要求31を発生させる機能とを備えている。この一定の間隔で発生されるタイマフレームの送信要求31は、送信調停処理回路32を通り、LANネットワークへの送信要求33としてMAC処理回路16に送られ、ここで送信される。
【0016】
ここで、送信調停処理回路32では、タイマフレームの送信要求31とそれ以外のユーザーデータ送信要求34の調停を行うが、その調停は、タイマフレームの送信間隔を一定間隔にするために、常に、タイマフレームの送信要求が最優先で処理される。
ユーザーデータ送信要求34は、タイマフレームの送信後に送信要求が受けつけられ、次のタイマフレームの送信が終わるまで、次のユーザーデータ送信要求34を処理することはない。このことは、常にタイマフレームの後に、通常のユーザーデータフレームが送信されることを意味する。
【0017】
図4はタイマフレーム送信側におけるタイマフレームと通常のユーザーデータフレームの送信動作の一実施例を説明するための模式図である。
図4において、各タイマフレーム56a〜56cの送信間隔は、一定であり、ユーザーデータフレーム57a〜57cは、タイマフレーム送信後に、送信が行われる。
【0018】
図3に戻り、MAC処理回路16は、送信が可能である状態のときLANフレーム生成回路14からタイミング情報を含む、例えば64ByteのLANフレーム(タイマフレーム)36を受取り、図2のPHY処理回路17を経て、LANケーブル18を通り、LANネットワークにタイマフレームを送信する。
ここで、LANフレーム生成回路14では、タイミング情報生成処理回路13より、出力されたタイマ値35(例えば32bit)を取り込み、LANフレーム(タイマフレーム)に加工する。
このタイマ値35をLANフレーム生成回路14が取り込むタイミングはMAC送信処理回路16にLANフレーム(タイマフレーム)を渡す時のタイマ値である。
【0019】
次に、図5を用いて、システムクロックおよびタイマ同期機能の同期先となる同期先伝送装置20の構成について説明する。
図5は同期先伝送装置の詳細な一実施例を示すブロック図である。図5において、MAC処理回路23で受信されたタイマフレーム24は、データパスを通り、タイミング情報抽出処理回路25に入力される。タイミング情報抽出処理回路25は、クロック動作のカウンタで構成されており、タイマフレームからタイマ値を取り出し、カウンタの値を取り込み受信毎にタイマ値を更新する。また、本カウンタは、タイマフレーム送信側のタイミング情報生成処理回路13のタイマと同じ周期で基準信号(リファレンスクロック)41をクロック再生処理回路26に出力する。このタイミング情報抽出処理回路25は、PHY処理回路22より与えられたネットワークの受信クロックで動作する。
【0020】
基準信号(リファレンスクロック)41は、一定間隔毎にタイマフレームの送信側のカウンタ値に更新されるカウンタより出力される。これは、一定の周期でカウンタが特定の値にリセットされることにより、送信側のタイマの周期にある誤差の範囲内で同期した信号となる。ここで言うある誤差の範囲とは、タイマフレームを送信する同期元のシステムクロックの精度とネットワークでの送信クロックの精度、および受信クロックの精度の固体差で規定される。この誤差を許容できるようにクロック再生処理回路26は構成されている。
【0021】
図6はクロック再生処理回路に使用されるPLL回路の一実施例を示すブロック図である。クロック再生処理回路26は、図6に示すように、簡単な、通常のPLL回路、例えば、リファレンスクロック41と再生したクロックとの位相を比較するためのフィードバック・クロック信号54を生成する分周器50と、その比較器(PFD)51と、ローパスフィルター(LPF)52とVCO、あるいは、VCXO53とで構成されている。本PLL回路のVCO、あるいは、VCXO53より出力されるクロック27は、タイマフレームの送信側のシステムクロックに同期したクロックとなる。
【0022】
図7はシステム同期機能のタイミングチャート例を示す波形図である。図7(a)は同期元のシステムクロック12(図3参照)であり、図7(b)はタイミング情報生成処理回路12から出力されるタイムフレーム31であり、このタイムフレーム31が同期先伝送装置に送信される。図7(c)はタイムフレーム31から生成される基準信号である。但しこの基準信号はタイムフレーム31を用いて同期元伝送装置10で生成可能な信号を参考として示したものであり、実際には生成されない。図7(d)は同期元伝送装置10から送信されたタイムフレーム31を元に、同期先伝送装置20のMAC処理回路23から出力されるタイムフレーム24を示し、図7(e)はタイミング情報抽出回路25で生成された基準信号(レファレンス・クロック)41を示す。図7(f)は図6の分周器50の出力信号54(フィードバック・クロック)であり、図7(g)はPLL回路から出力される生成クロック27である。タイマフレームの受信側である同期先伝送装置20の基準信号41は、タイマフレームの送信側である同期元の基準信号に、ある誤差の範囲内で同期する。さらに、PLL回路で、同期先の基準信号41をリファレンスクロックとして、同期させたクロックを生成することにより、同期元のシステムクロック12と再生システムクロックは同一のクロックとなる。
【0023】
図8はタイマ同期機能を用いた同期先伝送装置の他の実施例を示すブロック図である。図8において、同期先伝送装置は、PHY処理回路17、MAC処理回路16、受信タイマ処理回路60で構成される。
受信タイマ処理回路60はMAC処理回路23からの信号からタイムスロットを検出すると、データ生成または再生装置28にタイムスロット検出通知61を出力する。このタイムスロットはこのタイミングがタイムスロットの先頭の位置を表す。
【0024】
図9は受信タイマ処理回路の一実施例を示すブロック図であり、受信タイマ処理回路60は受信タイマであるタイマフレーム24で動作するタイマカウンタ処理回路62とそのタイマからタイムスロットを検出するためのタイマ値の比較回路(コンペア・マッチ回路)であるタイムスロット検出回路64から構成される。
図9において、受信されたタイマフレーム24は、受信タイマ処理回路60に入力される。この時、タイマカウンタ処理回路62は、タイマフレームよりタイミング情報を抽出して得たタイマ値をタイマカウンタ処理回路62のタイマ値に更新する。また、タイムスロット検出回路64は、常に、タイマカウンタ処理回路62のタイマを監視し、ある特定のタイマ比較値65に一致した場合にタイムスロット検出報告61で通知する。
【0025】
このように、LANネットワークに接続された各LANコントローラが、前述の動作を行うことにより、各LANコントローラは、同一のタイマを共有することになる。
さらに、各LANコントローラに個別のタイマ比較値65を割当てることにより、各LANコントローラは、個別のタイムスロットを認識することができる。
【0026】
図10はLANネットワークに接続された各LANコントローラの送信のタイミングチャート例を示す模式図であり、図10(a)はタイムスロットの構成を示し、図10(b)は各タイムスロットの内容を示す。図10(a)に示すように、タイマの1周期はタイムスロット1〜タイムスロットnから構成されている。各タイムスロットは図10(b)に示すように、送信データフレーム1〜送信データフレームnから構成されている。この各タイムスロットは、LANネットワークに接続された各LANコントローラに割当てられる。各LANコントローラは、前述の方法で、タイムスロットを認識し、自分のタイムスロットで画像、音声データの送信を行う。
以上述べたように、本発明によれば、一つの同期元に対して、一つ、あるいは、複数の装置を同期化することにより、LANネットワークに接続された全ての画像データおよび音声データを再生する際に受信側において、バッファーのアンダーフロー、オーバーフローを防止し、再生タイミングのズレを抑止することができる。また、LANネットワークに接続された全ての送信装置が、同一のタイマから送られた送信開始タイミングを検出し、時分割で送信することにより、伝送の物理的伝送帯域を超えること無く、画像データや音声データ等を効率良く伝送することができる。
【0027】
【発明の効果】
以上述べたように、本発明によれば、バッファーのアンダーフロー、オーバーフロー、及び、再生タイミングのズレを発生することなく、画像データや音声データ等を効率良く伝送することができる。
【図面の簡単な説明】
【図1】本発明によるLANネットワークシステムの一実施例を示すブロック図である。
【図2】同期元の伝送装置と同期先の伝送装置の一実施例を示すブロック図である。
【図3】同期元伝送装置の詳細な一実施例を示すブロック図である。
【図4】図4はタイマフレーム送信側におけるタイマフレームと通常のユーザーデータフレームの送信動作の一実施例を説明するための模式図である。
【図5】同期先伝送装置の詳細な一実施例を示すブロック図である。
【図6】クロック再生処理回路に使用されるPLL回路の一実施例を示すブロック図である。
【図7】システム同期機能のタイミングチャート例を示す波形図である。
【図8】タイマ同期機能を用いた同期先伝送装置の他の実施例を示すブロック図である。
【図9】受信タイマ処理回路の一実施例を示すブロック図である。
【図10】LANネットワークに接続された各LANコントローラの送信のタイミングチャート例を示す模式図である。
【符号の説明】
10…同期元伝送装置、11…データの生成または再生装置、12…同期元システムクロック、13…タイミング情報生成処理回路、14…LANフレーム生成処理回路、15…画像、音声データ、16…MAC処理回路、17…PHY処理回路、18…LANケーブル、20a〜20e…同期先伝送装置、21…LANケーブル、22…PHY処理回路、23…MAC処理回路、24…タイムフレーム、25…タイミング情報抽出回路、26…クロック再生処理部、27…再生システムクロック、28…データの生成または再生装置、30…同期元となるClock源、31…タイマフレームの送信要求、32…送信要求調停処理回路、33…LANフレームの送信要求、34…ユーザーデータ送信要求、35…タイマ値、36…送信タイマフレーム、41…リファレンスクロック、50…分周期、51…位相比較器、52…ローパスフィルター、53…VCOまたはVCXO、54…フィードバック・クロック、60…受信タイマ処理回路、61…タイムスロット検出通知、62…タイマカウンタ処理回路、63…タイマ値、64…タイムスロット検出回路、65…タイマ比較値。
Claims (5)
- LANネットワークを介して他の装置に接続して画像データや音声データの送受信制御を行う装置に備えられたLANコントローラであって、
同期元となる前記装置におけるシステムクロックより得られた時間情報であるタイミング情報をタイマフレームに加工するタイマフレーム加工手段と、前記タイマフレームの送信要求とユーザーデータの送信要求との調停を行い前記タイマフレームの送信要求を最優先で処理する調停手段と、前記タイマフレームを送信するタイマフレーム送信手段と、を備え、前記装置が同期元となるときに前記タイマフレーム加工手段と、前記調停手段と、前記タイマフレーム送信手段が作動し、前記タイマフレームの送信間隔を一定にして同期先となる他の装置に送信することで、接続した同期先となる他の装置におけるクロックを同期元となる前記装置のシステムクロックと同期させてデータの送受信制御を行い、
さらに、タイマフレームよりタイミング情報を抽出するタイミング情報抽出手段を備え、前記タイミング情報抽出手段は前記装置が同期先となるときに作動し、前記装置が同期先となるとき、同期元となる他の装置から受信したタイムフレームから抽出したタイミング情報と同期したクロックを生成し、これにより同期元となる他の装置のシステムクロックと同期したクロックでデータの送受信制御を行う
ように構成されてなることを特徴とするLANコントローラ。 - 請求項1記載のLANコントローラにおいて、前記装置が同期先となるとき、他の装置から受信したタイマフレームより抽出したタイミング情報をPLL回路に供給し、前記PLL回路のVCOあるいはVCXOより出力されるクロックが同期元となる他の装置におけるシステムクロックに同期したクロックとなることを特徴とするLANコントローラ。
- 請求項2記載のLANコントローラにおいて、前記PLL回路は、フィードバック・クロック信号を生成する分周器と、前記フィードバック・クロック信号に基づき前記タイミング情報のリファレンスクロックと再生したクロックとの位相を比較する比較器と、ローパスフィルターと、前記VCOあるいはVCXOと、で構成されてなることを特徴とするLANコントローラ。
- 請求項1記載のLANコントローラにおいて、前記装置が同期元であるとき、前記タイマフレームの送信後にのみ他の装置にユーザーデータを含むフレームを送信することを特徴とするLANコントローラ。
- 請求項1乃至4のいずれか記載のLANコントローラを備えた伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001189607A JP4015381B2 (ja) | 2001-06-22 | 2001-06-22 | Lanコントローラおよびlanコントローラを備えた伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001189607A JP4015381B2 (ja) | 2001-06-22 | 2001-06-22 | Lanコントローラおよびlanコントローラを備えた伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008557A JP2003008557A (ja) | 2003-01-10 |
JP4015381B2 true JP4015381B2 (ja) | 2007-11-28 |
Family
ID=19028502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001189607A Expired - Lifetime JP4015381B2 (ja) | 2001-06-22 | 2001-06-22 | Lanコントローラおよびlanコントローラを備えた伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4015381B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2164259A4 (en) * | 2007-07-05 | 2014-04-02 | Mitsubishi Electric Corp | DIGITAL VIDEO TRANSMISSION SYSTEM |
-
2001
- 2001-06-22 JP JP2001189607A patent/JP4015381B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003008557A (ja) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4528010B2 (ja) | ビデオ同期 | |
EP2862300B1 (en) | Communication system and method for synchronizing a plurality of network nodes after a network lock condition occurs | |
JP4981073B2 (ja) | パケット・ネットワークにおける同期化信号の伝送 | |
JP3371174B2 (ja) | パケット受信装置 | |
US6493832B1 (en) | Communication apparatus which handles a time stamp | |
US7756233B2 (en) | Data receiving device and data receiving method | |
JP4497821B2 (ja) | クロックの周波数同期 | |
JP2002064788A (ja) | データストリーム処理装置および方法、並びにプログラム格納媒体 | |
JP2004533788A (ja) | 非同期ディジタル・ホーム・ネットワークにおけるマルチメディア・ジッタ除去 | |
JP2007124044A (ja) | 基準クロック再生回路及びデータ受信装置 | |
JP3810918B2 (ja) | マルチメディアデータ中継装置及び方法 | |
KR20060112176A (ko) | 통신 시스템 및 방법, 정보 처리 장치 및 방법 및 프로그램 | |
JP3642180B2 (ja) | クロック再生装置 | |
JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
JP4015381B2 (ja) | Lanコントローラおよびlanコントローラを備えた伝送装置 | |
EP2153654B1 (en) | Phase control of a synchronization signal in a packet switching network | |
EP1667447B1 (en) | Data conversion system | |
JP2009239375A (ja) | Ip伝送映像データ受信装置及びそれに用いるip伝送映像データ受信方法 | |
JPH0946376A (ja) | 伝送装置および伝送記録装置および再生伝送装置 | |
EP1530841B1 (en) | Communication system for sending and receiving data onto and from a network at a network frame rate synchronizing clocks generated from the network frame rate | |
JP4947447B2 (ja) | リアルタイムデータ伝送システム | |
JPH08181688A (ja) | 時間情報符号化復号化装置並びに符号化装置及び復号化装置 | |
JPH10313448A (ja) | 動画像送信装置および受信装置 | |
JP3578156B2 (ja) | パケット受信装置 | |
JP2004282441A (ja) | 端末同期方法及び端末同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4015381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |