JP4497821B2 - クロックの周波数同期 - Google Patents
クロックの周波数同期 Download PDFInfo
- Publication number
- JP4497821B2 JP4497821B2 JP2003046444A JP2003046444A JP4497821B2 JP 4497821 B2 JP4497821 B2 JP 4497821B2 JP 2003046444 A JP2003046444 A JP 2003046444A JP 2003046444 A JP2003046444 A JP 2003046444A JP 4497821 B2 JP4497821 B2 JP 4497821B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- local
- timing
- data processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明は、クロックの周波数同期に関する。本発明の具体例は、非同期交換網上の周波数同期に関する。
【0002】
【従来の技術】
送信元側で基準クロックに同期して生成したデータを、非同期交換網を介して配信することが提案されている。データは、互いに独立してデータを処理する多くの受信機に配信することができる。しかしながら、受信したデータは、受信機の局所クロックに同期して処理する必要があり、局所クロックは基準クロックに同期している必要がある。この種のデータの具体例としては、ビデオデータがある。この種のデータの具体例としては、他のものもある。この種のネットワークの具体例としては、イーサネット(Ethernet:登録商標)ネットワークがある。この種のネットワークの具体例としては、他のものもある。
【0003】
NAB 2001で示された従来の提案は、ネットワークを介してビデオデータを配信することであった。局所クロックを基準クロックに連動させるタイミングデータは、もう1つの別のネットワークを介して配信されていた。
【0004】
ネットワークを介して同期を取ることが望まれる。
【0005】
ITU-T Rec H222.0(1995E)は、ITU-T Rec H222.01 ISO/IEC 13818-1のシステムデータストリーム(すなわちMPEG)内に、システム時刻基準参照値(System Clock References:以下、SCRという)と呼ばれる時間基準のタイムスタンプ(clock reference time stamp)を設けることを開示している。SCRは、システムタイムクロック(System Time Clock:以下、STCという)のサンプルである。SCRは1/27MHzの分解能を有し、トランスポートストリーム(Transport Streams)において最大100ms間隔、プログラムストリーム(Program Streams)において最大700ms間隔で発生する。各プログラムストリームは、異なるSTCを持つことができる。SCRフィールドは、SCRを対応する復号器で受信した時刻における符号器のSTCの正しい値を表している。符号器と復号器のクロック周波数を一致させることにより、適正なSCR値を用いて復号器のSTCの瞬時値を設定することができる。この条件は、例えばプログラムの終端のようなタイミングの不連続がない場合には成り立つ。実際には、クロックの自走周波数は一致しない。したがって、位相ロックループ(Phase Locked Loop:以下、PLLという)を用いて、復号器のクロックを符号器のクロックに従属させる必要がある。各SCRが復号器に到着した時点でそれを復号器のSTCと比較する。この差(SCR−STC)は誤差(error)であり、これをローパスフィルタでフィルタリングするとともに、増幅して、復号器のクロックを発生する電圧制御発振器に対する制御値を生成する。
【0006】
【発明が解決しようとする課題】
上述のシステムは、同期網を使用して、復号器クロックの絶対時間を基準クロックにロックするものである。
【0007】
本発明は、非同期パケット交換網によってリンクされたデータプロセッサのクロック周波数を、ネットワークに新たな設備(infrastructure)を追加することなく、同期させることを目的とするものである。
【0008】
【課題を解決するための手段】
本発明の一側面では、非同期パケット交換網に接続された局所データプロセッサの周波数を、同じく非同期パケット交換網に接続された送信元データプロセッサの基準クロックの周波数に同期させる周波数同期方法が提供される。この周波数同期方法は、送信元データプロセッサから非同期パケット交換網を介して局所データプロセッサに、局所データプロセッサの宛先アドレスを含むフィールドと、パケットを非同期パケット交換網に送信した時刻を表す基準クロックデータを含むフィールドとを有するタイミングパケットを送信するステップと、基準クロックデータ及びパケットの到着時刻に基づいて局所クロックの周波数を制御するステップを有する。
【0009】
非同期パケット交換網を介してタイミングパケットを送信することにより、非同期パケット交換網に新たな設備を追加することなく、クロックの同期を取ることができる。基準クロックデータとして、パケットを送信(非同期パケット交換網に発信)した時点の基準クロックの現在値を用いることにより、送信元データプロセッサにおける処理の遅延やジッタの影響を低減できる。例えば、タイミングパケット発生器は、空(empty)のタイムスタンプデータフィールドを有するタイミングパケットを生成する。パケットを非同期パケット交換網に送信する時点で(又はその直前に)、基準時刻がサンプリングされ、その時刻がタイムスタンプデータフィールドに挿入される。
【0010】
タイミングパケットは、送信元データプロセッサと局所データプロセッサにより処理されるデータのパケットから独立したものであってもよい。これにより、非同期パケット交換網上の全てのプロセッサが有するクロックを同期させることができるとともに、選択されたプロセッサ間でデータを送ることができる。
【0011】
代わりに、パケットは、タイミングデータと、基準クロックに同期して生成された記データとの両方を含んでもよい。
【0012】
送信元データプロセッサは、非同期パケット交換網を介して局所データプロセッサに、少なくとも局所データプロセッサのアドレスと、基準クロックに同期して生成されたデータとを含むデータパケットを送信してよく、タイミングパケットはデータパケットとは独立して送信される。特に好ましくは、送信元データプロセッサは、非同期パケット交換網にタイミングデータパケットを伝送する容量があるときを検出し、容量があるときにパケットを送信する。
【0013】
好ましくは、局所クロックは、a)連続して受信されるタイミングパケットにおける基準クロックデータ間の差と、b)タイミングパケットが受信された時刻における局所クロック時刻を表す局所クロックデータ間の差との差に依存した誤差信号に基づいて制御される。誤差信号はタイミングパケットが受信される毎に更新される。誤差信号をこのように算出することにより、タイミングパケットに不連続(例えばパケットが送信されない又は受信されない不連続)が生じても、誤差信号に長時間に亘る影響は生じない(誤差信号が長時間更新されない場合を除いて)。また、これにより、非同期パケット交換網によるタイミングパケットの処理に関する一定の遅延を、完全になくすことができないとしても、低減することができる。更に、非同期パケット交換網の遅延が変化しても、誤差信号に対する影響は変化時のみで、その後は影響はない。
【0014】
本発明の具体例において、基準クロックのチックと局所クロックのチックを基準カウンタと局所カウンタでそれぞれ計数する。基準計数値と局所計数値間の差は、誤差信号に影響を与えない。これらの利点は後で詳述する。
【0015】
更に、この周波数同期方法は、誤差信号をローパスフィルタリングするステップを有していてもよい。これにより、誤差信号に対するジッタの影響を低減できる。また、更に、周波数同期方法は、好ましくは、フィルタリングした誤差信号を累算し、累算した誤差信号に基づき局所クロックを制御するステップを有してよい。これにより、誤差信号がゼロになると(すなわち局所クロックの周波数が等しくなると)、その後は制御信号がゼロとなるので、局所クロックの周波数は変化しない。これらの利点は後で詳述する。
【0016】
本発明の他の側面では、非同期交換網で使用されるタイミングパケットが提供され、このタイミングパケットは、少なくとも、局所クロックを有するプロセッサの宛先アドレスと、パケットを非同期交換網に送信した時刻を表す基準クロックデータを含むフィールドとを有する。
【0017】
本発明の更なる側面では、データプロセッサが提供され、このデータプロセッサは、基準クロックと、基準クロックに同期して処理されるデータの信号源と、基準クロックデータとパケットの宛先を表すアドレスデータを含むアドレスフィールドとを有するタイミングパケットの発生器と、非同期交換網を介してタイミングパケットを送信するインタフェースとを備える。基準クロックデータは、タイミングパケットを非同期交換網に送信した時刻を表す。
【0018】
本発明の更に別の側面では、データプロセッサが提供され、このデータプロセッサは、局所クロックと、パケットを非同期交換網に送信した時刻における基準クロック時刻を表すタイミングデータとデータプロセッサのアドレスを表すアドレスデータとを有するタイミングパケットを非同期交換網から受信するとともに、基準クロックデータ及びデータプロセッサにタイミングパケットが到着した時刻に基づいて局所クロックの周波数を制御する制御器に、タイミングデータを供給するインタフェースとを備える。
【0019】
本発明の上述した及びその他の特徴は、本発明に係る特許請求の範囲に記載されている。
【0020】
【発明の実施の形態】
図1に示すように、本発明の具体例では、ビデオを、非同期パケット交換網6の1つのノードにある送信機2から非同期パケット交換網6を介して、他のノードにある1つ以上の受信機4(なお、図1では1つ受信機のみを示している)に送信する。送信機2及び受信機4は、例えばネットワークカード又はその一部で構成される。この具体例では、非同期パケット交換網6は、イーサネットネットワークであるが、任意の他の非同期パケット交換網、例えばトークンリング(TokenRing)ネットワークであってもよい。非同期パケット交換網6は、送信機2から供給されるビデオ(及び以下に説明するタイミングパケット)を複製して、複数の受信機4に配信する交換機61を備える。ビデオデータは、基準クロック発生器10からの基準クロックに同期して信号源8で生成される。この具体例では、ビデオデータは複数のSDIフレームからなり、1フレームは625ラインからなり、1ラインは、27MHzのサンプリングクロックに同期して生成された1440個のビデオサンプルからなる。受信機4でビデオを復号するために、27MHz(+/−小さな許容誤差)で動作する局所クロック発生器30が必要である。したがって、局所クロック発生器30を基準クロック発生器10に同期させる必要がある。
【0021】
図1に示す具体例において、ビデオデータは、パケットとして非同期パケット交換網6を介し、通常の方法で伝送される。本発明の具体例に基づくタイミングパケットも、図3の具体例に示すように、ビデオデータとは別に生成され、非同期パケット交換網6を介して伝送される。ビデオパケットとタイミングパケットは、別のチャンネルで送信されるが、同一の送信元アドレス及び宛先アドレスを持つことにより互いに関連付けられる。
【0022】
また、図1に示すように、送信機2は、ビデオパケットの信号源8と、基準クロック発生器10を備える。ビデオパケットは、マルチプレクサ/インタフェース16に供給され、マルチプレクサ/インタフェース16は、パケットをネットワークインタフェース15に供給する。ネットワークインタフェース15は、ビデオパケットを非同期パケット交換網6を介して通常の方法で送信する。カウンタ12は、基準クロック発生器10のクロックチック(clock tick)を計数する。タイムパケット発生器14は、マルチプレクサ/インタフェース16の制御の下に動作し、非同期パケット交換網6にタイミングパケットを伝送する余裕の容量が生じ次第、カウンタ12の基準計数値(reference count)を取り込み、それをタイミングパケットのタイムスタンプデータフィールド(図3に示す)に挿入し、そして、タイミングパケットは、非同期パケット交換網6を介して伝送される。タイムデータ(time data)は、パケットの送信時点において基準クロックで示される時刻(time)である。タイミングパケットは、基準計数値を含む形式で生成され、受信機4に間隔は一致でないが、頻繁に送信される。
【0023】
受信機4は、ネットワークインタフェース15に対応するネットワークインタフェース17と、マルチプレクサ/インタフェース16に対応するデマルチプレクサ/インタフェース18を備え、デマルチプレクサ/インタフェース18は、ビデオパケットをビデオプロセッサ22に、タイミングパケットをセレクタ20に供給する。セレクタ20は、タイミングパケットからタイミングデータを抽出するとともに、パケットがセレクタ20に供給された時刻を表すサンプリング信号も出力する。タイミングデータ及びサンプリング信号は、周波数ロックループ(Frequency Locked Loop:以下、FLLという)24に供給され、FLL24は、局所クロック発生器30を備え、これを制御する。FLL24は、サンプルデータ制御システムである。FLL24を通じたサンプルのクロッキングの詳細については、本発明を理解する上では関係なく、FLL設計者の通常の技術範囲内のものであるので、説明を省略する。
【0024】
ビデオプロセッサ22は、ビデオデータを適正に処理するために、基準クロック発生器10と同一の周波数27MHzで動作する局所クロック発生器30を必要とする。図1及び図4に示すように、FLL24は、局所クロック発生器30のチックを計数して局所計数値を生成するカウンタ32と、図5に示すクロック弁別回路26を備える。クロック弁別回路26は、第1の差と第2の差との差を生成する。第1の差は、連続する(successive)タイミングパケットの基準計数値の差である。第2の差は、基準計数値の受信時点で生成された、対応する局所計数値の差である。クロック弁別回路26については、図5を参照して後で詳細に説明する。
【0025】
説明の便宜上、図2を参照する。基準クロック発生器10及び局所クロック発生器30は、理想的には正確に27MHzで動作する。しかしながら、実際には、一方又は両方とも(小さな)周波数誤差を含んで動作する。局所クロック発生器30は、基準クロック発生器10と同一の周波数(+/−ごく小さな許容誤差)で動作しなければならない。仮に例えば、局所クロック発生器30が基準クロック発生器10より若干高い周波数で動作しているものとする。送信機2は、タイミングパケットP1〜P4を不規則な間隔で送信する。少なくとも1つ、好ましくは複数のパケットが、カウンタ12の一巡周期(wrap interval)毎に送信される。例えば、クロックが27MHzで、カウンタ12が32ビットカウンタの場合、一巡周期は159秒であり、少なくとも1つのパケットが159秒毎に送信される。好ましくは、パケットはこれより頻繁に、例えば毎秒10個ずつ送信される。タイミングパケットについては後で詳述する。図2の具体例において、パケットP1とパケットP2は、基準クロック発生器10の5クロックチック分隔てた時刻で送信されている。パケットP2とパケットP3は、8チック離れており、パケットP3とパケットP4は6チック隔たっている。これらのパケットは、非同期パケット交換網6で遅延された後、受信機4で受信され、この遅延を一定の遅延Dと仮定する。パケットP1〜P4の受信時点における局所計数値はL1〜L4である。局所計数値L1と局所計数値L2は、6局所クロックチックだけ離れており、局所計数値L2と局所計数値L3は9局所クロックチック、局所計数値L3と局所計数値L4は7局所クロックチック離れている。したがって、第1の差は5、8、6であり、第2の差は6、9、7であり、局所クロック発生器30が基準クロック発生器10より高い周波数で動作していることを表している。第1の差と第2の差との差は誤差(error)であり、局所クロック発生器30の周波数を制御するためにFLL24によって使用される。
13−2
第1の差と第2の差から誤差を生成することは以下の利点がある。(一定の)遅延Dは、誤差に何ら影響を与えない。基準計数値及び局所計数値の絶対値も重要でない。更に、タイミングパケットが受信されなくても影響はほとんどない。例えば、仮にパケットP2が受信されなかったとすると、局所計数値L2は生成されない。しかしながら、図2の具体例において、差(P3−P1)=(P2−P1)+(P3−P2)及び差(L3−L1)=(L2−L1)+(L3−L2)から差(L3−L1)−(P3−P1)=2となるが、これは、全てのパケットを受信したときの累積誤差と同じである。
【0026】
上述の説明では、遅延Dを一定とした。遅延Dは、ネットワークの処理遅延である。例えば、交換機61における遅延は、それによって交換されるパケットの平均サイズに依存する。したがって、遅延Dは、例えばタイミングパケットのサイズが変化すると変化し、これにより、ネットワークにおける処理遅延にも変化が生じる。遅延Dが変化し、その後、変化後の値に留まるならば、その変化は、それが変化した時点の1回だけしか第1の差と第2の差との差に影響を与えない。
【0027】
上述の説明では、受信機4におけるタイミングパケットの受信タイミングに影響を与え、ひいては対応する局所計数値Lに影響を与えるジッタδtについても無視している。ジッタδtは、受信機4におけるパケットの到着時刻の差に変動を生じさせる。ジッタδtは、雑音とみなされる。図4に示すFLL24は、ジッタδtを低減するために、クロック弁別回路26で生成した誤差をローパスフィルタリングするローパスフィルタ34を備える。このローパスフィルタ34は、例えばNタップのデジタルフィルタからなる。
【0028】
ローパスフィルタ34の後段には、累算器(accumulator)36が接続されている。図6は、累算器36の具体的な構成を示すブロック図であり、以下、より詳細に説明する。累算器36は、ローパスフィルタリングされた誤差を連続して累算する。累算器36は、一旦周波数がロックされて誤差がゼロになったら、「ハンチング(hunting)」を防止するために、電圧制御発振器からなる局所クロック発生器30が安定、すなわち非ゼロの制御値が局所クロック発生器30に入力されることを保証するために、必要である。説明の便宜上、局所クロック発生器30は、制御入力値がゼロのときに、27MHz+XHzで動作するものとする。累算器36がないと、27MHzでロックしたときに、誤差、すなわち制御入力値はゼロとなり、局所クロック発生器30は、27MHz+XHzでの動作に移ろうとする。累算器36を設けることにより、累算された誤差信号によって局所クロック発生器30はロック周波数で動作し、ロック状態が得られたときに、累算器36に入力される誤差はゼロとなり、したがって、累算された誤差値は一定だが非ゼロを維持する。
【0029】
累算器36の後段には除算器(divider)38が接続されており、除算器38は、累算器36の出力の小さな変動(例えば雑音)に対する局所クロック発生器30の感度を低減する。
【0030】
除算器38の後段にはデジタル/アナログ変換器40が接続されており、電圧制御発振器である局所クロック発生器30に対するアナログ制御値を生成する。デジタル/アナログ変換器40は、好ましくは1ビットデジタル/アナログ変換器からなり、その後段にはRCフィルタ42が接続されており、RCフィルタ42は、デジタル/アナログ変換器40で生じた高調波(high order harmonics)を除去する。
【0031】
ローパスフィルタ34、RCフィルタ42、累算器36及び除算器38は、協調してFLL24の時定数及びループ利得を定める。時定数は、FLL24がロックを達成するのに要する時間を定める。この時間を最小化するため、ローパスフィルタ34とループ除算器38を変化させる既存の技術を用いて、先ず高速の粗いロックを達成してから、細かい低速のロックを達成することが好ましい。
【0032】
図3に示すタイミングパケット
この具体例において、タイミングパケットは、データとしてタイムデータのみを含む。図3のイーサネットパケットは、順に、イーサネットフレームヘッダと、IPデータグラムヘッダと、UDPヘッダと、上述した基準計数値であるタイムスタンプデータと、CRCとから構成される。イーサネットパケットは、アドレスデータとして少なくとも受信機4の宛先アドレスを含んでいる。イーサネットパケットは、送信機2の送信元アドレスと、送信機2の送信先である受信機4の宛先アドレスとの両方を含んでいてもよい。イーサネットパケットは、それをタイミングパケットとして識別するデータを含んでいる。このデータは、既知の方法で1つ以上のヘッダに含まれる。
【0033】
様々な種類のアドレスデータが異なる動作モードに応じて供給される。
【0034】
1つの送信機が1つの選択した受信機にデータを送信するポイントツーポイント動作モードでは、宛先アドレスは、選択した受信機のアドレスのみである。
【0035】
1つの送信機が多数の受信機のグループにデータを送信する1対多数(one to many)動作モードでは、全ての受信機の宛先アドレスが含まれる(あるいは受信機がグループアドレスを有するときは、グループアドレスが含まれる)。
【0036】
送信機からネットワーク上の全ての受信機にデータを報知(broadcast)する1対全部(one to all)動作モードでは、アドレスデータは、全ての受信機に適用されるものとして認識される報知アドレスである。
【0037】
非同期パケット交換網の交換機61は、アドレスデータをデコードする。報知及びグループの動作モードでは、交換機61は、送信機2から1つのパケットを受信し、そのアドレスデータで指定される全ての受信機4に送信するために、そのパケットを複製する。
【0038】
図5に示すクロック弁別回路26
図5は、クロック弁別回路26の具体的は回路構成を示すブロック図であり、クロック弁別回路26は、データをラッチする4つのラッチ回路44、46、50、52を備える。セレクタ20にパケットが供給された時刻を表すサンプリング信号によって、タイミングパケットから抽出された基準計数値がラッチ回路44にラッチされる。更に、サンプリング信号により、ラッチ回路50は、FLL24のカウンタ32の局所計数値をラッチする。ラッチ回路44、50の前回の内容は、サンプリング信号によって後段のラッチ回路46、52にラッチされる。したがって、図2に示すように、例えば、ラッチ回路44には基準計数値P2が記憶され、ラッチ回路46には基準計数値P1が記憶され、ラッチ回路50、52には対応する局所計数値L2、L1がそれぞれ記憶される。減算器48は、ラッチ回路44、46の基準計数値の差(すなわち上述した第1の差)、例えばP2−P1を生成する。減算器54は、ラッチ回路50、52の局所計数値の差(すなわち上述した第2の差)、例えばL2−L1を生成する。減算器56は、第1の差と第2の差との差を生成する。減算器56の出力は、局所クロック発生器30を制御する誤差である。
【0039】
図6に示す累算器36
図6は、累算器36の具体的な回路構成を示すブロック図であり、累算器36は、加算器58と、記憶部60を備える。加算器58は、(ローパスフィルタ34によって処理された)誤差の現在値を記憶部60の内容に加算する。記憶部60は、図2に示す累積誤差を記憶する。
【0040】
好ましくは(かつ、実用的には)、累算器36に記憶可能な最大値には限度があるが、その最大値は、FLL24の通常動作範囲よりも大きな値とされる。
【0041】
図4に示す1ビットD/A変換器40
これは、簡単なパルス幅変調器又はランダムディザモジュール(random dither module)である。ランダムディザモジュールは、その範囲の中心で動作する場合、より短いRC時定数が必要である。
【0042】
ビデオパケット
この具体例において、ビデオパケットは、非同期パケット交換網6を介して、タイミングパケットとは別に伝送される。ビデオパケットは、受信機4のビデオプロセッサ22によって適正に再生されるように、それが表すビデオシーケンスを可能にするタイミングデータを含んでいる。ビデオパケットは、図7に示すように、タインミングパケットと同一の基本構造を有する。ビデオパケットは、それをビデオパケットとして識別するデータを含んでいる。このデータは、既知の方法で1つ以上のヘッダに含まれる。
【0043】
図1に示すビデオプロセッサ22
ビデオプロセッサ22は、例えばモニタ受像機、編集装置、特殊効果装置(special effects machine)及び/又はVTRを含む任意のビデオプロセッサからなる。タイミングパケットをビデオパケットとは別に伝送することにより、タイミングパケットを報知することができ、ネットワーク上の全プロセッサが基準クロックに同期した局所クロック周波数を有するとともに、ビデオをポイントツーポイントで送信することができる。
【0044】
この具体例では、タイミングパケットは、ビデオパケットとは別に伝送されている。
【0045】
なお、タイムデータとビデオデータを、図8に示すように、共通のアドレスデータを有する1つのパケットに纏めるようにしてもよい。このパケットは、図3又は図7を用いて説明したヘッダを有する。また、このパケットは、タイミングパケットとビデオパケットを合成したパケットとして識別するデータを含む。このデータは、既知の方法で1つ以上のヘッダに含まれる。少量のデータを含むタイムスタンプデータフィールドは、大量のデータを含むビデオデータフィールドに先行する。ビデオシーケンスは多数のパケットを使用して伝送される。タイムデータは、全てのパケットでなく、一部のパケットのみに含めるようにしてもよい。タイムデータは、ネットワークに上述した余裕の容量があるときに、間隔は一致でないが、頻繁にビデオパケットに含めるようにしてもよい。
【0046】
図1に示すように、ビデオデータとタイムデータの合成パケットは、信号源8により生成されるが、タイムスタンプデータフィールドは空である。このパケットは、破線で示す接続E2を介してタイムパケット発生器14に供給される。タイムスタンプ発生器14は、マルチプレクサ/インタフェース16の制御の下に、合成パケットを非同期パケット交換網6に送信した時点で、タイムスタンプデータフィールドにタイムスタンプデータを挿入する。
【0047】
変形例
上述では、インサーネットネットワークに関連して本発明の具体例を説明したが、本発明は、任意の非同期交換網、例えばトークンリングネットワークに使用することができる。非同期パケット交換網6は、有線ネットワーク又は無線ネットワーク、あるいは有線ネットワークと無線ネットワークを組み合わせたものであってよい。
【0048】
上述では、ビデオに関連して本発明の具体例を説明したが、本発明は、非同期網を介して伝送され、送信機と受信機の間でクロックの同期を取る必要のある任意のデータに適用することができる。
【0049】
送信機2及び受信機4は、ハードウェアとして実現することができる。この代わりに、これらを、適当なデータプロセッサのソフトウェアにより、あるいはソフトウェアとハードウェアの組合せとして実現することができる。好ましい実装形態では、プログラム可能なゲートアレイを使用する。本発明は、本発明を実施する適当なデータプロセッサ上で実行されるコンピュータプログラムを含むと解される。
【0050】
上述した本発明の具体例は、クロックの周波数同期に関するものである。クロックの位相同期は、具体例では説明しなかったが、クロックの周波数同期は、クロックの位相同期とともに用いることができる。
【0051】
以上、図面を参照して本発明の実施の形態を詳細に説明してきたが、本発明は、これらの特定の実施の形態には限定されず、特許請求の範囲に定める本発明の範囲と趣旨から逸脱することなく種々の変更、変形形態が当業者には可能である。
【図面の簡単な説明】
【図1】本発明を適用した送信機及び受信機の具体的な構成を示すブロック図である。
【図2】図1に示す非同期パケット交換網のタイミングパケットに対する動作を説明するためのタイミングチャートである。
【図3】本発明に基づいたタイミングパケットの具体的な構造を示す図である。
【図4】図1に示す受信機の周波数ロックループ(FLL)の具体的な構成を示すブロック図である。
【図5】図4のFLLに用いられているクロック弁別回路の具体的な構成を示すブロック図である。
【図6】図4のFLLに用いられている累算器の具体的な構成を示すブロック図である。
【図7】ビデオパケットの具体的な構造を示す図である。
【図8】本発明に基づいて、タイミングパケットとビデオパケットを合成したパケットの具体的な構造を示す図である。
Claims (20)
- 非同期パケット交換網と通信を行う局所データプロセッサの局所クロックの周波数を、上記非同期パケット交換網に接続された送信元データプロセッサの基準クロックの周波数に同期させる周波数同期方法において、
上記送信元データプロセッサから上記非同期パケット交換網を介して、上記局所データプロセッサに、上記局所データプロセッサの宛先アドレスを含むフィールドと、パケットを上記非同期パケット交換網に送信した時刻を表す基準クロックデータを含むフィールドとを有するタイミングパケットを送信するステップと、
上記送信元データプロセッサから上記非同期パケット交換網を介して、上記局所データプロセッサに、少なくとも上記局所データプロセッサのアドレスと、上記基準クロックに同期して生成されたデータとを含むデータパケットを、上記タイミングパケットとは独立して送信するステップと、
上記基準クロックデータ及び上記タイミングパケットの到着時刻に基づいて上記局所クロックの周波数を制御するステップとを有し、
上記局所クロックは、a)連続して受信されるタイミングパケットにおける上記基準クロックデータ間の差と、b)上記タイミングパケットが受信された時刻における上記局所クロック時刻を表す局所クロックデータ間の差との差に依存した誤差信号に基づいて制御され、
上記誤差信号は、上記送信元データプロセッサにおいて正しく送信されなかったか、又は上記局所データプロセッサにおいて正しく受信されなかったタイミングパケットが存在する場合、a)第1のタイミングパケットの基準クロックデータと、上記送信又は受信されなかったタイミングパケットの後に受信された第2のタイミングパケットの基準クロックデータとの差と、b)上記第1のタイミングパケット及び上記第2のタイミングパケットが受信された時刻における局所クロックデータ間の差との差に基づいて生成される
ことを特徴とする周波数同期方法。 - 上記データパケットは、ビデオデータを含むことを特徴とする請求項1記載の周波数同期方法。
- 上記送信元データプロセッサは、上記非同期パケット交換網に上記タイミングデータを伝送する容量があるときを検出し、該容量があるときに上記タイミングデータを送信することを特徴とする請求項1記載の周波数同期方法。
- 上記送信元データプロセッサは、上記基準クロックのチックを計数する基準カウンタを備え、
上記基準クロックデータは、該基準クロックデータを含むパケットを上記非同期パケット交換網を介して送信した時刻における上記基準カウンタの計数値であることを特徴とする請求項1記載の周波数同期方法。 - 上記局所クロックは、a)連続して受信されるタイミングパケットにおける上記基準クロックデータ間の差と、b)上記タイミングパケットが受信された時刻における上記局所クロック時刻を表す局所クロックデータ間の差との差に依存した誤差信号に基づいて制御され、
上記局所データプロセッサは、上記局所クロックのチックを計数する局所カウンタを備え、
上記局所クロックデータは、上記基準クロックデータを含むタイミングパケットが受信された時刻における上記局所データプロセッサの局所カウンタの局所計数値であることを特徴とする請求項1記載の周波数同期方法。 - 上記誤差信号をローパスフィルタリングするステップを有する請求項1記載の周波数同期方法。
- 上記フィルタリングした誤差信号を累算し、該累算した誤差信号に基づき上記局所クロックを制御することを特徴とする請求項6記載の周波数同期方法。
- 上記非同期パケット交換網は、個々のアドレスを有する複数の局所データプロセッサを有し、
当該周波数同期方法は、上記タイミングパケットを2つ以上の局所データプロセッサに送信するステップを有する請求項1記載の周波数同期方法。 - 上記タイミングパケットはグループアドレスを含むフィールド及び上記基準クロックデータを含むフィールドを有し、
当該周波数同期方法は、上記グループアドレスを有する上記局所データプロセッサのグループに、上記タイミングパケットを送信するステップを有する請求項8記載の周波数同期方法。 - 上記タイミングパケットは報知アドレスを含むフィールド及び上記基準クロックデータを含むフィールドを有し、
当該周波数同期方法は、上記非同期パケット交換網の上記報知アドレスを有する全ての局所データプロセッサに上記タイミングパケットを送信するステップを有する請求項8記載の周波数同期方法。 - 局所クロックと、
パケットを非同期交換網に送信した時刻における基準クロック時刻を表すタイミングデータと、データプロセッサのアドレスを表すアドレスデータを含むアドレスフィールドとを有するタイミングパケットを上記非同期交換網から受信するとともに、上記基準クロックデータ及び上記タイミングパケットが当該データプロセッサに到着した時刻に基づいて上記局所クロックの周波数を制御する制御器に、上記タイミングデータを供給するインタフェースと、
上記局所クロックに同期して生成されたデータを処理するデータ処理器とを備え、
上記インタフェースは、上記タイミングパケットとデータパケットとを別々に受信して、上記タイミングデータを上記制御器に、上記データを上記データ処理器に供給し、
上記制御器は、上記局所クロックを、a)連続して受信されるタイミングパケットにおける上記基準クロックデータ間の差と、b)上記タイミングパケットが受信された時刻における上記局所クロック時刻を表す局所クロックデータ間の差との差に依存した誤差信号に基づいて制御し、
上記誤差信号は、上記送信元データプロセッサにおいて正しく送信されなかったか、又は上記局所データプロセッサにおいて正しく受信されなかったタイミングパケットが存在する場合、a)第1のタイミングパケットの基準クロックデータと、上記送信又は受信されなかったタイミングパケットの後に受信された第2のタイミングパケットの基準クロックデータとの差と、b)上記第1のタイミングパケット及び上記第2のタイミングパケットが受信された時刻における局所クロックデータ間の差との差に基づいて生成される
ことを特徴とするデータプロセッサ。 - 上記制御器は、上記局所クロックのチックを計数するカウンタを備え、
上記局所クロックデータは、上記基準クロックデータを含むタイミングパケットを受信した時刻における上記カウンタの計数値であることを特徴とする請求項11記載のデータプロセッサ。 - 更に、上記誤差信号をフィルタリングするローパスフィルタを備える請求項11記載のデータプロセッサ。
- 更に、上記フィルタリングした誤差信号を累算し、該累算した誤差信号に基づき上記局所クロックを制御する累算器を備える請求項13記載のデータプロセッサ。
- 上記データ処理器は、ビデオ処理器であることを特徴とする請求項11記載のデータプロセッサ。
- 少なくとも1つのノードが、
基準クロックと、上記基準クロックに同期して処理されるデータの信号源と、基準クロックデータとパケットの宛先を表すアドレスデータを含むアドレスフィールドとを有するタイミングパケットの発生器と、非同期交換網を介して上記タイミングパケットを送信するインタフェースとを備え、上記基準クロックデータは、上記タイミングパケットを上記非同期交換網に送信した時刻を表し、上記データの信号源は、少なくとも上記基準クロックに同期して処理されたデータ及び少なくともデータパケットの宛先アドレスを表すアドレスデータを有するデータパケットを生成し、上記インタフェースは、上記タイミングパケットと上記データパケットとを上記非同期交換網を介して別々に送信することを特徴とする送信元データプロセッサに接続され、
少なくとも他の1つのノードが請求項11記載の局所データプロセッサに接続された複数のノードを備え、
上記送信元データプロセッサと上記局所データプロセッサとをリンクすることを特徴とする非同期交換網システム。 - それぞれのノードに接続された請求項11記載の複数の局所データプロセッサを備え、
上記送信元データプロセッサは、2つ以上の上記局所データプロセッサにタイミングパケットを送信することを特徴とする請求項16記載の非同期交換網システム。 - グループの局所データプロセッサはグループアドレスを有し、
上記送信元データプロセッサは、上記グループの局所データプロセッサに、上記グループアドレスを含むフィールド及び上記基準クロックデータを含むフィールドを有するタイミングパケットを送信することを特徴とする請求項17記載の非同期交換網システム。 - 上記送信元データプロセッサは、上記非同期交換網に接続された全ての局所データプロセッサに、報知アドレスを含む上記フィールド及び基準クロックデータを含む上記フィールドを有するタイミングパケットを送信することを特徴とする請求項17記載の非同期交換網システム。
- 請求項11記載のデータプロセッサを備えるネットワークカード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0204242.2 | 2002-02-22 | ||
GB0204242A GB2385684A (en) | 2002-02-22 | 2002-02-22 | Frequency synchronisation of clocks |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003273854A JP2003273854A (ja) | 2003-09-26 |
JP4497821B2 true JP4497821B2 (ja) | 2010-07-07 |
Family
ID=9931606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003046444A Expired - Lifetime JP4497821B2 (ja) | 2002-02-22 | 2003-02-24 | クロックの周波数同期 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7630407B2 (ja) |
EP (2) | EP1339182A3 (ja) |
JP (1) | JP4497821B2 (ja) |
GB (1) | GB2385684A (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7539209B2 (en) * | 2003-03-05 | 2009-05-26 | Ciena Corporation | Method and device for preserving pacing information across a transport medium |
GB2400255A (en) * | 2003-03-31 | 2004-10-06 | Sony Uk Ltd | Video synchronisation |
GB2412825B (en) | 2004-03-31 | 2007-05-23 | Sony Uk Ltd | Packet-based video network |
US7499402B2 (en) * | 2004-04-13 | 2009-03-03 | Radioframe Networks, Inc. | Network delay control |
US7421048B2 (en) * | 2005-01-20 | 2008-09-02 | Vixs Systems, Inc. | System and method for multimedia delivery in a wireless environment |
US8238376B2 (en) * | 2005-04-13 | 2012-08-07 | Sony Corporation | Synchronized audio/video decoding for network devices |
JP4923583B2 (ja) * | 2006-01-20 | 2012-04-25 | 横河電機株式会社 | 非同期網におけるクロック同期システム |
US8677002B2 (en) * | 2006-01-28 | 2014-03-18 | Blackfire Research Corp | Streaming media system and method |
FR2897228A1 (fr) * | 2006-02-08 | 2007-08-10 | Thomson Licensing Sas | Methode de transmission d'informations temporelles a latence fixe |
US7995143B2 (en) * | 2006-02-10 | 2011-08-09 | Qualcomm Incorporated | Wireless video link synchronization |
US9420332B2 (en) * | 2006-07-06 | 2016-08-16 | Qualcomm Incorporated | Clock compensation techniques for audio decoding |
US20080123732A1 (en) * | 2006-11-27 | 2008-05-29 | Rajesh Mamidwar | Method and system for configuring decoding based on detecting transport stream input rate |
FR2911460A1 (fr) * | 2007-01-16 | 2008-07-18 | Thomson Licensing Sas | Initialisation rapide de la base de temps video generant un signal de synchronisation dans un reseau a commutation par paquets |
US7969891B2 (en) * | 2007-04-24 | 2011-06-28 | Microsoft Corporation | Adjustment of clock approximations |
DE102008046914A1 (de) * | 2008-09-12 | 2010-03-18 | Deutsche Thomson Ohg | Verfahren zur Synchronisierung eines Empfängers und eines Senders in einem Kommunikationssystem sowie Sendestation und Empfangsstation adaptiert zur Verwendung in dem erfindungsgemäßen Verfahren |
JP5375021B2 (ja) * | 2008-10-16 | 2013-12-25 | 沖電気工業株式会社 | クロック再生システムおよび方法 |
CN101729180A (zh) * | 2008-10-21 | 2010-06-09 | 华为技术有限公司 | 精准时钟同步方法及系统、精准时钟频率/时间同步装置 |
US8046623B2 (en) * | 2009-01-12 | 2011-10-25 | Mediatek Inc. | Timing recovery apparatus and method thereof |
WO2010132942A1 (en) * | 2009-05-20 | 2010-11-25 | Chronologic Pty. Ltd. | Method and apparatus for synchronising the local time of a plurality of instruments |
EP2282427B1 (en) * | 2009-07-31 | 2015-03-04 | Alcatel Lucent | Method for synchronizing a client clock frequency with a server clock frequency |
EP2343845A3 (en) | 2009-12-31 | 2011-10-19 | Thomson Licensing | Precise compensation of video propagation duration |
JP4947447B2 (ja) * | 2010-02-02 | 2012-06-06 | サイレックス・テクノロジー株式会社 | リアルタイムデータ伝送システム |
CZ2010226A3 (cs) | 2010-03-26 | 2011-05-11 | CESNET, zájmové sdružení právnických osob | Zarízení pro príjem obrazového signálu s vysokým rozlišením prenášeného s malým zpoždením asynchronní paketovou pocítacovou sítí |
JP2011217062A (ja) | 2010-03-31 | 2011-10-27 | Sony Corp | カメラシステム、信号遅延量調整方法及びプログラム |
JP5923847B2 (ja) | 2010-03-31 | 2016-05-25 | ソニー株式会社 | カメラシステム、信号遅延量調整方法及びプログラム |
JP5874178B2 (ja) | 2010-04-09 | 2016-03-02 | ソニー株式会社 | カメラシステム、カメラ装置、カメラ制御装置、および中継装置 |
JP2011234341A (ja) | 2010-04-09 | 2011-11-17 | Sony Corp | 受信装置およびカメラシステム |
US9028410B2 (en) * | 2011-04-08 | 2015-05-12 | Dexcom, Inc. | Systems and methods for processing and transmitting sensor data |
GB2499261B (en) * | 2012-02-10 | 2016-05-04 | British Broadcasting Corp | Method and apparatus for converting audio, video and control signals |
EP3066600B1 (en) | 2013-11-07 | 2022-02-16 | Dexcom, Inc. | Systems and methods for transmitting and continuous monitoring of analyte values |
DE102019109869A1 (de) | 2019-04-15 | 2020-10-15 | Infineon Technologies Ag | Elektronische schaltung |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332802A (ja) * | 1999-05-24 | 2000-11-30 | Sony Corp | 通信方法、通信システム、通信端末および中継装置 |
JP2001186180A (ja) * | 1999-12-24 | 2001-07-06 | Oki Electric Ind Co Ltd | Ip端末装置、周波数誤差範囲推定方法、周波数差推定方法及び推定所要時間算出方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4761778A (en) * | 1985-04-11 | 1988-08-02 | Massachusetts Institute Of Technology | Coder-packetizer for random accessing in digital communication with multiple accessing |
US5428645A (en) * | 1992-11-03 | 1995-06-27 | International Business Machines Corporation | Anonymous time synchronization method |
US5381181A (en) * | 1993-05-13 | 1995-01-10 | Thomson Consumer Electronics, Inc. | Clock recovery apparatus as for a compressed video signal |
US5689688A (en) * | 1993-11-16 | 1997-11-18 | International Business Machines Corporation | Probabilistic anonymous clock synchronization method and apparatus for synchronizing a local time scale with a reference time scale |
US5602992A (en) * | 1993-11-29 | 1997-02-11 | Intel Corporation | System for synchronizing data stream transferred from server to client by initializing clock when first packet is received and comparing packet time information with clock |
US5544150A (en) * | 1994-04-07 | 1996-08-06 | Medialink Technologies Corporation | Method and apparatus for determining and indicating network integrity |
US5566180A (en) * | 1994-12-21 | 1996-10-15 | Hewlett-Packard Company | Method for recognizing events and synchronizing clocks |
US5822317A (en) * | 1995-09-04 | 1998-10-13 | Hitachi, Ltd. | Packet multiplexing transmission apparatus |
US5966387A (en) * | 1995-09-25 | 1999-10-12 | Bell Atlantic Network Services, Inc. | Apparatus and method for correcting jitter in data packets |
JP3463460B2 (ja) * | 1996-05-20 | 2003-11-05 | ヤマハ株式会社 | データ伝送方式 |
US5995570A (en) * | 1997-06-27 | 1999-11-30 | International Business Machines Corporation | Recovering a clock signal in a multimedia network using time stamps |
US6208665B1 (en) * | 1997-08-25 | 2001-03-27 | Intel Corporation | Data synchronization unit for a headend |
JP3433071B2 (ja) * | 1997-10-29 | 2003-08-04 | 富士通株式会社 | クロック周波数同期装置 |
US6144714A (en) * | 1998-01-06 | 2000-11-07 | Maker Communications, Inc. | Programmable fractional frequency digital frequency synthesizer for synchronous residual time stamp service clock regenerator phase locked loop |
DE19813551C2 (de) * | 1998-03-27 | 2000-03-23 | Grundig Ag | Verfahren zur Übertragung von zeitkritischen Datenpaketen in digitalen drahtlosen Übertragungssystemen |
US6278710B1 (en) * | 1998-09-10 | 2001-08-21 | Agilent Technologies, Inc. | Enhancements to time synchronization in distributed systems |
US6449291B1 (en) * | 1998-11-24 | 2002-09-10 | 3Com Corporation | Method and apparatus for time synchronization in a communication system |
WO2001078489A2 (en) * | 2000-04-07 | 2001-10-25 | Broadcom Homenetworking, Inc. | Frame-based communication with variable rate payload |
JP4407007B2 (ja) * | 2000-05-02 | 2010-02-03 | ソニー株式会社 | データ送信装置及び方法 |
US6842463B1 (en) * | 2000-07-14 | 2005-01-11 | Nortel Networks Limited | Automated and adaptive management of bandwidth capacity in telecommunications networks |
AU2001271682A1 (en) * | 2000-07-20 | 2002-02-05 | Thomson Licensing S.A. | Multi-media jitter removal in an asynchronous digital home network |
US6744789B1 (en) * | 2000-09-26 | 2004-06-01 | The Directv Group, Inc. | System and method for translating MPEG packets which include PCR data into DIRECTV packets which include RTS data |
US6975652B1 (en) * | 2000-10-18 | 2005-12-13 | 3Com Corporation | Clock synchronization of HFC telephone equipment |
US6470032B2 (en) * | 2001-03-20 | 2002-10-22 | Alloptic, Inc. | System and method for synchronizing telecom-related clocks in ethernet-based passive optical access network |
US6975653B2 (en) * | 2001-06-12 | 2005-12-13 | Agilent Technologies, Inc. | Synchronizing clocks across sub-nets |
-
2002
- 2002-02-22 GB GB0204242A patent/GB2385684A/en not_active Withdrawn
-
2003
- 2003-02-04 EP EP03250693A patent/EP1339182A3/en not_active Withdrawn
- 2003-02-04 EP EP08017762A patent/EP2017990A1/en not_active Withdrawn
- 2003-02-20 US US10/371,902 patent/US7630407B2/en active Active
- 2003-02-24 JP JP2003046444A patent/JP4497821B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332802A (ja) * | 1999-05-24 | 2000-11-30 | Sony Corp | 通信方法、通信システム、通信端末および中継装置 |
JP2001186180A (ja) * | 1999-12-24 | 2001-07-06 | Oki Electric Ind Co Ltd | Ip端末装置、周波数誤差範囲推定方法、周波数差推定方法及び推定所要時間算出方法 |
Also Published As
Publication number | Publication date |
---|---|
GB0204242D0 (en) | 2002-04-10 |
EP2017990A1 (en) | 2009-01-21 |
GB2385684A (en) | 2003-08-27 |
US20030174734A1 (en) | 2003-09-18 |
JP2003273854A (ja) | 2003-09-26 |
US7630407B2 (en) | 2009-12-08 |
EP1339182A2 (en) | 2003-08-27 |
EP1339182A3 (en) | 2005-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4497821B2 (ja) | クロックの周波数同期 | |
JP4528010B2 (ja) | ビデオ同期 | |
US8767778B2 (en) | Method, system and apparatus for synchronizing signals | |
CA2684227C (en) | Improved method, system and apparatus for synchronizing signals | |
US7545794B2 (en) | Timestamping network controller for streaming media applications | |
US10419766B2 (en) | Network video clock decoupling | |
US20120158990A1 (en) | Transporting a CBR Data Stream Over a Packet Switched Network | |
US8737411B2 (en) | Delivery delay compensation on synchronised communication devices in a packet switching network | |
JPH03114333A (ja) | パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置 | |
JPH0964860A (ja) | クロック再生装置 | |
JP4015381B2 (ja) | Lanコントローラおよびlanコントローラを備えた伝送装置 | |
JP2003283511A (ja) | 送受信装置および送受信方法並びにネットワーク | |
WO2020075235A1 (ja) | クロック生成装置およびクロック生成方法 | |
WO2012066832A1 (ja) | Ip受信装置、ip送信装置、およびts受信装置 | |
JPH11234363A (ja) | ディジタル信号変換装置 | |
WO2009030745A1 (en) | Fine compensation of a packet transport time for a synchronisation of equipment linked by an ip network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080804 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080807 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081017 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100413 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4497821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |