CN113011591B - 一种用于多比特量子反馈控制的量子测控系统 - Google Patents

Abstract

本申请公开了一种用于多比特量子反馈控制的量子测控系统，涉及量子技术领域。所述系统包括由多个测控子组构成的测控网络；每个测控子组用于对一个物理量子比特组进行测量控制；所述测控子组包括测量单元和多个控制单元，每个控制单元用于对一个物理量子比特进行控制；测量单元用于测量测控子组对应的物理量子比特组中，各个物理量子比特的量子态，并基于测量结果向控制单元发送控制指令；控制单元用于根据控制指令，控制对应的物理量子比特。本申请通过测控子组的这种方式，使得一组物理量子比特共享了测控系统的一组硬件，以便利用量子操作的空间局域特性，可以有效利用系统带宽，减小延迟。

Description

一种用于多比特量子反馈控制的量子测控系统

技术领域

本申请实施例涉及量子技术领域，特别涉及一种用于多比特量子反馈控制的量子测控系统。

背景技术

量子芯片是量子计算机的核心处理部件。为了保证量子芯片上各个量子比特按照正确的方式工作，需要量子测控系统对量子芯片上各个量子比特的量子态进行测量，并运行量子纠错算法对发生错误的量子比特进行纠错控制。

目前，量子测控系统的结构设计仍处于探索阶段。

发明内容

本申请实施例提供了一种用于多比特量子反馈控制的量子测控系统。所述技术方案如下：

根据本申请实施例的一个方面，提供了一种用于多比特量子反馈控制的量子测控系统，所述系统包括由多个测控子组构成的测控网络，每个测控子组作为所述测控网络中的一个节点，与至少一个其他测控子组之间具有连接关系；

每个测控子组用于对一个物理量子比特组进行测量控制，所述物理量子比特组中包括多个物理量子比特；

所述测控子组包括测量单元和多个控制单元，每个控制单元用于对一个物理量子比特进行控制；

所述测量单元用于测量所述测控子组对应的物理量子比特组中，各个所述物理量子比特的量子态，并基于测量结果向所述控制单元发送控制指令；

所述控制单元用于根据所述控制指令，控制对应的物理量子比特。

本申请实施例提供的技术方案可以带来如下有益效果：

通过设立测控子组的这种方式，使得一组物理量子比特共享了测控系统的一组硬件。测控子组中的测量单元直接在组内生成纠错码，并分发反馈控制信号到组内的控制单元，实现快速反馈，这样可以减小物理板卡间的通信量。另外，对超导量子芯片的量子操作具有空间局域的特性，测控子组中的测量单元可以更多地以较低延迟转发本组的测量结果到相邻的其他测控子组，设立测控子组可以最大程度地减小系统网络的通信延迟，减少量子纠错算法的运行时间。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个实施例提供的用于多比特量子反馈控制的量子测控系统的示意图；

图2是本申请一个实施例提供的测控子组的树型连接方式的示意图；

图3是本申请一个实施例提供的系统时钟同步方案的示意图；

图4是本申请一个实施例提供的虫洞路由器的结构示意图；

图5是本申请一个实施例提供的两种路由器的工作时序图；

图6是本申请一个实施例提供的虚拟信道流控制的示意图；

图7是本申请一个实施例提供的量子测控系统的系统组成的层次图；

图8是本申请一个实施例提供的系统配置流程的示意图；

图9是本申请一个实施例提供的量子测控系统的程序执行过程的示意图；

图10是本申请一个实施例提供的测量单元的结构示意图；

图11是本申请一个实施例提供的控制单元的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

云技术(cloud technology)是指在广域网或局域网内将硬件、软件、网络等系列资源统一起来，实现数据的计算、储存、处理和共享的一种托管技术。

云技术是基于云计算商业模式应用的网络技术、信息技术、整合技术、管理平台技术、应用技术等的总称，可以组成资源池，按需所用，灵活便利。云计算技术将变成重要支撑。技术网络系统的后台服务需要大量的计算、存储资源，如视频网站、图片类网站和更多的门户网站。伴随着互联网行业的高度发展和应用，将来每个物品都有可能存在自己的识别标志，都需要传输到后台系统进行逻辑处理，不同程度级别的数据将会分开处理，各类行业数据皆需要强大的系统后盾支撑，能通过云计算来实现。

云技术涉及云计算、云存储、数据库和大数据等基础技术，基于云技术提供的云应用包括医疗云、云物联、云安全、云呼叫、私有云、公有云、混合云、云游戏、云教育、云会议、云社交、人工智能云服务等。随着云技术的发展以及云技术在不同领域的应用，将会出现越来越多的云应用。

通常来讲，基于云技术构建的系统包括服务器和终端。服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN(Content Delivery Network，内容分发网络)、以及大数据和人工智能平台等基础云计算服务的云服务器。终端可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端和服务器之间可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不作限制。

量子计算机(quantum computer)是利用量子力学原理来进行计算的一种机器。基于量子力学的叠加原理和量子纠缠，量子计算机具有较强的并行处理能力，可以解决一些经典计算机难以计算的问题。超导量子比特的零电阻特性及与集成电路接近的制造工艺，使得利用超导量子比特构建的量子计算体系是目前最有希望实现实用量子计算的体系之一。

量子处理器是指量子级计算机处理器，也就是量子计算机的处理器。量子处理器可以包括一个或者多个量子芯片。

量子芯片(或称为超导量子芯片)是量子计算机的中央处理器，是量子计算机的核心部件。量子芯片是将量子线路集成在基片上，进而承载量子信息处理的功能。借鉴于传统计算机的发展历程，量子计算机的研究在克服瓶颈技术之后，要想实现商品化和产业升级，需要走集成化的道路。超导系统、半导体量子点系统、微纳光子学系统、甚至是原子和离子系统，都想走芯片化的道路。从发展看，超导量子芯片系统从技术上走在了其它物理系统的前面；传统的半导体量子点系统也是人们努力探索的目标，因为毕竟传统的半导体工业发展已经很成熟，如半导体量子芯片在退相干时间和操控精度上一旦突破容错量子计算的阈值，有望集成传统半导体工业的现有成果，节省开发成本。

鉴于量子计算机的优势，未来基于云技术构建的系统中可以使用量子计算机来进行一些处理和计算，以提供更好的服务。

在对本申请技术方案进行介绍之前，先对本申请中涉及的一些关键术语进行解释说明。

1、量子计算(Quantum Computing，QC)：利用量子力学中的量子态叠加、纠缠现象运行算法，进行计算的新型计算方法。

2、量子比特(Quantum bit，Qubit)：二能级量子系统，是量子计算的基本单元，可以在不同的物理载体上实现。在本申请中，“量子比特”在某些段落中简化称为“比特”，但本领域技术人员可以理解其含义。

3、超导量子比特(Superconducting Quantum bit，SC Qubit)：利用微纳加工技术，设计并制备的超导量子线路基础上的量子比特。通过经典的微波脉冲信号，可以实现对超导量子比特的控制和量子态测量。

4、量子电路模型：一种把量子计算过程分解为对多个量子比特进行的系列量子门操作(gate operation)的QC模型。

5、超导量子芯片(Superconducting Quantum Chip，SCQC)：集成了多个SC Qubit的，用于实现量子电路模型的芯片。

6、色散读取(Dispersive Readout)：一种测量SC Qubit量子态的方法。此方法从测量微波设备中发出一束组合微波脉冲，利用多个SC Qubit与微波传输线的色散耦合，同时探测多个SC Qubit的状态。

7、物理量子比特：在实际物理载体上实现的量子比特，例如SC Qubit。在本申请中，“物理量子比特”在某些段落中简化称为“物理比特”，但本领域技术人员可以理解其含义。

8、物理量子门：作用在物理量子比特上的量子门操作。

9、量子纠错(Quantum Error Correction，QEC)：对量子比特的操作容易受到环境引起的噪声和耗散影响，从而带来错误结果。通过对错误的测量，由结果对量子系统进行合适的反馈控制，从而得到正确结果的过程称为量子纠错。

10、逻辑量子比特：为了实现QEC，在SCQC中采用多个物理量子比特组合工作的方式，在多比特组中执行量子纠错算法，从而使这个SC Qubit组的整个希尔伯特空间中定义的一个逻辑子空间的量子信息得到纠错保护。在这样的工作方式下的多个物理量子比特可以组合成为一个逻辑量子比特。在本申请中，“逻辑量子比特”在某些段落中简化称为“逻辑比特”，但本领域技术人员可以理解其含义。

11、逻辑量子门：作用在逻辑量子比特上的量子门。

12、容错量子计算(Fault Tolerant Quantum Computing，FTQC)：由于实际的SCQC存在不可避免的系统耗散和环境噪声干扰，人们需要设计合理的量子纠错方案，从而利用纠错保护下的逻辑量子比特来承载和处理量子信息，此量子计算过程也被称为容错量子计算。

13、量子程序(Quantum Program)：表述一系列的量子操控和测量的指令(Instruction)。它可以是高级的量子编程语言(Quantum Programming Language)，达到有效表示复杂量子算法的目的，也可以是以机器码的形式直接在特定的处理器上运行。

14、量子编译器(Quantum Compiler)：负责把量子编程语言解释成测控指令，并生成特定机器码的软件。

15、量子测控系统(Quantum Measurement and Control System，QMC System)：用来运行量子程序，实现部分或全部量子算法的一套量子测量和控制系统。QMC System负责连接经典计算机和量子芯片；有些量子测控系统自身集成了经典计算机。

16、AD转换电路(Analog to Digital Conversion Circuit)：一类电子电路模块，负责接收一定频率范围的模拟信号并转换成数字信号。

17、DA转换电路(Digital to Analog Conversion Circuit)：一类电子电路模块，负责把数字信号转换成一定频率范围的模拟信号并输出。

18、FPGA板卡(PCB board based on Field Programmable Gate Array)：一种以现场可编程门阵列芯片作为主控芯片的硬件电路板。电路板的周围可以配置有多个AD转换电路和DA转换电路。FPGA芯片负责数字信号的产生和读取，并利用自身硬件可编程的特性，低延迟、高并发地处理数字信号。FPGA板卡是量子测控系统的核心组成。

19、硬件虚拟化(Hardware Virtualization)：是一种对测控硬件的虚拟处理。虚拟化对用户隐藏了真实的硬件，表现为一个抽象的控制平台。

20、发送通道(TX Channel)：用于发送一定带宽范围的任意微波信号的虚拟通道。它可以实际部署在有DA转换电路的FPGA板卡上。

21、接收通道(RX Channel)：用于接收一定带宽内的微波信号的虚拟通道。它可以实际部署在有AD转换电路的FPGA板卡上。

22、测量单元(Measurement Unit)：用于测量一组多个SC Qubit的基本单元。在一种可能的实现方式中，它包含一对RX Channel和一对TX Channel，产生并接收色散读取测量脉冲，并根据读取到的数字测量信号来得到量子比特所处的量子态。通过合成色散脉冲的方法，测量单元可以同时测量多个量子比特的量子态。

23、控制单元(Control Unit)：用于控制一个SC Qubit的基本单元。在一种可能的实现方式中，它包含3个TX Channel，分别对应于控制二能级体系的泡利矩阵(PauliMatrix)的三个分量X，Y，Z。另外，如果SCQC包含可调耦合，那么可以增加一个TX Channel来调节耦合器的工作偏置电压。

24、测控子组(Measurement and Control Subgroup，MCSG)：由一个测量单元和若干个控制单元互联而成的工作小组，它是本申请的一个网络节点。每个测控子组负责测量本组内的若干物理量子比特，传递测量结果到其他网络节点，处理测量结果，运行反馈算法，产生反馈控制信号，并将反馈控制信号分发到组内的控制单元，达到反馈控制的目的。

25、二维栅格网络(two Dimensional Mesh Network)：本申请中的量子测控系统所可能采用的一种数据传输网络，每个网络节点通过路由器和其相邻的4个节点相连。

26、虫洞路由器(Wormhole Router)：一种负责数据在节点间串行传输的路由器。虫洞路由器部署在每一个测控子组的测量单元上，测量结果数据和同步脉冲信号可以通过虫洞路由器从网络中的任意节点传输到另一个任意节点。虫洞路由器的延迟以时钟周期为单位，可以精确计算。

27、测控指令集架构(Measurement and Control Instruction SetArchitecture，MC ISA)：一套直接和物理资源交互的指令集系统。它定义了可以用来产生测量单元的测量微波脉冲和控制单元的量子门操作脉冲的机器操作码和操作数，以及量子测控系统所执行的基本命令。

28、MIMD(Multiple Instruction，Multiple Data)：一种用于实现测控单元并行、同步运行量子程序的技术。在程序的运行阶段，不同单元可以同时执行不同的指令，并操作不同的数据。

29、系统全局时钟同步：一种实现数字信号传输同步的方式。系统模块的时钟来源于同一个参考时钟，且频率相等，相位差稳定。区别于信号源同步技术。

现阶段可扩展的超导量子芯片的集成度已经到了50-100比特的范围。以google(谷歌)的Sycamore架构为例，它采用二维结构排布多量子比特，每个量子比特和比特间的量子耦合器需要被独立的微波脉冲信号所控制；而对量子比特的量子态的测量多采用色散读取的方式，测量设备发出的每个组合脉冲测量信号可以同时读取多个量子比特的状态。量子纠错是通用量子计算的基础，对于理论上比较成熟的表面码(surface code)纠错方式，它依赖于对包含一组物理量子比特的逻辑量子比特进行测量，根据测量结果反馈控制被测或相邻的物理比特。

随着新的量子纠错算法的提出，量子测控系统需要满足以下要求：

从硬件上来说，它应该支持硬件板卡的快速指标迭代和组网重构，例如使用更高速的AD和DA转换电路。从而可以方便地提高微波测控系统的硬件指标而不影响系统和计算机的接口，以及系统的运行方式。

从软件和计算机体系上来说，它需要快速部署最新的指令集、甚至是宏指令来对逻辑比特做自动纠错保护。它应该提供通用的反馈控制模型，和运行同步控制模型，最大程度地利用硬件的存储资源和信号带宽资源。

本申请提出了一种用于多比特量子反馈控制的量子测控系统。本申请通过二维栅格网络的方式，把测控子组内的信号反馈延时缩短到O(1)，把包含N个测控子组的系统的总反馈延时缩短到O(N^0.5)；采用网络坐标寻址的方式，配合虫洞路由器和虚拟信道复用技术，避免了网络节点间的信号传输阻塞，提高了网络带宽利用率。本申请在每个测控子组中，从FPGA板卡上虚拟化出测量单元和控制单元。这些单元能够独立于系统的硬件自由组网扩展，有利于提高硬件资源利用效率。

当量子计算机真正实用化之后，本申请将在量子计算的硬件测控系统中发挥极大的作用。基于本申请提出的系统架构，可以很容易地集成和迭代多比特测控系统的硬件组件，开发和完善量子反馈控制的指令集与编译器，构建量子测控系统的运行环境，运行量子纠错算法，实现容错量子计算。

请参考图1，其示出了本申请一个实施例提供的用于多比特量子反馈控制的量子测控系统的示意图，该系统可以包括：由多个测控子组10构成的测控网络。

每个测控子组10作为测控网络中的一个节点，与至少一个其他测控子组10之间具有连接关系。

在本申请实施例中，测控网络中包括多个节点，每个节点对应于一个测控子组10。各个节点之间按照一定的规则进行连接，从而形成二维平面或者三维立体的网状结构。

示例性地，如图1所示，测控网络呈二维栅格网络结构。也即，测控网络包括呈M行×N列的阵列结构分布的多个节点，M、N均为大于1的整数。位于二维栅格网络的四个顶点位置处的节点，与相邻的2个节点连接；位于二维栅格网络的四条边上的节点(顶点位置处的节点除外)，与相邻的3个节点连接；位于二维栅格网络非顶点和边上的节点，与相邻的4个节点连接。另外，每个连接的方向与直角坐标重合，从而形成M行×N列的阵列结构分布。

每个测控子组10用于对一个物理量子比特组进行测量控制，物理量子比特组中包括多个物理量子比特。例如，某一量子芯片上包括多个物理量子比特(如50个以上，甚至100个以上)，该多个物理量子比特被划分为多个物理量子比特组，每个物理量子比特组中包括多个物理量子比特。另外，任意两个物理量子比特组中包含的物理量子比特的数量，可以相同，也可以不同，本申请实施例对此不作限定。

另外，在本申请实施例中，测量控制是指对物理量子比特的量子态进行测量，并基于测量结果对该物理量子比特进行一些反馈控制。例如，通过对物理量子比特的量子态进行测量，确定该物理量子比特的量子态是否发生错误，并在确定发生错误情况下，对该物理量子比特的量子态进行纠错控制。

在本申请实施例中，测控子组10与物理量子比特组之间存在一一对应的关系，每个测控子组10用于对其对应的一个物理量子比特组进行测量控制。可选地，如图2所示，测控子组10包括测量单元11和多个控制单元12，每个控制单元12用于对一个物理量子比特进行控制。

测量单元11用于测量测控子组10对应的物理量子比特组中，各个物理量子比特的量子态，并基于测量结果向控制单元12发送控制指令(在本申请的一些段落中，控制指令也称为“反馈控制信号”)。控制单元12用于根据控制指令，控制对应的物理量子比特。

例如，某个测控子组10对应的物理量子比特组中包括5个物理量子比特，那么该测控子组10可以包括1个测量单元11和5个控制单元12；其中，测量单元11用于测量上述5个物理量子比特的量子态，并基于测量结果生成控制指令。上述5个控制单元12和5个物理量子比特一一对应，每个控制单元12用于对其对应的一个物理量子比特进行控制。例如，控制单元12在接收到测量单元11发送的控制指令之后，根据该控制指令控制物理量子比特执行相应的操作。

测控子组10的硬件实现可以通过设计相应的物理电路来实现相应功能。可选地，测控子组10的功能可以通过设计相应的FPGA板卡来实现。FPGA是在PAL(ProgrammingArray Logic，可编程阵列逻辑)、GAL(Generic Array Logic，通用阵列逻辑)等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(Application Specific IntegratedCircuit，ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

另外，具有连接关系的两个测控子组10之间具有双向的数据通道。例如，具有连接关系的两个测控子组10的测量单元11之间，具有双向的数据通道。一个测控子组10的测量单元11在得到测量结果之后，可以将该测量结果通过上述数据通道发送给另一个测控子组10的测量单元11，从而实现各个测控子组10间的测量结果共享。当然，测控子组10间的数据通道除了用于传输测量结果之外，还可用于传输其他数据，本申请实施例对此不作限定。

可选地，通过在两个测控子组10(如两个测控子组10的测量单元11)之间建立物理连接，通过该物理连接实现上述双向的数据通道。实现物理连接的选择可以有很多种。例如，可以简单地借助排线直接把相邻测控子组10(如测量单元11)的FPGA的通用输入输出管脚互联；也可以采用双绞线的方式互联；或是利用FPGA的高速串行单元，用光纤/同轴线作为物理通道，以进一步提高单个信道的数据传输速率。本申请不对硬件实现方式做特别的要求，用户根据不同的硬件限制或系统参数需求来选择不同的连接方案。

另外，为了实现二维栅格网络拓扑，我们要求板卡上的最小连接通道数为4×2＝8个(如东南西北4个方向，每个方向双向的数据通道，故为8)，显然板卡上所提供的连接通道数越多，可以并行传播的信息越多，网络的带宽越大，测控子组间交互数据的传播延迟越小，越有利于实现低延迟的量子反馈控制。

由于现阶段有前景的SCQC多采用平面网格方式堆叠超导量子比特，测控系统如果使用同样的结构(即二维平面网状结构，如图1所示的二维栅格网络结构)，可以实现测控通道与被控物理量子比特的位置上的一一对应关系，方便编程控制。另外，多比特的量子门操作利用了彼此临近的物理量子比特间的耦合作用，而位置上相邻的物理量子比特一般被用来编码逻辑量子比特。本申请通过设立测控子组的这种方式，使得一组物理量子比特共享了测控系统的一组硬件，以便利用量子操作的空间局域特性，这样可以最大程度减小系统反馈信号的传输延时和物理板卡间的通信量。量子纠错算法的要求是快速对多个物理量子比特进行量子态测量，根据测量结果产生纠错码和反馈控制信号，并分发到控制单元。在本申请中，通过设立测控子组，测控子组中的测量单元可以较少地转发本组的测量结果到其他测控子组，而是更多地直接在组内生成纠错码，并分发反馈控制信号到组内的控制单元，实现快速反馈。设立测控子组可以有效利用系统带宽，减小延迟。

以测控系统控制4×4＝16个物理量子比特组为例，如图1所示，每个测控子组10负责位置临近的一组物理量子比特，测控子组10内的信号传输延迟为很小的常数，所以可以把量子纠错所用到的物理量子比特作为一个被控组，在组内实现逻辑量子比特的门操作。

另外，本申请将测控子组扩展成一个测控网络，使得测控网络可以按序进行扩展，具备了可扩展和可重构的特性，以满足在较多数量(如大于100个)的物理量子比特上运行量子反馈算法的要求。

下面，对测控子组10的内部互联方式进行介绍说明。例如，根据物理板卡(以下主要以FPGA板卡为例)的资源情况，可以选择是否以多个物理板卡组网工作的方式作为一个测控子组10。

在一种可能的情况下，对于属于同一个测控子组的测量单元和控制单元，测量单元和控制单元部署在同一个物理板卡内。在FPGA板卡的硬件资源足够的情况下，例如，AD和DA转换电路的通道数量满足对一个测控子组10对应的物理量子比特组内所有物理量子比特的测控要求，那么就可以基于这个FPGA板卡，实际虚拟化出一个包含若干测量单元11和控制单元12的测控子组10。在此种情况下，组内互联结构则不是必须的，所有虚拟的测量单元和控制单元的数据处理单元部署在同一个FPGA板卡(或称为FPGA芯片)内，节点之间自然地共享板卡内的信息而不需要借助板间的数据信道来传输这些信息。

在另一种可能的情况下，对于属于同一个测控子组的测量单元和控制单元，测量单元和控制单元部署在不同的物理板卡内，测量单元和控制单元之间具有单向的板间传输通道。在FPGA板卡的硬件资源有限的情况下，例如，每个板卡只能虚拟化出1个测量单元11，或是2个控制单元12，那么就需要设计合适的组内互联结构，把测量单元11生成的控制信号分发到相应的控制单元12。在这种情况下，可以采用树型的子组结构。如图2所示，测量单元11为父节点，控制单元12为子节点。每个父节点通过单向的传输通道(WR Channel)与子节点相连(这里强调的是板间传输通道)。这些数据通道负责传输从测量单元11发送到控制单元12的同步触发信号和反馈控制信号。在系统的组网模式下，传输通道同时负责把数据和指令写入控制单元。

在实际应用中，首先我们规划出每个测控子组需要负责多少物理量子比特，然后根据对比特控制的需要，分析出需要多少控制单元和测量单元，以及每个单元所需要的板卡资源。当一个FPGA板卡的资源充足时，那么在这个FPGA板卡上就可以实现一个测控子组，这时就不需要更多的板卡来组合实现一个测控子组。而另一种情况下，当已有的FPGA板卡只能实现一个测量单元或者一个控制单元，我们就需要更多的FPGA板卡通过一定方式去连接，形成一个测控子组的子网(如图2所示的树形结构)，测量单元所在的FPGA板卡作为测控子组的主单元，承载系统网络节点的路由器。

综上所述，本申请实施例提供的技术方案，通过设立测控子组的这种方式，使得一组物理量子比特共享了测控系统的一组硬件。测控子组中的测量单元直接在组内生成纠错码，并分发反馈控制信号到组内的控制单元，实现快速反馈，这样可以减小物理板卡间的通信量。另外，对SCQC的量子操作具有空间局域的特性，测控子组中的测量单元可以更多地以较低延迟转发本组的测量结果到相邻的其他测控子组，设立测控子组可以最大程度地减小系统网络的通信延迟，减少量子纠错算法的运行时间。

另外，一些特别的纠错码方案需要利用到多个物理量子比特组，所以一个纠错码的实现将依赖本申请中的多个测控子组协同工作。为了满足通用性，测控子组的测量结果需要快速地通过网络传递到相邻的节点。在本申请中，由于具有连接关系的两个测控子组之间具有双向的数据通道，因此可以通过该测控子组间的数据通道传输测量结果，以满足上述应用需求。

对于本申请实施例提供的量子测控系统，需要进行相应的系统配置。可选地，包括如下两方面系统配置：(1)节点坐标配置；(2)节点内存配置。

(1)节点坐标配置

测控子组配置有相应的节点坐标，该节点坐标用于标识测控子组在测控网络中的位置。可选地，以上述二维栅格网络结构为例，节点坐标可以包括横坐标(X坐标)和纵坐标(Y坐标)，各个节点(即测控子组)的X坐标和Y坐标可以分别通过物理板卡(如FPGA板卡)上的拨码开关来配置。

可选地，每个节点可以根据FPGA板卡上的第一拨码开关和第二拨码开关来读取自身的节点坐标。其中，第一拨码开关用于设置节点的横坐标(X坐标)，第二拨码开关用于设置节点的纵坐标(Y坐标)。例如，拨码开关sw_x[7:0]用于设置节点的X坐标，拨码开关sw_y[7:0]用于设置节点的Y坐标。[7:0]是硬件位宽的写法，意思是有8个bit(比特)，高有效位在前。用户手动设置拨码开关的值，例如sw_x＝0，sw_y＝1那么这个节点的坐标就被设置为了第1行第2列，以此类推。

可选地，给每个测量单元分配一个标识符，该标识符中包含该测量单元所属测控子组对应的节点坐标。例如，通过编程FPGA，给每个测量单元分配一个MAC(Media AccessControl，媒体访问控制)地址(不一定是MAC地址形式，也可以是其他自定义的网络节点的标识符)，此地址的最后一个Byte(字节)与节点的坐标一一对应，例如MAC地址DE:AD:BE:EF:00:31代表了位于第4行第2列的节点；MAC地址DE:AD:BE:EF:00:00代表了位于坐标原点(即第1行第1列)的节点。用户可以通过以太网/PCIe(Peripheral ComponentInterconnect express，高速串行计算机扩展总线)接口用计算机访问节点的内存，方便直接配置寄存器和调试目标节点。这里的寄存器负责储存在程序运行时需要快速获取的工作状态信息，例如节点的ID(Identity，标识)、延迟、反馈阈值等。调试节点即在系统配置过程的前期，对每个节点的工作状态进行单独测试和配置。

(2)节点内存配置

测控子组配置有相应的内存空间，属于同一个测控子组的测量单元和控制单元共享该内存空间。在系统的组网模式下，测量单元可以向控制单元发送写指令，把量子程序和控制波形的数据写入控制单元的内存。

在测控网络中，每个节点拥有独立的内存空间。在同一个测控子组内，所有的单元(包括测量单元和控制单元)共享这样的内存，根据运行量子程序时每个单元所需的内存资源的多少，给每个单元划分其独立的内存寻址范围，以便于来自用户或者其他节点的内存访问。

例如，给测量单元分配了2048KB的内存空间，给8个控制单元平均分配了总共8192KB的内存空间。那么测控子组内的内存分配可以如下表1所示(这里采用了32位的内存地址为例)：

表1

0x0000_0000～0x001F_FFFF	测量单元0
		0x0020_0000～0x002F_FFFF	控制单元1
0x0030_0000～0x003F_FFFF	控制单元2
		0x0040_0000～0x004F_FFFF	控制单元3
0x0050_0000～0x005F_FFFF	控制单元4
		0x0060_0000～0x006F_FFFF	控制单元5
0x0070_0000～0x007F_FFFF	控制单元6
		0x0080_0000～0x008F_FFFF	控制单元7
0x0090_0000～0x009F_FFFF	控制单元8

在本申请实施例中，通过对测控网络进行节点坐标配置和节点内存配置，使得各个节点具备自身的节点坐标和内存空间，方便节点间的通信以及对节点相关信息的存储和访问。

调控SCQC的微波信号需要有极强的相位相干性。为了完成精确的多比特门操作，对于测控网络中的控制单元，它的所有发送通道需要精确地在同一时间发送控制微波；为了完成精确的测量，对于测控网络中的测量单元，它的读取脉冲和测量窗口之间应保持精确的时间差。而反馈控制和纠错算法要求多比特的控制单元和测量单元之间的时序也要严格同步。

为了满足这种要求，本申请提出组合使用以下三种同步技术：

(1)网络节点的触发同步

为了让测控网络中所有的节点在同一个时钟周期开始工作，本申请提出了一种利用主节点(Master)去依次触发从节点(Slave)的同步方案。主要思想是把测控网络中的某个节点设为同步的主节点，例如在(0，0)坐标的节点设为主节点，把其余坐标处的节点设为等待触发的从节点。当系统开始工作时，主节点负责依次发送同步触发信号到从节点，每个从节点根据所接收到同步触发信号的先后，等待若干时钟周期，然后开始工作。这样就可以通过配置每个节点的等待周期数，达到全局同步的目的。

在示例性实施例中，测控网络中目标位置的节点为主节点，其他位置的节点为从节点。测控网络中，主节点的数量为1个，除了主节点之外的节点均为从节点，示例性地，可以选择(0，0)坐标的节点设为主节点，当然也可以将其他位置的节点设为主节点，本申请实施例对此不作限定。主节点用于向各个从节点发送同步触发信号。从节点用于根据接收到同步触发信号的时钟周期，以及预配置的等待周期数，确定起始工作的时钟周期。其中，测控网络中各个节点的起始工作的时钟周期相同。

具体来说，以4×4的栅格网络为例，设置位于坐标原点(0，0)的节点作为主节点。主节点的测量单元按照网络路由器规定的传输规则(X坐标优先于Y坐标)，依次向测控网络中的所有从节点发送同步触发信号。示例性地，同步触发信号定义如下表2所示：

表2

例如，位于网格中第4列节点的同步触发信号为(X＝3,Y＝3)，主节点首先发送这个同步触发信号，根据路由器的规则，这个同步触发信号会依次传递到位于(3，0)，(3，1)，(3，2)，(3，3)的从节点。类似地，主节点接着依次发送第3列、第2列、第1列的同步触发信号，并依次触发此列的从节点：

(X＝2，Y＝3)→(2，0)，(2，1)，(2，2)，(2，3)

(X＝1，Y＝3)→(1，0)，(1，1)，(1，2)，(1，3)

(X＝0，Y＝3)→(0，0)，(0，1)，(0，2)，(0，3)

为了计算每个节点的等待时钟周期数，我们继续假设网络的信道宽度为4(信道宽度可以理解为一个时钟周期内能够传输的比特数)，而这里每个同步触发信号刚好为4bits。这样，同步触发信号从一个节点传递到另外一个节点的延迟为1个时钟周期。所以，我们可以得到网络节点的触发等待配置表如下表3所示：

表3

在网络节点内部(即测控子组内)，如果所有测量单元和控制单元都部署在了一块FGPA板卡上，那么所有单元共享所在节点的同步触发信号，每个单元等待相同的时钟周期之后同时开始工作。而如果测控子组内需要用到板间互联，那么我们把测量单元所在的FPGA板卡作为同步主单元；它通过板间的互联通道向控制单元分发同步触发信号；控制单元接收到同步触发信号之后，等待预先配置的时钟周期来补偿板间互联通信的延迟，最终实现测控子组内所有测控单元的同步。

(2)AD/DA转换电路的采样时钟同步

网络节点触发同步保证了控制单元和测量单元在FPGA时钟周期这一较粗的时间刻度上同时产生和接收数字波形。而对模拟波形的同步要求更加严格，为了保证控制和测量的精度，所有波形的采样信号的时间不确定性应该小于50ps。

为了解决这一问题，我们采用了系统时钟同步的方案。本申请实施例提供的量子测控系统还包括参考时钟源和时钟分配器。参考时钟源用于生成系统参考时钟。时钟分配器用于将系统参考时钟分发给各个物理板卡的锁相电路。锁相电路用于生成物理板卡上的测量单元和控制单元的工作时钟，以及生成物理板卡上的AD转换电路和DA转换电路的采样时钟。

如图3所示，首先我们使用了一个低噪的参考时钟源(reference clock)31，并利用时钟分配器(clock distributor)32把时钟源输出的参考时钟分别接入FPGA板卡33上。每个FPGA板卡上有锁相电路(Phase Locked Loop，PLL)。在用户主机的配置下，锁相电路把板卡产生的采样时钟与外部输入的参考时钟的相位锁定在一起。显然，参考时钟源和锁相电路的性能指标决定了系统中所有AD/DA转换电路的采样时钟的相参和稳定性，最终决定了发送通道和接收通道的相位同步的好坏。

(3)软件补偿模拟信号的随机相位差

通过上述两个同步技术，我们可以期待系统中的测控单元同时开始工作，且所有通道产生/接收到的微波的相位差是稳定的(相位噪声已经被控制在了合理的范围之内)。但是，由于锁相电路每次上电之后的初始相位差有不确定性，加上模拟信号传输线(参考时钟，以及微波输出)的长短不均，所以系统稳定工作之后，输出微波会随机地出现一定的相位差。在本申请实施例中，各个测控子组之间的随机相位差采用软件方式进行补偿。例如，在运行量子程序之前，在软件上去补偿这样的随机相位差，最终达到精确的相位同步。

在一种可能的实现方式中，采用微波探测装置同时捕获通道输出的脉冲，提取通道之间的延迟，然后在计算机上补偿这些延迟，并把补偿之后的数字波形数据传输到每个单元，以达到精确同步多通道相位的目的。

本申请用硬件和软件配合的方式解决了随机相位差的校准问题，可以简化硬件设计，提高系统的稳定性。

为了实现基于测量的量子反馈控制，需要快速地得到受控物理量子比特的测量结果，并根据测量结果生成反馈控制信号，然后把控制信号分发到控制单元，完成反馈控制。这里结合本申请的网络架构，具体介绍测量结果和反馈信号的传输方法。

(1)测控子组内的反馈控制

为了在SCQC上运行量子纠错算法，已有的量子纠错理论提出用纠错码来编码逻辑量子比特。例如，一个[[n，k，d]]量子纠错码代表了用n个物理量子比特来编码k个逻辑量子比特，并可以纠正任意(d-1)/2个发生在任意单量子比特上的错误。本申请把在SCQC上这样的n个物理量子比特作为一个被控子组，并在子组内运行量子纠错算法。

在测控子组内的量子反馈控制是量子纠错算法的重要组成部分。为了实现量子反馈控制，首先，测量单元发送合成的色散脉冲到SCQC，该合成的色散脉冲用于色散读取，由不同频率、振幅的脉冲合成。其中每个脉冲负责测量一个物理量子比特；利用SC Qubit与微波传输线的耦合，测量单元接收通道同步地接收到携带着量子态信息的返回色散脉冲。接着AD转换电路采样测量回波脉冲，把数字化之后的波形送到测量单元的处理器。处理器从波形中提取出比特读取频点的信号的特征相位和幅值，再把得到的特征信息与状态判断阈值(Threshold)对比，这样测量单元就可以得到SC Qubit的量子态(0或1)。

基于对组内SC Qubit量子态的测量结果，测量单元接着运行具体的量子反馈算法(例如Qubit的初态制备，基于stabilizer code的反馈纠错)，产生反馈控制信号，并传给控制单元，最终完成一次反馈操作。在可能的实施方式中，只需要给出错的物理量子比特对应的控制单元，发送反馈控制信号。

这里我们以树形的测控子组互联为例，说明测量单元分发反馈控制信号的方式。当反馈算法完成之后，测量单元得到每一个量子比特的控制标签(假设标签取值0或者1，用来区分两种不同的反馈操作)，然后同时把SC Qubit的控制标签(即上述反馈控制信号)分发到其对应的控制单元。可选地，反馈控制信号的信令格式包括第一字段和第二字段；其中，第一字段用于填充反馈控制信号的起始位，第二字段用于填充反馈控制信号的编码位。反馈控制信号的信令格式的定义可以如下表4所示：

表4

1

Bit0

其中，左侧为第一字段，右侧为第二字段。第一字段的长度可以是1bit，该第一字段为反馈控制信号的起始位(如用1表示)，标志着反馈控制信号的到来。第二字段的长度也可以是1bit，该第二字段是反馈控制信号的编码位，控制单元将根据该第二字段编码的信息，选择执行一种反馈操作。可选地，第二字段的取值为0或1，分别代表两种不同的标签取值。说明：当所需要支持的反馈操作数大于2时，我们会增加反馈控制信号的编码位数。

(2)网络节点间的测量结果共享

一些特别的纠错码方案需要利用到多个物理量子比特区块，所以一个纠错码的实现将依赖本申请中的多个测控子组协同工作。为了满足通用性，测控子组的测量结果需要快速地通过网络传递到相邻的节点。

下面我们以4×4的网络为例，说明节点之间的测量结果共享方式。首先我们定义了测量结果的网络传输数据包的格式。数据包以点对点的方式传播，即系统中的任意测量单元都可以发送包含测量结果的数据包，并通过网络传递到任意的节点。测量结果数据包的定义如下，每个测量单元有8个测量通道(即同时测量8个物理比特的量子态)，所以反馈数据占用8bits，加上数据包的坐标部分所占用的8bits，一个数据包的长度一共是16bits。示例性地，下述表5示出了测控子组之间传输的数据包格式：

表5

目标x坐标[1:0]

目标y坐标[1:0]

源x坐标[1:0]

源y坐标[1:0]

反馈数据[7:0]

其中，第一测控子组发送给第二测控子组的数据包，包括：源节点的坐标信息(包括第一测控子组对应的节点坐标)、目的节点的坐标信息(包括第二测控子组对应的节点坐标)，以及数据内容。其中，源节点的坐标信息包括源节点的x坐标(2bit)和y坐标(2bit)。目的节点的坐标信息包括目的节点的x坐标(2bit)和y坐标(2bit)。数据内容对应上述表5中的反馈数据，为8bit。

同样地，我们假设网络节点之间通道的宽度为4(即每个方向可以同时传输4bit的信号)，那么数据包需要分解成4个部分，依次发送到目标节点。当一个测控子组得到了所需要的所有物理量子比特的测量结果之后，测量单元开始执行量子反馈算法，接下来的反馈控制过程如上文介绍。

为了保证同步触发信号和反馈控制信号在有限带宽的网络中以最大效率传输，本申请专门为量子测控网络设计了虫洞路由器和虚拟信道流控制的方法。

(1)虫洞路由器

在示例性实施例中，测控子组的测量单元中集成有虫洞路由器，该虫洞路由器包括多个端口，具有连接关系的两个测控子组的虫洞路由器的对应端口之间，形成有物理传输通道(如双向的数据传输通道)。其中，虫洞路由器用于将数据包拆分为固定长度的微片后发送。

本申请把路由器集成在每个网络节点(测控子组)的测量单元所在的物理板卡上。它可以控制网络中数据包的流向和流量。虫洞路由器40的示意图见图4图示，这里路由器的阶为5，分别对应于东(E)、西(W)、南(S)、北(N)和自身处理器(P)5个传输方向。

在实际系统组网时，节点之间的物理传输通道的数量受限，可能无法在一个时钟周期内传输全部的数据包。本申请利用了虫洞路由器来解决上述问题。它的功能是把较长的网络数据包分解为较小的固定长度的微片(flits)。微片的宽度等于网络中可以同时传输的比特数(即一个方向的连接通道的位宽，可以小到4bits甚至2bits)，因此虫洞路由器非常适合应用于硬件资源有限的板间通信网络中。

另外，为了避免网络堵塞，路由器的设计采用了维度优先的信号传输策略，可以证明这种方法在非均匀流量模式(例如置换流量，n对1传输或1对n传输)的情况下，可以很好的平衡网络通道上的负载；同时能够保持路径长度尽可能短，以减少数据包的平均延迟。维度排序的路由通常没有从第二维到第一维的传递。例如，对于X坐标优先Y坐标的路由，将永远不会有任何数据包从Y方向传播到X方向，因此在路由器中将永远不会有任何从(北，南)→(西，东)的请求。图4右下角图示为图4所示虫洞路由器40对应的路由矩阵(RoutingMatrix)41，其中P方向是网络中的一种特殊情况，它代表了自身节点，自身节点可以访问所在路由器的任何方向(包括P方向本身)，也可以被任何其他方向访问。

可选地，使用System Verilog硬件描述语言来设计上述路由器，通过数字综合工具生成逻辑电路，最后在FPGA上实现。另外，除了二维网格之外，它还支持多维拓扑连接；也可以根据实际的物理层信道的数量改变微片的宽度。

这里本申请以物理通道的宽度为4bits为例，分析8bits的反馈数据在大小为4×4网络中的传播过程。路由器的传输策略为X坐标在先，Y坐标在后。

例如，位于(0，0)的节点需要连续发送两个反馈数据包到(0，2)和(0，3)节点，那么两个数据包都会经过位于(0，1)节点的路由器，并占据W→E的路由通道。虫洞路由器相对于一般的缓存-发送路由器的优势在于路由器不需要存储整个数据包就可以把微片移动到下一个节点。所以在这个例子中，见图5，路由器只需要先缓冲数据包的第一个微片，即目的节点的x/y坐标，就可以决定下一个微片的传输方向。对每个数据包来说，它的总延迟为2(3)+4个时钟周期，其中2(3)为第1(第2)个反馈数据包的网络传输延迟，它与信息跳过的节点数成正比；而4为数据转换延迟，与数据包的微片数成正比。所以当很多同方向的网络数据包需要通过路由器时，他们会以流水线的方式依次传输到各自的目的节点，相较于缓存-发送路由器，这种设计可以更好地利用数据通道的带宽，减小多个信号在网络上传输的平均延迟。

(2)虚拟信道流控制

在示例性实施例中，每个单向的数据传输通道对应于多个虚拟传输通道，在来自不同传输路径的数据包使用同一个单向的数据传输通道的情况下，该来自不同传输路径的数据包占用不同的虚拟传输通道，且各个虚拟传输通道之间按照设定流控制策略按序进行数据传输。

考虑到物理互连的稀缺性，每个通道的宽度可能很小，以至于不足以同时传输多个微片。而当路由器在传输一个数据包时，其使用的端口通道会被占据。而这时其他数据包对路由器的请求将被挂起，这些信号包会被暂时存储在路由器前端的缓存中，等待传输，直到上一个数据包全部被传递到下一个节点。

这种先到先得的信道流控制可能会引起网络阻塞。例如在图6中，坐标为(2，2)的节点发送一个反馈控制信号到(0，2)节点，同时在(1，0)坐标的节点也发送一个反馈控制信号到(0，2)节点。显然，两个数据包都需要占据位于(1，2)节点的路由器的N端口。因为来自(2，2)节点的数据包先到(1，2)路由器，所以它优先被处理，假设在传输的过程中，目标节点(0，2)暂时无法接收来自(2，2)节点的数据包，那么路由器(1，2)的N和S端口将因此被堵塞，这进一步阻挡了来自(1，0)节点的数据包的传递，可以想象，因为第二个数据包的传输不能及时完成，它要长时间地占据网络信道资源，这将进一步导致其他路由器的服务质量变差，最后，整个网络将会变得越来越拥塞。

为了解决这个问题，本申请采用虚拟通道流控制的方式，让不同的虚拟信道共享同一个物理通道。即在已有的物理通道上，虚拟出若干个可以利用的独立信道。来自不同传输路径的网络包可以占据任意一个虚拟传输通道，达到不同的网络包复用同一个物理通道的目的。可选地，采用循环公平的流控制的策略来控制虚拟通道应答的优先权，即每个网络包有相同的可能性获取一个虚拟通道服务并通过其路径上的路由器。这种虚拟信道流控制方案能够平均地分配物理通道的带宽资源。

仍以图6中的信号流为例，当来自(2，2)节点的第一个微片从(1，2)路由器被传递到(0，2)节点时，来自(1，0)节点的第1个微片和来自(2，2)节点的第2个微片同时请求通过(1，2)路由器的N端口，这时路由器的流控制模块会根据循环公平的策略，选择应答来自S端口或W端口的请求。假设第一次通过路由器的是来自(2，2)节点的第1个微片。那么下一次通过的是来自(1，0)节点的第1个微片，依次类推。总而言之，两个反馈信号会以交叉通行的方式通过(1，2)路由器，如下表6所示：

表6

假如在第4个时钟周期，来自(2，2)节点的数据包的传递暂时无法完成，而在(1，0)节点的数据包传输完成后又刚好恢复传递，那么两个反馈信号的通行轨迹如下表7所示：

表7

显然，这种方式减小了网络阻塞的概率，有效地增加了路由器的带宽，从而降低了整体的网络延迟。另外，这种方法还可以减小路由器和节点处的需要的数据缓冲，节省FPGA的内存资源。

图7示出了本申请提供的量子测控系统的系统组成的层次图。量子测控系统包括由多个测控子组10构成的测控网络。每个测控子组10中包括1个测量单元11和多个控制单元12，测量单元11和控制单元12的电路结构如图7所示。

可选地，每个测控子组中的测量单元通过PCIe接口或Ethernet(以太网)接口与计算机相连，并受主机的单独配置和调试。整个系统也可以工作在组网模式下，即只通过一个节点与计算机相连，而其余节点通过整个系统的栅格网络间接地与主机进行数据交互，例如在上图中，我们选择了(0，0)坐标的节点与主机相连。

在运行量子程序之前，我们需要配置整个系统，使之工作在合适的状态，并且加载了运行量子程序的数据和指令。图8具体描绘了的配置系统的流程：

1、节点组网并设置坐标；

2、系统上电；

3、配置锁相电路；

4、测量单元和控制单元逻辑初始化；

5、配置AD/DA转换电路；

6、网络路由器初始化；

7、网络连接自检；

8、微波通道波形校准；

9、模拟信号延迟补偿；

10、加载测量/控制单元配置信息；

11、加载测控数据(脉冲波形、参考波形)；

12、加载测控指令；

13、向网络主节点发送程序开始命令。

根据系统的分布式架构，本申请选取了MIMD的程序运行方式。首先，我们定义一套适用于MIMD模型的指令集，具体得分为两类。

其中一类是发送指令(TXI)，它直接规定了脉冲的产生时序，如下表8所示：

表8

opcode

index0

Index1

address0

address1

1、opcode为操作码指示指令的类型。如果op＝0，处理器(PROC)将终止指令的执行。如果op＝1，则当前项完成后，处理器将执行下一条指令。如果op＝2，在当前项完成时，处理器将跳转到index0处的指令。如果op＝3，在当前项完成时，处理器会跳转到根据收到的反馈标签所要求的指令。下一条指令的标记必须在当前指令结束之前有效。

2、index0和index1是下一条指令的地址，以标签为条件。

3、address0和address1确定波形在BRAM(Block Random Access Memory，块随机存取存储器)中的片段，数字波形序列从address0开始，到address1结束。

另一类是接收指令集(RXI)，它直接规定了数字信号处理的时序，如下表9所示：

表9

opcode

delay

length

pointer

1、opcode为测量单元中的一个测量通道的操作码，如果op＝0，处理器将终止指令的执行。如果op＝1，则当前项完成后，处理器将执行下一条指令。

2、delay是测量窗口延迟，即为从这条程序开始执行，到每一次的测量窗口开始需要等待的时钟周期。

3、length是测量窗口时间长度，即每次的测量窗口所持续的时钟周期。

4、pointer是测量参数的指针。测量通道执行这个项目时，处理器从pointer指向的测量单元的一个内存中读取对这次测量窗口的数字信号处理所用到的参数信息。例如解调的参考波形，数字滤波器的系数。

图9示出了量子测控系统的程序执行过程的示意图，其中虚线框所示部分为量子纠错宏指令，它实现了量子纠错码保护下的逻辑量子比特：

1、主节点分发同步触发信号；

2、等待预先配置的时钟周期，网络节点中的所有单元同步开始运行量子程序；

3、控制单元执行TXI，施加量子门操控；

4、测量单元执行TXI和RXI，完成量子测量；

5、测量单元通过路由器共享测量结果；

6、测量单元运行量子纠错算法，产生反馈控制指令；

7、测量单元分发反馈控制标签到组内的控制单元；

8、控制单元执行TXI，施加量子门操控；

9、测量单元测量量子电路的末态；

10、测量单元把量子算法的结果返回给用户计算机做进一步分析。

在本申请实施例中，通过采用分布式的网络结构和MIMD的编程模型可以更有效地利用系统带宽，提高量子程序的运行速度。

本申请提出了一种应用在超导量子测控领域的一种新型的系统网络架构，极大降低了反馈控制延迟。例如，所采用的二维栅格网络互联方式，相比于线性的连接，测控子组之间的反馈延迟和量子比特的关系从O(N)降低到了O(N^0.5)。例如，假设有100个测控子组，如过使用线性连接，那么测控子组之间的延迟为100，如果采用二维栅格网络结构，测控子组之间的最大延迟为2×10-1。

本申请的组网方式灵活，利于集成。本申请采用软件定义硬件的方式，可以根据实际的量子芯片结构，自定义每个测控子组的结构，还可以在虚拟节点上增加硬件控制器/加速器，最终在FPGA板卡集群上实现整个系统。自定义的虚拟节点和测控指令集，不依赖于具体的硬件电路板，也不需要设计中心化的控制板卡。

本申请节省成本。每个测控子组可以单独工作，也可以组成工作群，每个测控子组中控制板卡的个数也可方便扩展。同时适用于小规模的专用量子芯片和100+集成度的通用量子芯片。本申请的组与组间通过二维栅格网络来同步脉冲序列和交换测量数据，每组中的控制单元根据测量数据产生反馈控制。本申请中基于量子指令集所开发的量子编译器，可以把表面码的量子算法转换成量子测控指令，实现量子反馈控制。

本申请所定义的ISA是精简的指令集系统。它只定义了基本的从主存储器读取脉冲波形和解调所用的参考波形，这带来几个优点。首先，由于时间调度是由主机设置的，我们可以精确地优化每个测量通道和控制通道的时序。其次，量子程序运行前需要将脉冲波形和测量参考波形数据预加载到相应的测控单元，而用户运行新的量子程序时，只需加载新的门操作即可，并复用上一次程序用到的量子门的波形数据，这大大减少了主机传输到板卡的数据量，提高运行效率。第三，运行时变量可以由主机动态设置。该特性在自适应校准多量子位系统时非常有用，例如，反馈阈值的调整。一般来说，ISA自然支持反馈/前馈控制与多信号量子位和多目标量子位。另一方面，这个ISA模仿传统计算机模型的特征，如内存操作，分支，MIMD，因此它有希望与经典处理器集成。未来可以在这个ISA上构建更复杂的功能，如量子反馈程序的编译器、纠错码的硬件加速器、量子反馈运行环境等。

另外，在一些扩展实施例中，可以在测量单元中添加硬件加速器来提高测量速度。例如，如图10所示，测量单元11中可以添加监督神经网络加速器11a来提高测量信号分析的准确性和速度。如图11所示，测量信号可以在控制单元12中增加低噪的直流偏置通道12a，以利于调节每个比特的工作点。另外，也可在每个节点处集成通用处理器，让整个硬件支持C语言或者更高级的通用编程语言，从而方便量子编程语言的开发与推广。

应当理解的是，在本文中提及的“多个”是指两个或两个以上。另外，本文中描述的步骤编号，仅示例性示出了步骤间的一种可能的执行先后顺序，在一些其它实施例中，上述步骤也可以不按照编号顺序来执行，如两个不同编号的步骤同时执行，或者两个不同编号的步骤按照与图示相反的顺序执行，本申请实施例对此不作限定。

以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种用于多比特量子反馈控制的量子测控系统，其特征在于，所述系统包括由多个测控子组构成的测控网络，每个测控子组作为所述测控网络中的一个节点，与至少一个其他测控子组之间具有连接关系；所述测控网络呈二维栅格网络结构；所述测控子组配置有相应的节点坐标，所述节点坐标用于标识所述测控子组在所述测控网络中的位置；所述多个测控子组中的第一测控子组发送给第二测控子组的数据包，包括：源节点的坐标信息、目的节点的坐标信息以及数据内容；所述源节点的坐标信息，包括所述第一测控子组对应的节点坐标；所述目的节点的坐标信息，包括所述第二测控子组对应的节点坐标；具有所述连接关系的两个测控子组之间具有双向的数据传输通道，每个单向的数据传输通道对应于多个虚拟传输通道，在来自不同传输路径的数据包使用同一个单向的数据传输通道的情况下，所述来自不同传输路径的数据包占用不同的虚拟传输通道，且各个所述虚拟传输通道之间按照设定流控制策略按序进行数据传输；

每个测控子组用于对一个物理量子比特组进行测量控制，所述物理量子比特组中包括多个物理量子比特；

所述测控子组包括测量单元和多个控制单元，每个控制单元用于对一个物理量子比特进行控制；其中，属于同一个测控子组的测量单元和控制单元部署在同一个物理板卡内，所述测控子组配置有相应的内存空间，属于同一个测控子组的测量单元和控制单元共享所述内存空间；

所述测量单元用于测量所述测控子组对应的物理量子比特组中，各个所述物理量子比特的量子态，并基于测量结果向所述控制单元发送控制指令，所述控制指令用于对发生错误的物理量子比特进行纠错控制；

所述控制单元用于根据所述控制指令，控制对应的物理量子比特。

2.根据权利要求1所述的系统，其特征在于，所述测控子组的测量单元中集成有虫洞路由器，所述虫洞路由器包括多个端口，具有所述连接关系的两个测控子组的虫洞路由器的对应端口之间，形成有物理传输通道；其中，所述虫洞路由器用于将数据包拆分为固定长度的微片后发送。

3.根据权利要求1所述的系统，其特征在于，所述测控网络中目标位置的节点为主节点，其他位置的节点为从节点；

所述主节点用于向各个所述从节点发送同步触发信号；

所述从节点用于根据接收到所述同步触发信号的时钟周期，以及预配置的等待周期数，确定起始工作的时钟周期；其中，所述测控网络中各个所述节点的起始工作的时钟周期相同。

4.根据权利要求1所述的系统，其特征在于，所述系统还包括参考时钟源和时钟分配器；

所述参考时钟源用于生成系统参考时钟；

所述时钟分配器用于将所述系统参考时钟分发给各个物理板卡的锁相电路；

所述锁相电路用于生成所述物理板卡上的测量单元和控制单元的工作时钟，以及生成所述物理板卡上的AD转换电路和DA转换电路的采样时钟。

5.根据权利要求1所述的系统，其特征在于，各个所述测控子组之间的随机相位差采用软件方式进行补偿。

6.根据权利要求1所述的系统，其特征在于，所述控制指令的信令格式包括第一字段和第二字段；其中，所述第一字段用于填充所述控制指令的起始位，所述第二字段用于填充所述控制指令的编码位。