TW533346B - Clock system for multiple component system - Google Patents
Clock system for multiple component system Download PDFInfo
- Publication number
- TW533346B TW533346B TW089109837A TW89109837A TW533346B TW 533346 B TW533346 B TW 533346B TW 089109837 A TW089109837 A TW 089109837A TW 89109837 A TW89109837 A TW 89109837A TW 533346 B TW533346 B TW 533346B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- clock signal
- bus
- module
- phase
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
贫明背景 #濟部智慧財產局員工消費合作社印 k發明範1 “ 此一發明係凰、人 有具有多個時^電子系統之範轉,及特別者係屬於包含 ^ioy^T或模组之…統。 常經::同匯流排傳送之多個元件。慣 傳送。此即,在匯流排-時脈來同步模組 際發生之時間時tr之可匯流排傳送要求當傳送在 穩定之傳送時間H "足。M流排-時脈辨認此種 、 貫奉的,一模組寫入其資料至if、、云婭六 无分略於傳送時間 =至匯她排在 及告傳送睡政 于田傳运時間發生時得以穩定, 田、义生時被一匯流排-時脈轉移辨动下一槿知 自匯流排讀取資料。 付吵評w下一杈組 由於傳播之延遲,元件延遲,等等,一 > 實際時間將不與匯流排_時脈轉換發生之二貝料心 此窝入模組必需在轉換之前及之後資料在二二二:因 波’内’及其無其他之模組起始 U 例如,在此-指定之可容許之波帶匕匯:之時,舉 轉換之預爲準備,在其容許之波帶 返轉-時脈 每-模組必以彡響其讀取㈣。 4謂取資料 一般,匯流排-時脈轉換之前及後容許 匯流排-時脈轉換上發生之速度,及因此/帶寬及限 排獲得資料之傳送率。使容許之波帶變有’限制了經匯 求更嚴格設計及建造規則以確保模組合二热論如何, ;厫苛之限制, 之 實 種 之 了 流 要 及 4-
本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) ------------•裝--- (請先閱讀背面之注意事項再填寫本頁) 訂·· i線· 533346 、發明說明( 經濟部智慧財產局員工消費合作社印製 :〈增加挺組之費用。標準之設計中,對於較高之系統性 月匕任何彡曰加之需要边使匯流排_時脈速度至,,推向極限,,, =在可能小之容許下以求獲得最高速度之可能。因為實際 傳播之延遲,元件延遲。等等,-直至晶片上或面板上實 :佈置及·^ 組《順序之影響被決定前是無法決定的, 挺,且為;^準《反覆設計並再設計以確保在正確之時間上 能自或向、匯流排寫入或讀取準確之資料。此即,調整及再 設=每了模組之時脈使得晶片或面板其特別之位置與其特 別“作(迴路及相關之延遲參數在相位上與匯流排-時脈 成同^。此一反覆設計步驟化費甚多,且經常由於每一模 、,且及母-㈣或規劃之變化之交互作用顯著的在實施計劃 上延誤,造成設計調整及時間平衡及限走上加多之困難。 為了減低此種反覆設計步驟之可能,代替技藝已被發展 以增加符合較窄之時脈容許需要之可能。一般之技術為 用自我-同步设計技術。舉例如,為確保一模組之輸入 輸出與匯流排-時脈保持同步,不考慮模組在晶片或面 上之佈置,模組可包括一相位_鎖定-迴路(p L l ),一如 取各,將模組之資料轉換時脈至匯流排_時脈相位之相‘ 加以鎖足此即,較之外部對每一模組之時脈與匯流排 時脈匹配之調整改為鎖定’使pLL在電子及自動的影響 一匹配。因為每一模組之規劃參數影響及每一模組之相 與匯流排-時脈間之關係,在此7代替中每一模組必‘需 括一 PLL來影響一準確之相位匹配。 雖然使用自我同步模組原則上減低了所需反覆設計之 使 及 板 其 位 此 位 包 (請先閱讀背面之注意事項再填寫本頁) P;裝 • is ϋ ----7訂---------線. -5 五、發明說明(3 ) :數但母一杈組結合增加PLL電路增加額外費用。此— :用包括外加使用之元件費用外加每一 PLL試驗費用 寺:另夕卜’慣常之PLL包括為一已知技藝之類比元件與 位凡件:較有内在較為困難及高花費之設計及建造,且 數位者每一 P L L消耗相當多之電力。 人 發明重點摘要 、义t明〈目的為提供給有_可靠及堅強之匯流排介 之-時脈架構。此一發明之另外一目的為提供一為—模 (時脈架構。此-發明之另外—目的為提供可伸縮之時脈 架構。此一發明之外一目的為提供一容易測試之時脈加 構、。此^發明之另外一目的為提供減少因系統相關測試: 致複雜 < -時脈架構。此—發明之另外_目的為提供與一 以PLL基礎而設計者比較其電力消耗較少之時脈架構^ 脈一相符之預先決定之相位關係之一取樣_時脈之取樣, 每一模組-時脈將有關於匯流排·時脈之一預先決定之相位 關係,經比選擇合適之預先決定之相位關係,可獲得一最 此一及其他目的,可由提供與產生匯流排_時脈結合運 轉而提供一合併之模組_時脈之一時脈模組來達成,嗜一 時脈模組在處理模組中依匯流排·時脈速度對資 換 確定提供適當安全之富裕。在_較佳之具體實施例中,一 主-時脈產生匯流排_時脈及一取樣_時脈,取樣-時脈具有 關於匯流排時脈一預先決定之相位。用於處理模組所需要 之每一頻率上之取樣之模組_時脈按照此一發明依慣常之 万式來產生。經由對每一基本-時脈與具有關於匯流排-時 -6 - 533346 經濟部智慧財產局員工消費合作社印製 五、發明說明(4 佳資料轉移速度。 圖面重點說明 - 發明以舉例方式並參考配合之圖面進一步 其中: % 又, 圖!為按照此-發明顯示具有— 舉例流程圖。 处主承统〈一 圖2為按照此一發明顯示一時脈舉例之方塊圖。 圖3 A-3I為按照此一發明一處理系統之舉例之時 圖4為按照此-發明顯示—處理系統之—脈模组之 例方塊圖。 舉 發明詳細說明 圖1為按照此一發明顯示具有一時脈模組丨20之—處 系統1 00之一舉例方塊圖。時脈模組丨20之外處理^ 1 0 0包含經一共同匯流排i 5 〇相互傳送之一或多個之處 模組 13 1 -13 3。 此處處理模組13 1 -13 3在此被使用做為如各別的對於 賴一時脈信號121-123執行一些功能裝置之範例,且模 間經共同匯流排1 5 0及能與其他之裝置相互傳送。處理 組’舉例如可為受來自匯流排1 5 〇之輸入資料而反應之 狀態機器,及產生輸出資料在匯流排1 5 〇 ;可能為一印I 機控制器起始一命令順序來影響字之列印或經一匯流排 15 0傳送其影像;亦可能讀出現Λ有磁片上内容之一C 被送控制器及將内容送至匯流排用於由前述印表機控制 作後續之列印,等等。 -7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 理 統 依 模 表 CD 器 ------------裝·-------訂---------線 請先閱讀背面之注音?事項再填寫本頁} 533346 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(5 ) 時脈模組1 2 0提供必要之模組-時脈丨2丨_丨23用於每一處 理模組1 3 1-1 3 3。按照此一發明之一方面,時脈模組1 2 〇亦 提供共同匯流排-時脈信號1 2 5。時脈模組丨2 〇提供這些模 組-時脈信號121-123及匯流排_時脈信號丨2 5以一主-時脈 k號1 0 1為基礎。以便於同步及其他與時間有關之運作。 如此一發明,與一模組_時脈121-123與匯流排·時脈125具 有一預先決定之相位關係。 圖2按照此一發明顯示時脈模組丨2 〇 一舉例之方塊圖。 舉例之時脈模組120產生與匯流排-時脈信號125具有一預 先決定之相位關係之模組_時脈信號A _時脈丨2丨,B _時脈 1 2 2,及K _時脈1 2 3。此處再進一步討論之該一預先決定 之相位為被預先決定來提供存於匯流排丨5〇來自模組131_ 13 3貝料之轉換與匯流排丨5 〇上控制資料轉移之匯流排-時 脈1 2 5之轉換間之一安全之富裕。提供預先決定之舉例之 時脈模組120之相位關係受取樣之影響,經取樣器221_223 與匯流排1 2 5亦具有一預先決定之相位關係之取樣_時脈 24 1之基本-時脈281_283相符。取樣_時脈241由具有一步 率為η倍之匯泥排-時脈丨2 5之一主-時脈信號所導出, 此處η為一整數。在圖2舉例之具體實施例中,匯流排-時 脈1 2 5經f/n頻率除法器2 3 〇由此一主-時脈信號導出。此 方式由主β時脈有關之相位偏轉模組2 4 0被導出之取 樣-時脈2 4 1之相位偏移亦為匯流排_時脈丨2 5有關之取樣_ 時脈2 4 1之相位偏移。對於提供與另外之信號具有一固定 之相位關係,此種替代之配置為一般已知之技藝。 -----------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) -8- 533346 五、發明說明(6 ) 丄基本-時脈信號281-283為相符之處理模組所需要之時脈 信號,每一處理模組具有一可能不同之需求。每一基本 時脈信號281-283之特殊之頻率由使用之—般系統設計技 藝技術來限定。慣常的,為避免模組中一變化之相位關 係,每一基本-時脈信號之頻率為匯流排_時脈125頻率之 一整分數,舉例如,一處理模組可配置為運作在一時脈頻 率之一刀之,另—個在二分之一及仍另一個如匯流排_ 時脈之頻率。这些整分數(nA,nB , nK)顯示於圖2之舉 例中由頻率除法器27i -273產生基本-時脈信號28卜283 , 其中η為^疋供匯流排-時脈頻率之整除數,a,b,及κ為 提供與匯流排-時脈有關之每一模組時脈頻率之整除數: 對於提供與匯流排-時脈丨2 5具有一固定頻率關係之每一 基本-時脈信號281-283之代替配置為已知之一般技藝。 圖3為顯示在基本-時脈信號281-283上此一取樣處理之 影響之一舉例之時間圖。如顯示之線3 C,取樣_時脈241 為依顯示於線3 B與匯流排-時脈丨2 5有關之相位被偏移之 3 0 3。顯示於線3〇,3?及3 11為基本_時脈281,2 8 2, 2 8 3為與匯流排-時脈丨2 5不是所需要之預先決定之相位關 係。在圖2及圖3之舉例中,基本_時脈信號281-283顯示具 有與每一其他及與匯流排_時脈丨5 〇相同相位關係,並 且,此一發明很明顯的,與匯流排-時脈1 2 5有關所需之 每一基本-脈信號28 1 -283之相位較先前提到的預先決定之 相位為小。 顯示於線3E,3G,及3J為各別之取樣-時脈信號121- c請先閱讀背面之注意事項再填寫本頁) 裝 訂---------線_ 經濟部智慧財產局員工消費合作社印製 -9 - 533346 A7 B7 五、發明說明(7 ) 訂 123之結果。可以看出模組-時脈信號121-123之昇起邊緣 311-313與取樣-時脈24 1之昇起邊緣3 5 0相符,且模組·時 脈信號121-123之下降邊緣321-323亦各別與取樣-時脈2 4 1 之昇起邊緣3 5 1 -3 53相符。如此,因為取樣-時脈2 4 1之活 動邊緣發生於與匯流排-時脈1 2 5有關之預先決定之相位 3 0 3,取樣之時脈信號121-123之轉換發生於與匯流排-時 脈1 2 5有關之一預先決定之相位。取樣-時脈2 4 1之預先決 定之相位與每一取樣之時脈信號12 1 -123之預先決定之相 位3 0 3間之差為由取樣為2 2 1 - 2 2 3所導出之相位偏移值,在 一所選具體實施例中為最少者。舉例如,取樣器221_223 可為具有以基本-時脈信號28 1_283之輸入,即為由取樣_ 時脈2 4 1邊緣觸發之一慣常之正反器。為便於參考及了 解,以下每一取樣器221-223導出之相位偏移將視為相等 且冗全為零,及如此圖3所示,每一取樣之時脈丨2 ^丨23之 預先決定之相位偏移與取樣-時脈2 4丨之預先決定之相位 偏移303完全相等。 線 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 預先決足之相位偏移3 〇 3可使用一般技藝中之時間分析 技術來決足。為確保一運作之可靠,自時脈模組丨2 〇與其 相符之處理模組131_133來之每一時脈信號121-123之一之 預估之傾斜根據預估之傳播延遲來決定。對此一預估之傾 斜加上時脈信號121-123與匯流排1 25間所需之相位偏移, 根據相符之處理模組〗3丨_丨3 3中對-匯流排丨5 〇用於存取資料 轉私裝置之特性,或根據與存取匯流排丨5 〇之所有之裝置 有關之一般規範,來提供與每一時脈信號12 1 -123相結合
(CNS)XTii7iIF -10- X 297公釐) «3346 A7 B7 五、發明說明(8 ) 之王crp相位偏移。在一較佳之具體貫施例中,被決定之取 樣-時脈2 4 1之預先決定之相位3 0 3將為與每一時脈信號 12 1 -12 3相結合之全部相位之最大加上安全富裕。此為一 瓜技蟄’一安全富裕之選取依靠許多因素。通常此因素為 设計決定預先決定相位3 0 3之限制,由此,安全富裕可被 汁异而得(預先決定相位3 0 3減每一時脈信號12 1 _ 123之全 4相位偏移之最大值)。舉例如,在最少之費用來設計之 限制下’相位偏移模組2 4 0可為一簡單之反相器,該反相 斋提供完全等於180度之一固定之相位偏移。在相似之方 式中’匯流排-時脈1 2 5之頻率可能為根據一對較高級系 統所需要一介面之一預先決定之頻率,或根據依照一工業 “ *4*者。如果’提供有此種系統設計限制,預先決定之安 全冨裕無法滿足一個別或共同之目標或一基準,設計限制 再估算’做出設計變動及需求之變動,安全富裕再加以計 弃及估算。雖然此種處理一直至一適當之安全富裕獲得為 止為一反覆重新的過程,但可以提前予以執行及節省相當 之費用’全面之設計之一規劃或製造,通常可使用慣常之 模組時脈設計技術來完成。 顯示於圖2之舉例方塊圖,按照此一發明一方塊丨2 〇可 使用數位頻率除法器271-273及取樣器221-223來完成,如 以上有關於先前技藝系統之討論,藉此避免對一類比P L L 電路與每—處理模組131-133相結合之需要。亦請注意, & —所選具體實施例中之相位偏移模組2 4 0亦為僅使用於 如先可提到提供一 1 8 0度相位偏移之反相器之數位邏輯來 _ -11 - ^氏張尺度準(CNS)A4規格(210 X 297公釐) ' ' (請先閱讀背面之注意事項再填寫本頁) --------訂·----I---*5^ · 經濟部智慧財產局員JL消費合作社印製 533346 A7 __ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) 完成。或如果主-時脈較二倍之匯流排-時脈頻率為高,一 環狀-偏移記數器可提供來區分次多個之匯流排-時脈週期 之一選擇。此一及另外之技藝用於經數位裝置提一相位偏 移為--般之技藝。使用此種技術,全部之時脈模組i 2 〇 可使用數位裝置加以完成。藉此免去費用,電力消耗以及 對於時脈產生及同步使用慣常類比裝置所結合而生之其他 複雜工作。 前述僅為發明之原理,對於精於此一技藝之士當能了解 可對裝置做不同之配置,雖然此處並未明確的具體示出發 明之原理及屬於其之精神及範圍之說明及示出。圖4為按 照此一發明顯示一舉例之用於產生時脈信號之流程圖,如 使用之處理系統1 〇 〇之舉例時脈模組1 2 〇,將使用用做顯 示一些舉例之替代配置。在4 10上,使用用於圖2之舉例 之頻率除法器2 3 0產生匯流排-時脈及在4 2 〇上,匯流排 時脈在一固定相位上產生取樣-時脈,替代之,一外部之 電源可提供匯流排-時脈,在此一情形,取樣-時脈可使用 一般之技藝之同步技術在一預先決定之固定相位上與此一 外邵提之匯流排-時脈同步。迴路43〇_46〇影響每一基本 時脈及此一基本-時脈之取樣45〇,舉例如,圖2之使"用 率除法器271-273及取樣器221_223。替代之,一個或多 之基本-時脈可由外部舉例如在相符之處理模組中來 生。必須小心保持外部產生之基本_時脈與匯流排-時脈 步在某一較大舉例如,在任何相位較取樣-時脈之預先π 定之相位較0為大或小之容許之内,相符之取樣器將提2
請 先 閱 背 之 注 意 事I· 寫裝 本衣 頁I I 訂 頻 個 產 決 12- 本紙張尺度適用_家標準(CNS)^^_ (21Q x 297公复「 533346 A7 B7 五、發明說明(10 ) 與匯流排-時脈為準確相位之一取樣之模組·時脈。且替代 之,多個取樣時脈可使用用以提供不同之預先決定相2 3 一或多個之處理模組。舉例如,自匯流排讀取資料裝置 提供具有一預先之相位延遲之時脈信號,寫入資料至匯流 排之裝置具有一另外預先決定之相位延遲之時脈信號,及 讀取與寫入資料裝置提供二種時脈信號或具有一第三預先 決定之相位之另一種時脈信號,等等。 在圖面中所提供之特別架構及結構僅為顯示而已,替代 之架構如處理模組13 U33之一與時脈模組丨2 〇之結合即為 一般技藝之明證。功能方塊可依硬體,軟體或二者之合併 來完成之。舉例如,當在取樣器221-223為邏輯之閘時, 頻率除法态27 1 -273之功能在一具體實施之處理器中執行 用程式碼來實施’或運作此一狀態機器來影響所需之功能 影響一程式之邏輯陳列之建立之程式碼來完成,就此一發 明之情況言,與一般之技藝相較此及其他之完成及最佳技 術即為一明證,屬於下列申請專利範圍之範圍之内。 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4^F(2i〇x297公釐)
Claims (1)
- 533346 88822 ABC0 種處理系統(1 Ο 0 ),包含: 六、申清專利範圍 I. 夕個處理模組(1 3 1 -13 3 ),該多個處理模組(i 3卜13 3 ) 之每一處理模組對一模組-時脈信號(121-123)反應及依 據一匯流排-時脈(1 2 5 )經一匯流排(1 5 0 )傳送資料,及 一時脈模組(1 2 〇 ),包括 一相位偏移器(2 4 〇 ),該相位偏移器(2 4㈧提供具有 與孩匯流排-時脈信號(1 2 5 )有關之固定相位(3 〇 3 )之一 單純時脈信號(2 4 1 ), 少個時脈取樣器(22 1 -223 ),其中每一時脈取樣器依據 取樣-時脈信號(24 1 )對一相應之基本_時脈信號(281· 283 )取樣,以產生對於每一相應之處理模組(I〗 足杈組時脈信號(121-123),該模組_時脈信號 具有與該匯流排_時脈信號(丨2 5 )有關之一預定決定之相 位。 2·如申請專利範圍第1項之處理系統(1 〇 〇 ),其中 相位偏移咨(2 4 0)根據一主-時脈信號(1 〇 1)提供一取 樣-時脈信號(241),主-時脈信號(1〇1)與匯流排-時脈 信號(1 2 5 )同步。 3·如申請專利範圍第2項之處理系統(〗〇 〇 ),其中 時脈模組(1 2 0 )尚包括 一頻率除法器(2 3 0),該頻率除法器(23 〇)根據主-時 脈信號(1 0 1 )提供匯流排_時脈信號(丨2 5 )。 4·如申請專利範圍第3項之處理系統(1〇〇),其中 時脈模組(1 2 0 )尚包括533346 申請專利範圍 一或多個之基本頻率裝置(171_173),該基本頻率裳置 (171-173 )根據主-時脈信號(丨〇丨)提供一或多個之基本_ 時脈信號(181-183 )。 5·如申請專利範圍第1項之處理系統(丨〇 〇 ),其中 時脈模組(1 2 0 )尚包含 一頻率除法器(2 3 0 ),該一頻率除法器(2 3 〇 )根據一 主-時脈信號(1 〇 1 )提供匯流排-時脈信號(丨2 5 )。 6.如申請專利範圍第5項之處理系統(丨〇 〇 ),其中 時脈模組(1 2 0 )尚包括 一或多個之基本頻率除法器(171_173)根據主-時脈信 號(1 0 1 )於一或多個之基本-時脈信號(i 8j 83)。 訂 7·如申請專利範圍第}項之處理系統(1〇〇),其中 時脈模組(1 2 0 )尚包括 線 一或多個之基本頻率除法器(171-173),該基本頻率除 法器(171-173 )根據一主-時脈信號(1 〇丨)提供一或多個 之基本-時脈信號(1 8 1 -1 83 )。 8.如申请專利範圍第1項之處理系統(1 〇 〇 ),其中 相位偏移器(2 4 0 )包含至少一反相器,一偏移記數 器’一累計器及一狀態機器。 9· 一種提供多個模組-時脈信號(丨2丨_丨23 )之時脈模組 (1 2 0 ),每一模組-時脈信號具有與一匯流排_時脈信號 (1 2 5 )有關之一預先決定之相隹,該時脈模組包含 一相位偏移器(2 4 0 ),該相位偏移器(2 4 0 )接收-主時 脈信號(1 0 1 )作為其輸入及由該主-時脈信號產生具有與 -15- 本紙狀度適用中國國規格(210 X 297公爱) 533346 六、申請專利範圍 該匯流排-時脈信號(12 ^ 土〃 巧關 < 預先決定之相位之一期 ijc -時脈信號(2 4 1 ),及 - 多個取樣器(221-223 ),哕玄伽v μ夕個取樣器(221-223 )可運 作地韓合至該相位偏移器(2 4 〇), 該多個取樣器(221-223 )之 ^ + )母個取樣器接收一或多個 =時脈信號(2⑽3)之一基本_時脈信號及該取樣_ =號(241)作為其輸人,並由其產生該多個模組-時 仏虎(12Η23)之—模組·時脈信號,該模組-時脈信號與 該取樣-時脈信號(2 4 1 )同步。 10. -種產生與一匯流排-時脈信號具有一預先決定之相位 關係之多個時脈信號之方法,包含 產生(4 1 0 )匯流排-時脈信號, 產生(420)與該匯流排-時脈信號具有一固定相位關係 之一取樣-時脈信號, " 產生(4 4 0 )至少一基本-時脈信號,及 根據該取樣_時脈信號取樣(4 5 0 )該至少一基本_時脈 信號而產生多個時脈信號。 經濟部智慧財產局員工消費合作杜印製 11·如申請專利範圍第1 〇項之方法,尚包括 產生一主-時脈信號,及 其中 依賴主-時脈信號產生(4 1 〇 )匯流排-時脈信號,及 依賴主-時脈信號產生(4 2 0 )_取樣-時脈信號。 12·如申請專利範圍第1 1項之方法,其中: 依賴主-時脈信號產生(4 4 0 )至少一基本-時脈信號。 -16- 本纸張尺度適用中國國家標準(CNS)A4規格⑵〇 χ 297公釐) 533346 五 第089109837號專利申請案 中文說明書替換頁(92年3月) A7 B7 、( 1〇a 卜一—— 100 處理系統 101 主要-時脈信號 120 時脈模組 121-123 時脈信號 125 共同匯流排-時脈信號 131-133 處理模組 150 共同匯流排 221-223 取樣器 230 F/n頻率除法器 240 相位偏轉模組 241 取樣-時脈 271-273 頻率除法器 281-283 基本-时脈信號 303 預先決定之相位 311-313 昇起邊緣 321-323 下降邊緣 350 昇起邊緣 351-353 昇起邊緣 參 裝 訂-133 -本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/316,983 US6434706B1 (en) | 1999-05-24 | 1999-05-24 | Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules |
Publications (1)
Publication Number | Publication Date |
---|---|
TW533346B true TW533346B (en) | 2003-05-21 |
Family
ID=23231592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089109837A TW533346B (en) | 1999-05-24 | 2000-05-22 | Clock system for multiple component system |
Country Status (8)
Country | Link |
---|---|
US (2) | US6434706B1 (zh) |
EP (1) | EP1099149B1 (zh) |
JP (1) | JP2003500723A (zh) |
KR (1) | KR100661673B1 (zh) |
CN (1) | CN1171132C (zh) |
DE (1) | DE60021983T2 (zh) |
TW (1) | TW533346B (zh) |
WO (1) | WO2000072121A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9571215B2 (en) | 2012-07-18 | 2017-02-14 | Intel Corporation | Measuring time offsets between devices with independent silicon clocks |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6434706B1 (en) * | 1999-05-24 | 2002-08-13 | Koninklijke Philips Electronics N.V. | Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules |
US6573761B1 (en) * | 2002-04-08 | 2003-06-03 | Agilent Technologies, Inc. | Timebase for sampling an applied signal having a synchronous trigger |
US6650101B2 (en) * | 2002-04-08 | 2003-11-18 | Agilent Technologies, Inc. | Timebase for sampling an input signal having a synchronous trigger |
US7111186B2 (en) * | 2003-04-28 | 2006-09-19 | Sun Microsystems, Inc. | Method and apparatus for static phase offset correction |
CN100397791C (zh) * | 2003-08-06 | 2008-06-25 | 华为技术有限公司 | 传输系统开销处理芯片侧时钟域转换电路的asic实现方法 |
KR100990484B1 (ko) * | 2004-03-29 | 2010-10-29 | 삼성전자주식회사 | 직렬 버스 통신을 위한 송신 클럭 신호 발생기 |
US7844847B2 (en) * | 2006-09-18 | 2010-11-30 | Samsung Electronics Co., Ltd. | System and method for tuning power consumption and group delay in wireless RFICs |
US7685458B2 (en) * | 2006-12-12 | 2010-03-23 | Kabushiki Kaisha Toshiba | Assigned task information based variable phase delayed clock signals to processor cores to reduce di/dt |
US7574548B2 (en) * | 2007-09-12 | 2009-08-11 | International Business Machines Corporation | Dynamic data transfer control method and apparatus for shared SMP computer systems |
US7965111B2 (en) * | 2008-04-29 | 2011-06-21 | Qualcomm Incorporated | Method and apparatus for divider unit synchronization |
JP5432749B2 (ja) * | 2010-02-01 | 2014-03-05 | トヨタ自動車株式会社 | マルチコアプロセッサを備える車載電子制御装置 |
US8564330B1 (en) * | 2012-06-05 | 2013-10-22 | Xilinx, Inc. | Methods and systems for high frequency clock distribution |
EP2932346B1 (en) * | 2012-12-13 | 2017-03-15 | Coherent Logix Incorporated | Reconfiguration of clock generation circuitry |
US20190050020A1 (en) * | 2017-08-10 | 2019-02-14 | Qualcomm Incorporated | Clock Signal Staggering with Clock Frequency Adjustment |
WO2019199609A1 (en) * | 2018-04-09 | 2019-10-17 | The Regents Of The University Of California | Quarter-rate serial-link receiver with low-aperture-delay samplers |
CN112559268B (zh) * | 2020-12-18 | 2024-04-26 | 北京华峰测控技术股份有限公司 | 测试装置、测试方法和计算机可读存储介质 |
US11764834B2 (en) | 2022-02-15 | 2023-09-19 | Raytheon Company | Device for and method of synchronizing multiple beamforming devices |
CN115877914B (zh) * | 2023-01-17 | 2024-02-20 | 北京象帝先计算技术有限公司 | 信号控制方法、采样方法、装置、系统及电子设备 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3600700A (en) * | 1968-06-12 | 1971-08-17 | Nippon Electric Co | Circuit for phase locking an oscillator to a signal modulated in n-phases |
JP2629028B2 (ja) * | 1988-08-10 | 1997-07-09 | 株式会社日立製作所 | クロック信号供給方法および装置 |
US4998244A (en) * | 1989-07-17 | 1991-03-05 | Racal Data Communications Inc. | High speed module interconnection bus |
US5036230A (en) * | 1990-03-01 | 1991-07-30 | Intel Corporation | CMOS clock-phase synthesizer |
JPH0436800A (ja) * | 1990-05-31 | 1992-02-06 | Sharp Corp | 録音再生装置 |
US5341031A (en) | 1990-08-27 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Stable high speed clock generator |
US5428764A (en) | 1992-04-24 | 1995-06-27 | Digital Equipment Corporation | System for radial clock distribution and skew regulation for synchronous clocking of components of a computing system |
US5734877A (en) * | 1992-09-09 | 1998-03-31 | Silicon Graphics, Inc. | Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns |
JP2755183B2 (ja) | 1994-09-26 | 1998-05-20 | 日本電気株式会社 | 低消費電力動作用のクロックジェネレータ/コントローラ内蔵lsi |
US5577236A (en) * | 1994-12-30 | 1996-11-19 | International Business Machines Corporation | Memory controller for reading data from synchronous RAM |
US5565816A (en) * | 1995-08-18 | 1996-10-15 | International Business Machines Corporation | Clock distribution network |
US5802132A (en) * | 1995-12-29 | 1998-09-01 | Intel Corporation | Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme |
US5712883A (en) | 1996-01-03 | 1998-01-27 | Credence Systems Corporation | Clock signal distribution system |
US5719511A (en) * | 1996-01-31 | 1998-02-17 | Sigma Designs, Inc. | Circuit for generating an output signal synchronized to an input signal |
US6125157A (en) * | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
EP0886214B1 (en) * | 1997-05-30 | 1999-10-20 | Hewlett-Packard Company | Multi-channel architecture with channel independent clock signals |
US6047346A (en) * | 1998-02-02 | 2000-04-04 | Rambus Inc. | System for adjusting slew rate on an output of a drive circuit by enabling a plurality of pre-drivers and a plurality of output drivers |
US6434706B1 (en) * | 1999-05-24 | 2002-08-13 | Koninklijke Philips Electronics N.V. | Clock system for multiple component system including module clocks for safety margin of data transfers among processing modules |
-
1999
- 1999-05-24 US US09/316,983 patent/US6434706B1/en not_active Expired - Lifetime
-
2000
- 2000-05-04 DE DE60021983T patent/DE60021983T2/de not_active Expired - Lifetime
- 2000-05-04 KR KR1020017000973A patent/KR100661673B1/ko not_active IP Right Cessation
- 2000-05-04 EP EP00938628A patent/EP1099149B1/en not_active Expired - Lifetime
- 2000-05-04 WO PCT/EP2000/004209 patent/WO2000072121A1/en active IP Right Grant
- 2000-05-04 CN CNB008009813A patent/CN1171132C/zh not_active Expired - Fee Related
- 2000-05-04 JP JP2000620448A patent/JP2003500723A/ja not_active Withdrawn
- 2000-05-22 TW TW089109837A patent/TW533346B/zh not_active IP Right Cessation
-
2002
- 2002-06-20 US US10/176,209 patent/US6640310B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9571215B2 (en) | 2012-07-18 | 2017-02-14 | Intel Corporation | Measuring time offsets between devices with independent silicon clocks |
TWI608326B (zh) * | 2012-07-18 | 2017-12-11 | 英特爾股份有限公司 | 用以測量介於具有獨立矽時脈的裝置之間的時間偏置之設備、方法及系統 |
Also Published As
Publication number | Publication date |
---|---|
US6434706B1 (en) | 2002-08-13 |
US20020157032A1 (en) | 2002-10-24 |
US6640310B2 (en) | 2003-10-28 |
CN1310814A (zh) | 2001-08-29 |
EP1099149A1 (en) | 2001-05-16 |
DE60021983D1 (de) | 2005-09-22 |
CN1171132C (zh) | 2004-10-13 |
KR20010099599A (ko) | 2001-11-09 |
KR100661673B1 (ko) | 2006-12-26 |
EP1099149B1 (en) | 2005-08-17 |
DE60021983T2 (de) | 2006-06-08 |
WO2000072121A1 (en) | 2000-11-30 |
JP2003500723A (ja) | 2003-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW533346B (en) | Clock system for multiple component system | |
US8209562B2 (en) | Double data rate converter circuit includes a delay locked loop for providing the plurality of clock phase signals | |
US8205110B2 (en) | Synchronous operation of a system with asynchronous clock domains | |
US7251794B2 (en) | Simulation testing of digital logic circuit designs | |
US8493108B2 (en) | Synchronizer with high reliability | |
TW439033B (en) | Bus synchronizing method and system based thereon | |
US9672008B2 (en) | Pausible bisynchronous FIFO | |
US8301933B2 (en) | Multi-clock asynchronous logic circuits | |
Ferringer et al. | VLSI implementation of a fault-tolerant distributed clock generation | |
Poole | Self-timed logic circuits | |
EP3173895B1 (en) | Clock tree implementation method, system-on-chip and computer storage medium | |
Xiao et al. | Low latency high throughout circular asynchronous FIFO | |
Elrabaa | A new FIFO design enabling fully-synchronous on-chip data communication network | |
JP2646561B2 (ja) | クロック分配回路 | |
Elrabaa | A new FIFO for transferring data between two unrelated clock domains | |
Lynch | Teaching digital system timing: a comprehensive approach | |
US6552590B2 (en) | Clocking scheme for ASIC | |
KR20070082817A (ko) | 유효 비트를 사용하는 비동기식 fifo | |
Edman et al. | Synchronous latency-insensitive design for multiple clock domain | |
Kinniment | Asynchronous design methods | |
JPH0319001Y2 (zh) | ||
JP2001195354A (ja) | Lsi間データ転送システム及びそれに用いるソースシンクロナスデータ転送方式 | |
EP3973635A1 (en) | Clock domain crossing for an interface between logic circuits | |
Chimene | Architectural considerations for a generic multi-port digital interface | |
Decker | Design methodology and application of high speed gate arrays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |