JPH11184555A - ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法 - Google Patents

ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法

Info

Publication number
JPH11184555A
JPH11184555A JP10154541A JP15454198A JPH11184555A JP H11184555 A JPH11184555 A JP H11184555A JP 10154541 A JP10154541 A JP 10154541A JP 15454198 A JP15454198 A JP 15454198A JP H11184555 A JPH11184555 A JP H11184555A
Authority
JP
Japan
Prior art keywords
clock signal
frequency
base
storage device
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10154541A
Other languages
English (en)
Inventor
Yui Chin
チン・ユィ
Jeffrey Roy Dwork
ジェフリー・ロイ・ドゥウォーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH11184555A publication Critical patent/JPH11184555A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 外部のベースクロック信号源からの、ベース
周波数の変動するベースクロック信号から、安定した基
準クロック信号をローカルに発生するクロック信号発生
器を提供する。 【解決手段】 クロック信号発生器３００は、ベース信
号源に結合され、ベースクロック信号３０２をそれぞれ
の係数で分周した分周クロック信号を出力する分周器３
１１〜３１７と、外部の記憶装置が記憶するベース周波
数３０４にしたがって、基準周波数に最も近い周波数の
分周クロック信号を基準クロック信号３２２、３２４と
して選択するマルチプレクサ３２０とを含み、ベース周
波数変動によらず安定した基準周波数の基準クロック信
号を電子装置内に発生する。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明はクロック信号発生器に関し、よ
り特定的には、電子装置のための安定した基準クロック
周波数を有する基準クロック信号を、その電子装置の外
部にあるベースクロック信号源に依って変動する可能性
のあるベースクロック周波数を有するベースクロック信
号から発生することに関する。
【０００２】
【発明の背景】この発明は、ホストコンピュータシステ
ムをコンピュータのネットワークに結合するイーサネッ
トコンピュータネットワーク周辺装置に対する例示的適
用例を用いて説明される。この例示的適用例では、イー
サネットコンピュータネットワーク周辺装置は、ホスト
コンピュータシステムまたはコンピュータのネットワー
クにより与えられるベースクロック周波数から基準クロ
ック周波数をローカルに発生する。しかしながら、この
例示的適用例から、電子システム設計分野の当業者は、
この発明を、任意の電子装置の外部にある任意のベース
クロック信号源により与えられるベースクロック周波数
からその任意の電子装置において基準クロック周波数を
ローカルに発生するために用いることができることを理
解すべきである。
【０００３】図１を参照して、コンピュータのネットワ
ーク１００は、リンクネットワーク１１０を介して互い
に相互接続される第１のコンピュータ１０２と第２のコ
ンピュータ１０４と第３のコンピュータ１０６と第４の
コンピュータ１０８とを含む。コンピュータ周辺装置１
１２が第１のコンピュータ１０２内に設けられ、第１の
コンピュータ１０２に追加の機能性を与える。たとえ
ば、このコンピュータ周辺装置１１２は、第１のコンピ
ュータ１０２がリンクネットワーク１１０を介して他の
コンピュータ１０４、１０６および１０８と通信するこ
とを可能にするようなイーサネットコンピュータネット
ワーク周辺装置であってもよい。
【０００４】このようなコンピュータ周辺装置１１２
は、第１のコンピュータ１０２またはコンピュータのネ
ットワーク１００の他の部分においてデータ送受信の事
象および他の種類の事象のタイミングを取るためのタイ
マを含む。これらタイマは、そのような事象のタイミン
グを取るためのそれぞれの基準周波数を有するそれぞれ
の基準クロック信号を必要とする。たとえば、イーサネ
ットコンピュータネットワーク周辺装置は、１μｓ（マ
イクロ秒）タイマの場合には１ＭＨＺ（メガヘルツ）基
準クロック信号を、０．１μｓタイマの場合には１０Ｍ
ＨＺ基準クロックを要するであろう。
【０００５】このコンピュータ周辺装置１１２は事象の
タイミングを取るための基準クロック信号を必要とする
が、元のクロック信号発生器はコンピュータ周辺装置１
１２内に組込むには高価であるかもしれない。第１のコ
ンピュータ１０２のホストシステムは、通常は、ベース
周波数を有するベースクロックを有する。さらに、第２
のコンピュータ１０４と第３のコンピュータ１０６と第
４のコンピュータ１０８とリンクネットワーク１１０と
を含むコンピュータのネットワーク１１０の他の部分
も、ベース周波数を有するそれぞれのベースクロック信
号を含んでいるだろう。したがって、コンピュータ周辺
装置１１２の外部にあるベースクロック信号源から利用
可能となっているベースクロック信号からコンピュータ
周辺装置１１２内において使用するための基準クロック
信号を発生することが望ましいであろう。
【０００６】
【発明の概要】したがって、この発明の主要な目的は、
電子装置のための基準周波数を有する基準クロック信号
を、その電子装置の外部にあるベース信号源からくるベ
ース周波数を有するベースクロック信号から発生するこ
とである。ベースクロック源が電子装置の外部にあるた
め、ベースクロック信号のベース周波数はベースクロッ
ク信号源に依って変動するかもしれない。したがって、
この発明の別の目的は、ベースクロック信号のベース周
波数が変動するかもしれない場合でも安定した基準周波
数を有する基準クロック信号を発生させることである。
【０００７】この発明の一般的な局面において、クロッ
ク信号発生器は、ベース周波数を有するベースクロック
信号から、電子装置のための基準周波数を有する基準ク
ロック信号を発生する。このクロック信号発生器は、電
子装置の外部にあるベース信号源に結合され、そのベー
ス信号源からベースクロック信号を受取るための第１の
入力を含む。さらにこのクロック信号発生器は、その電
子装置の外部にある記憶装置に結合され、その記憶装置
からベース周波数の値を受取るために第２の入力を含
む。さらに、このクロック信号発生器は複数の分周器を
含む。各分周器は、ベースクロック信号のベース周波数
をそれぞれの係数で分周するために第１の入力に結合さ
れて、それぞれの周波数を有するそれぞれの分周クロッ
ク信号を発生する。マルチプレクサは、第２の入力と複
数の分周器とに結合されて、複数の分周クロック信号か
ら、基準周波数に最も近いそれぞれの周波数を有する分
周クロック信号を、基準クロック信号として選択する。
【０００８】この発明は、コンピュータホストシステム
とコンピュータネットワークとの間に結合されるイーサ
ネットコンピュータネットワーク周辺装置内において事
象のタイミングを取るための基準クロック信号を発生す
るために、特に有利に用いられるだろう。その場合、ベ
ース信号源は、コンピュータホストシステムからであっ
てもよく、またはコンピュータネットワークからであっ
てもよく、さらに、ベース周波数の値を含む記憶装置
は、コンピュータホストシステムまたはコンピュータネ
ットワーク内のＥＥＰＲＯＭであってもよい。
【０００９】この発明の他の局面では、記憶装置からベ
ース周波数の値を読むための記憶装置クロック信号も、
ベースクロックから発生される。
【００１０】この発明のこれらおよび他の特徴および利
点は、添付の図面で示されるこの発明の以下の詳細な説
明を考慮することによってよりよく理解されるであろ
う。
【００１１】
【詳細な説明】ここで言及される図は、説明を明確にす
るために描かれるものであって、必ずしも一定の尺度で
描かれるものではない。図１〜図４において同じ参照番
号を有する要素は同じ要素を示す。
【００１２】図１を参照して、コンピュータのネットワ
ーク１００にある第１のコンピュータ１０２のコンピュ
ータ周辺装置１１２は、事象のタイミングを取るための
基準周波数を有する基準クロック信号を必要とする。た
とえば、このコンピュータ周辺装置１１２は、第１のコ
ンピュータ１０２とコンピュータネットワーク１００の
他の部分との間におけるデータパケットの送受信のタイ
ミングを取るための基準クロック信号を必要とするイー
サネットコンピュータネットワーク周辺装置であっても
よい。
【００１３】高価かもしれない元のクロック信号源をコ
ンピュータ周辺装置１１２内に含む代わりに、コンピュ
ータ周辺装置１１２の外部にあるベース信号源が、ベー
ス周波数を有するベースクロック信号を、コンピュータ
周辺装置１１２に与える。図２（Ａ）を参照して、この
ベース信号源２０２は、コンピュータ周辺装置を有する
第１のコンピュータ１０２のホストシステムの一部であ
ってもよい。これも第１のコンピュータ１０２のホスト
システムの一部である、ＥＥＰＲＯＭ（電気的に消去可
能なプログラマブルリードオンリーメモリ）等の記憶装
置２０４が、ベースクロック信号のベース周波数等、ベ
ースクロック信号に関する情報を記憶する。ベース信号
源２０２および記憶装置２０４は、当業者に知られてい
るように、コンピュータホストシステムとコンピュータ
周辺装置との間の任意のタイプのバスインターフェイス
を介してコンピュータ周辺装置１１２に結合される。
【００１４】図２（Ｂ）を参照して、この発明の代替的
実施例では、ベース信号源２０２および記憶装置２０４
は、代替的に、図１の第２のコンピュータ１０４、第３
のコンピュータ１０６、第４のコンピュータ１０８、ま
たはリンクネットワーク１１０を含む、コンピュータネ
ットワーク１０６の他の部分の一部であってもよい。さ
らに、この実施例では、ベース信号源２０２および記憶
装置２０４は、当業者に知られているように、コンピュ
ータ周辺装置とコンピュータのネットワークとの間にお
いて任意のタイプのバスインターフェイスを介してコン
ピュータ周辺装置１１２に結合される。
【００１５】図３を参照して、この発明のクロック信号
発生器３００は、コンピュータ周辺装置１１２の外部に
あるベース信号源２０２からベースクロック信号を与え
られると、コンピュータ周辺装置１１２内においてロー
カルに基準クロック信号を発生する。このクロック信号
発生器３００は、ベース信号源２０２に結合され、その
ベース信号源２０２からベースクロック信号を受取るた
めの第１の入力３０２を含む。イーサネットコンピュー
タネットワーク周辺装置の例では、事象のタイミングを
取るために２つの基準クロック信号を必要としてもよ
い。第１の基準クロック信号は１μｓ（マイクロ秒）タ
イマに対して１ＭＨＺの第１の基準周波数を得るために
必要とされ、第２の基準クロック信号が０．１μｓ（マ
イクロ秒）タイマに対して１０ＭＨＺの第２の基準周波
数を得るために必要とされる、と考えてもよい。
【００１６】ベース信号源２０２からのベースクロック
信号の典型的なベース周波数は、２．５ＭＨＺ、２０Ｍ
ＨＺ、２５ＭＨＺ、または３３ＭＨＺである。ベースク
ロック信号のベース周波数はベース信号源２０２に依っ
て変動する。たとえば、図１のイーサネットコンピュー
タネットワーク周辺装置１１２の場合、第１のコンピュ
ータ１０２のホストシステムからの図２（Ａ）のベース
信号源２０２は、第１のコンピュータ１０２のホストシ
ステムのタイプに依って変動する。さらに、コンピュー
タ周辺装置１１２が内部にインストールされるコンピュ
ータのタイプは、コンピュータ技術が時とともに進歩す
るに従って、時とともに変化してもよい。
【００１７】図２（Ｂ）にあるようにベース信号源がコ
ンピュータネットワーク２０６の他の部分からである場
合、ベース周波数は、そのコンピュータネットワーク内
のどのコンポーネントがベース信号源２０２を含むかに
依って変動する。さらに、ベースクロック信号のこのベ
ース周波数は、コンピュータネットワーク技術が時とと
もに進歩するにつれて、時とともに変わるであろう。
【００１８】ベースクロック信号のベース周波数の可変
性に対応するために、クロック信号発生器３００は、記
憶装置２０４に結合され、その記憶装置２０４からベー
スクロック信号に関する情報を受取るための第２の入力
３０４を含む。特に、この第２の入力３０４は、記憶装
置２０４からベースクロック信号のベース周波数の値を
受取る。
【００１９】次いで、安定した基準周波数を有する基準
クロック信号を発生するために、このクロック信号発生
器３００は、図３において、第１の分周器３１１と、第
２の分周器３１２と、第３の分周器３１３と、第４の分
周器３１４と、第５の分周器３１５と、第６の分周器３
１６と、第７の分周器３１７とを含む複数の分周器を含
む。各分周器は、それぞれの係数で分周されたベース周
波数であるそれぞれの周波数を有するそれぞれの分周ク
ロック信号を出力する。
【００２０】すなわち、第１の分周器３１１は、２で分
周されたベース周波数であるそれぞれの周波数を有する
第１の分周クロック信号を発生する。第２の分周器３１
２は、２．５で分周されたベース周波数であるそれぞれ
の周波数を有する第２の分周クロック信号を発生する。
第３の分周器３１３は、３．３で分周されたベース周波
数であるそれぞれの周波数を有する第３の分周クロック
信号を発生する。第４の分周器３１４は、２０で分周さ
れたベース周波数であるそれぞれの周波数を有する第４
の分周クロック信号を発生する。第５の分周器３１５
は、２５で分周されたベース周波数であるそれぞれの周
波数を有する第５の分周クロック信号を発生する。第６
の分周器３１６は、３３で分周されたベース周波数であ
るそれぞれの周波数を有する第６の分周クロック信号を
発生する。第７の分周器３１７は、０．２５で分周され
たベース周波数であるそれぞれの周波数を有する第７の
分周クロック信号を発生する。
【００２１】マルチプレクサ３２０は、複数の分周器３
１１、３１２、３１３、３１４、３１５、３１６および
３１７の出力と、第２の入力３０４とに結合される。第
２の入力３０４でのベースクロック信号のベース周波数
の値から、マルチプレクサ３２０は、複数の分周クロッ
ク信号から、基準周波数に最も近いそれぞれの周波数を
有する分周クロック信号を、基準クロック信号として選
択する。
【００２２】たとえば、コンピュータ周辺装置１１２
は、１μｓ（マイクロ秒）タイマに対しては１ＭＨＺの
第１の基準周波数を有する第１の基準クロック信号と、
０．１μｓ（マイクロ秒）タイマに対しては１０ＭＨＺ
の第２の基準周波数を有する第２の基準クロック信号と
を必要とするイーサネットコンピュータネットワーク周
辺装置だろう。さらに、たとえば、ベースクロック信号
は３３ＭＨＺのベース周波数を有すると仮定されたい。
【００２３】この場合、第２の入力３０４は、マルチプ
レクサ３２０に対して、ベース周波数の値が３３ＭＨＺ
であることを示す。次いで、マルチプレクサが、第６の
分周器３１６からの分周クロック信号を１ＭＨＺの第１
の基準クロック信号に対して第１の出力３２２で選択
し、第３の分周器３１３からの分周クロック信号を１０
ＭＨＺの第２の基準クロック信号に対して第２の出力３
２４で選択する。
【００２４】マルチプレクサ３２０は、複数の分周器３
１１、３１２、３１３、３１４、３１５、３１６および
３１７の各々のそれぞれの分周係数を追跡する。次い
で、第２の入力３０４でのベース周波数の値から、マル
チプレクサ３２０は、複数の分周器から適当な分周クロ
ック信号を基準クロック信号として選択する。このマル
チプレクサ３２０は、イーサネットコンピュータネット
ワーク周辺装置においては典型的に用いられるように、
基準クロック周波数に対するベースクロック周波数の比
を決定するためのデータプロセッサを含んでもよい。次
いでマルチプレクサ３２０は、基準クロック周波数に対
するベースクロック周波数の比に最も近いそれぞれの分
周係数を有する分周器の出力を選択する。
【００２５】図４を参照して、この発明の別の実施例で
は、この発明のクロック信号発生器は、ベースクロック
信号から記憶装置周波数を有する記憶装置クロック信号
を発生するための記憶装置クロック発生器４００をさら
に含んでもよい。この記憶装置クロック信号は、ベース
周波数の値が記憶装置２０４から読出されると、図２の
記憶装置２０４を駆動する。
【００２６】この記憶装置クロック信号発生器４００
は、ベース信号源２０２からベースクロック信号を受取
るための第１の入力３０２と、ベースクロック信号のベ
ース周波数の値を受取るための第２の入力３０４とに結
合される。このベースクロック信号は、図４において第
１の分周器４０１と、第２の分周器４０２と、第３の分
周器４０３と、第４の分周器４０４とを含む第２の複数
の分周器を通して結合される。図３のクロック信号発生
器３００と同様に、図４の第２の複数の分周器の各々
は、ベースクロック信号のベース周波数がそれぞれの分
周係数で分周されたそれぞれの周波数を有するそれぞれ
の分周クロック信号を出力する。
【００２７】こうして、第１の分周器４０１は、ベース
周波数を４で分周したそれぞれの周波数を有する第１の
分周クロック信号を発生する。第２の分周器４０２は、
ベース周波数を３２で分周したそれぞれの周波数を有す
る第２の分周クロック信号を発生する。第３の分周器４
０３は、ベース周波数を４０で分周したそれぞれの周波
数を有する第３の分周クロック信号を発生する。第４の
分周器４０４は、ベース周波数を５２で分周したそれぞ
れの周波数を有する第４の分周クロック信号を発生す
る。
【００２８】第２のマルチプレクサ４１０は、第２の複
数の分周器４０１、４０２、４０３および４０４の出力
と、第２の入力３０４とに結合される。この第２の入力
３０４でのベースクロック信号のベース周波数の値か
ら、第２のマルチプレクサ４１０は、第２の複数の分周
器からの複数の分周クロック信号から記憶装置周波数に
最も近いそれぞれの周波数を有する分周クロック信号を
記憶装置クロック信号として選択する。
【００２９】コンピュータ周辺装置１１２が初期化され
るとき、適当な記憶装置クロック信号がまだ発生されて
いないため、ベースクロック信号のベース周波数の適切
な値は未知である。典型的には、ＥＥＰＲＯＭのような
記憶装置は低いクロック周波数で動作する低速装置であ
る。したがって、初期化では、第２のマルチプレクサ４
１０は、第２の複数の分周器４０１、４０２、４０３お
よび４０４の複数の分周クロック信号のうち最も低速の
ものであるそれぞれの周波数を有する分周クロック信号
を選択する。図４では、５２で分周されたベース周波数
であるそれぞれの周波数を伴う分周クロック周波数を有
する第４の分周器４０４の出力が、第２のマルチプレク
サ４１０によって、コンピュータ周辺装置１１２の初期
化中に選択される。
【００３０】次いで、一度ベースクロック信号のベース
周波数の値が記憶装置２０２から読出されると、第２の
マルチプレクサ４１０は、第２の複数の分周器４０１、
４０２、４０３および４０４の出力から記憶装置周波数
に最も近いそれぞれの周波数を有する分周クロック信号
を記憶装置クロック信号として選択する。この記憶装置
クロック信号は、記憶装置２０２からベースクロック信
号のベース周波数の値を連続して読出すために、記憶装
置２０２に結合され記憶装置２０２を駆動する。
【００３１】この態様で、コンピュータ周辺装置１１２
の外部にあるベース信号源からベース周波数を有するベ
ースクロック信号が与えられると、基準周波数を有する
基準クロック信号がローカルにコンピュータ周辺装置１
１２内にて発生される。このベース信号源は変動しても
よく、したがってベースクロック信号のベース周波数は
変動してもよい。この発明は、ベースクロック信号のベ
ース周波数における考えられ得る変動にもかかわらず安
定した基準周波数を有する基準クロック信号を発生する
よう、複数の分周器とマルチプレクサとを用いる。
【００３２】以上は例示によるものにすぎず、限定的で
あることを意図されるものではない。たとえば、この発
明は任意の分周係数を有する任意の数の分周器とともに
実現されてもよく、この発明は任意の数の基準クロック
信号を発生してもよい。より重要には、基準クロック周
波数は、（イーサネットコンピュータネットワーク周辺
装置１１２の例そのもの以外の）任意の電子装置に対
し、その電子装置の外部にある（コンピュータホストシ
ステム１０２またはコンピュータのネットワーク２０６
の例そのものを除く）任意のユニットに配されるベース
信号源によって与えられるベースクロック信号から発生
されてもよく、そのベースクロック信号のベース周波数
の値はその電子装置の外部の任意のユニットに配される
任意の種類の記憶装置から読出されてもよい。この発明
は、特許請求の範囲およびその均等物に規定されるとお
りにのみ限定される。
【図面の簡単な説明】
【図１】事象のタイミングを取るために基準クロック信
号を用いるコンピュータ周辺装置を含むコンピュータを
有するコンピュータのネットワークの図である。
【図２】（Ａ）および（Ｂ）は、この発明の好ましい実
施例に従う、コンピュータ周辺装置の外部にあるベース
信号源および記憶装置に結合される図１のコンピュータ
周辺装置の図である。
【図３】この発明の好ましい実施例に従う、ベースクロ
ック信号から基準クロック信号を発生するための図１お
よび図２のコンピュータ周辺装置のコンポーネントの図
である。
【図４】この発明の別の好ましい実施例に従う、ベース
クロック信号から記憶装置クロック信号を発生するため
の図３のコンピュータ周辺装置のさらなるコンポーネン
トの図である。
【符号の説明】
３００ クロック信号発生器 ３０２ 第１の入力 ３０４ 第２の入力 ３１１ 分周器 ３１２ 分周器 ３１３ 分周器 ３１４ 分周器 ３１５ 分周器 ３１６ 分周器 ３１７ 分周器 ３２０ マルチプレクサ
フロントページの続き (72)発明者 チン・ユィ アメリカ合衆国、95051 カリフォルニア 州、サンタ・クララ、ガーラ・コート、 2952 (72)発明者 ジェフリー・ロイ・ドゥウォーク アメリカ合衆国、95124 カリフォルニア 州、サン・ノゼ、トュポロ・ドライブ、 1682

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 ベース周波数を有するベースクロック信
    号から電子装置のための基準周波数を有する基準クロッ
    ク信号を発生するクロック信号発生器であって、 前記電子装置の外部にあるベース信号源に結合され、前
    記ベース信号源から前記ベースクロック信号を受けるた
    めの第１の入力と、 前記電子装置の外部にある記憶装置に結合され、前記記
    憶装置から前記ベース周波数の値を受けるための第２の
    入力と、 複数の分周器とを含み、各分周器は、前記第１の入力に
    結合され、それぞれの周波数を有するそれぞれの分周ク
    ロック信号を発生するようそれぞれの係数によって前記
    ベースクロック信号の前記ベース周波数を分周し、前記
    クロック信号発生器はさらに、 前記複数の分周クロック信号から前記基準周波数に最も
    近いそれぞれの周波数を有する分周クロック信号を前記
    基準クロック信号として選択するよう、前記第２の入力
    と前記複数の分周器とに結合されるマルチプレクサを含
    む、クロック信号発生器。
  2. 【請求項２】 前記電子装置はコンピュータホストシス
    テムとコンピュータネットワークとの間に結合されるイ
    ーサネットコンピュータネットワーク周辺装置であり、
    前記ベース信号源は前記コンピュータホストシステムか
    らであり、前記ベース周波数の前記値を含む前記記憶装
    置は前記コンピュータホストシステム内のＥＥＰＲＯＭ
    である、請求項１に記載のクロック信号発生器。
  3. 【請求項３】 前記電子装置はコンピュータホストシス
    テムとコンピュータネットワークとの間に結合されるイ
    ーサネットコンピュータネットワーク周辺装置であり、
    前記ベース信号源は前記コンピュータネットワークから
    であり、前記ベース周波数の前記値を含む前記記憶装置
    は前記コンピュータネットワーク内のＥＥＰＲＯＭであ
    る、請求項１に記載のクロック信号発生器。
  4. 【請求項４】 第１の基準周波数を有する第１の基準ク
    ロック信号と、第２の基準周波数を有する第２の基準ク
    ロック信号とが、前記第１の基準周波数に最も近い第１
    のそれぞれの周波数を有する第１の分周クロック信号を
    前記マルチプレクサが前記第１の基準クロック信号とし
    て選択することによって、および前記第２の基準周波数
    に最も近い第２のそれぞれの周波数を有する第２の分周
    クロック信号を前記第２の基準クロック信号として前記
    マルチプレクサが選択することによって発生される、請
    求項１に記載のクロック信号発生器。
  5. 【請求項５】 前記第１の入力と前記第２の入力と前記
    記憶装置とに結合され、前記記憶装置から前記ベース周
    波数の前記値を読出すために前記ベースクロック信号か
    ら記憶装置周波数を有する記憶装置クロック信号を発生
    するための記憶装置クロック信号発生器をさらに含む、
    請求項１に記載のクロック信号発生器。
  6. 【請求項６】 前記記憶装置クロック信号発生器は、 各々が前記第１の入力に結合され、それぞれの周波数を
    有するそれぞれの分周クロック信号を発生するようそれ
    ぞれの係数によって前記ベースクロック信号の前記ベー
    ス周波数を分周するための第２の複数の分周器と、 前記第２の複数の分周器の前記分周クロック信号から前
    記記憶装置周波数に最も近いそれぞれの周波数を有する
    分周クロック信号を前記記憶装置クロック信号として選
    択するよう前記第２の入力と前記第２の複数の分周器と
    に結合される第２のマルチプレクサとをさらに含む、請
    求項５に記載のクロック信号発生器。
  7. 【請求項７】 前記電子装置が初期化している最中に、
    前記第２のマルチプレクサは、前記第２の複数の分周器
    の前記分周クロック信号の前記それぞれの周波数のうち
    最も低い周波数であるそれぞれの周波数を有する分周ク
    ロック信号を前記記憶装置クロック信号として選択す
    る、請求項６に記載のクロック信号発生器。
  8. 【請求項８】 コンピュータホストシステムとコンピュ
    ータネットワークとの間に係合されるイーサネットコン
    ピュータネットワーク周辺装置に対して第１の基準周波
    数を有する第１の基準クロック信号と第２の基準周波数
    を有する第２の基準クロック信号とを、ベース周波数を
    有するベースクロック信号から発生するクロック信号発
    生器であって、 前記コンピュータホストシステムの一部であるベース信
    号源に結合され、前記ベース信号源から前記ベースクロ
    ック信号を受取るための第１の入力と、 前記コンピュータホストシステムの一部であるＥＥＰＲ
    ＯＭに結合され、前記ＥＥＰＲＯＭから前記ベース周波
    数の値を受取るための第２の入力と、 各々が前記第１の入力に結合され、それぞれの周波数を
    有するそれぞれの分周クロック信号を発生するようそれ
    ぞれの係数で前記ベースクロック信号の前記ベース周波
    数を分周するための複数の分周器と、 前記第１の基準周波数に最も近い第１のそれぞれの周波
    数を有する第１の分周クロック信号を前記第１の基準ク
    ロック信号として選択し、前記第２の基準周波数に最も
    近い第２のそれぞれの周波数を有する第２のそれぞれの
    分周クロック信号を前記第２の基準クロック信号として
    選択するよう、前記第２の入力と前記複数の分周器とに
    結合されるマルチプレクサと、 前記第１の入力と前記第２の入力と前記ＥＥＰＲＯＭと
    に結合され、前記ＥＥＰＲＯＭから前記ベース周波数の
    値を読出すために前記ベースクロック信号からＥＥＰＲ
    ＯＭ周波数を有するＥＥＰＲＯＭクロック信号を発生す
    るためのＥＥＰＲＯＭクロック信号発生器とを含み、前
    記ＥＥＰＲＯＭクロック信号発生器はさらに、 各々が前記第１の入力に結合され、それぞれの周波数を
    有するそれぞれの分周クロック信号を発生するようそれ
    ぞれの係数で前記ベースクロック信号の前記ベース周波
    数を分周するための第２の複数の分周器と、 前記第２の複数の分周器の前記分周クロック信号から前
    記ＥＥＰＲＯＭ周波数に最も近いそれぞれの周波数を有
    する分周クロック信号を前記ＥＥＰＲＯＭクロック信号
    として選択するよう、前記第２の入力と前記第２の複数
    の分周器とに結合される第２のマルチプレクサとを含
    む、クロック信号発生器。
  9. 【請求項９】 ベース周波数を有するベースクロック信
    号から、電子装置のための基準周波数を有する基準クロ
    ック信号を発生するクロック信号発生器であって、 前記電子装置の外部にあるベース信号源に結合され、前
    記ベース信号源から前記ベースクロック信号を受取るた
    めの第１の入力と、 前記電子装置の外部にある記憶装置に結合され、前記記
    憶装置から前記ベース周波数の値を受取るための第２の
    入力と、 前記ベースクロック信号を分周することによって複数の
    分周クロック信号を発生するための手段とを含み、各分
    周クロック信号はそれぞれの周波数を有し、前記クロッ
    ク信号発生器はさらに、 前記複数の分周クロック信号から、前記基準周波数に最
    も近いそれぞれの周波数を有する分周クロック信号を、
    前記基準クロック信号として選択するための手段を含
    む、クロック信号発生器。
  10. 【請求項１０】 前記記憶装置から前記ベース周波数の
    値を読出すために、前記ベースクロック信号から記憶装
    置クロック信号を発生するための手段をさらに含む、請
    求項９に記載のクロック信号発生器。
  11. 【請求項１１】 ベース周波数を有するベースクロック
    信号から、電子装置のための基準周波数を有する基準ク
    ロック信号を発生するための方法であって、前記電子装
    置の外部にあるベース信号源から前記ベースクロック信
    号を受取るステップと、 前記電子装置の外部にある記憶装置から前記ベース周波
    数の値を受取るステップと、 それぞれの周波数を各々が有する複数の分周クロック信
    号を発生するよう、複数の係数で前記ベースクロック信
    号の前記ベース周波数を分周するステップと、 前記複数の分周クロック信号から、前記基準周波数に最
    も近いそれぞれの周波数を有する分周クロック信号を、
    前記基準クロック信号として選択するステップとを含
    む、方法。
  12. 【請求項１２】 前記電子装置はコンピュータホストシ
    ステムとコンピュータネットワークとの間に結合される
    イーサネットコンピュータネットワーク周辺装置であ
    り、前記ベース信号源は前記コンピュータホストシステ
    ムからであり、前記ベース周波数の前記値を含む前記記
    憶装置は前記コンピュータホストシステム内のＥＥＰＲ
    ＯＭである、請求項１１に記載の方法。
  13. 【請求項１３】 前記電子装置はコンピュータホストシ
    ステムとコンピュータネットワークとの間に結合される
    イーサネットコンピュータネットワーク周辺装置であ
    り、前記ベース信号源は前記コンピュータネットワーク
    からであり、前記ベース周波数の前記値を含む前記記憶
    装置は前記コンピュータネットワーク内のＥＥＰＲＯＭ
    である、請求項１１に記載の方法。
  14. 【請求項１４】 前記基準クロック信号を選択する前記
    ステップはさらに、 前記複数の分周クロック信号から、第１の基準周波数に
    最も近い第１のそれぞれの周波数を有する第１の分周ク
    ロック信号を、前記第１の基準周波数を有する第１の基
    準クロック信号として選択するステップと、 前記複数の分周クロック信号から、第２の基準周波数に
    最も近い第２のそれぞれの周波数を有する第２の分周ク
    ロック信号を、前記第２の基準周波数を有する第２の基
    準クロック信号として選択するステップとを含む、請求
    項１１に記載の方法。
  15. 【請求項１５】 前記記憶装置から前記ベース周波数の
    値を読出すために、前記ベースクロック信号から記憶装
    置周波数を有する記憶装置クロック信号を発生するステ
    ップをさらに含む、請求項１１に記載の方法。
  16. 【請求項１６】 前記記憶装置クロック信号を発生する
    前記ステップはさらに、 それぞれの周波数を各々が有する第２の複数の分周クロ
    ック信号を発生するよう、複数の係数で前記ベースクロ
    ック信号の前記ベース周波数を分周するステップと、 前記第２の複数の分周クロック信号から、前記記憶装置
    周波数に最も近いそれぞれの周波数を有する分周クロッ
    ク信号を、前記記憶装置クロック信号として選択するス
    テップとを含む、請求項１５に記載の方法。
  17. 【請求項１７】 前記記憶装置クロック信号を発生する
    前記ステップはさらに、 前記電子装置が初期化されている最中に、前記第２の複
    数の分周クロック信号のうち最も低いものであるそれぞ
    れの周波数を有する分周クロック信号を前記記憶装置ク
    ロック信号として選択するステップをさらに含む、請求
    項１６に記載の方法。
JP10154541A 1997-12-12 1998-06-03 ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法 Pending JPH11184555A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/989986 1997-12-12
US08/989,986 US6070248A (en) 1997-12-12 1997-12-12 Generation of a stable reference clock frequency from a base clock frequency that may vary depending on source

Publications (1)

Publication Number Publication Date
JPH11184555A true JPH11184555A (ja) 1999-07-09

Family

ID=25535628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10154541A Pending JPH11184555A (ja) 1997-12-12 1998-06-03 ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法

Country Status (3)

Country Link
US (1) US6070248A (ja)
JP (1) JPH11184555A (ja)
GB (1) GB2332577B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328743A (ja) * 2001-05-07 2002-11-15 Oki Electric Ind Co Ltd クロック信号発生回路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6311284B1 (en) * 1999-03-15 2001-10-30 Advanced Micro Devices, Inc. Using an independent clock to coordinate access to registers by a peripheral device and a host system
JP4390353B2 (ja) * 2000-04-12 2009-12-24 株式会社ルネサステクノロジ クロック生成方法およびクロック生成回路
US6470032B2 (en) * 2001-03-20 2002-10-22 Alloptic, Inc. System and method for synchronizing telecom-related clocks in ethernet-based passive optical access network
TW561353B (en) * 2002-02-05 2003-11-11 Via Tech Inc Automatic reset signal generator integrated into chipset and chipset with reset completion indication function
US7954109B1 (en) 2003-01-24 2011-05-31 Jds Uniphase Corporation Systems and methods for time based sorting and display of captured data events in a multi-protocol communications system
US7844690B1 (en) 2003-01-24 2010-11-30 Douglas Durham Systems and methods for creation and use of a virtual protocol analyzer
US7471753B2 (en) * 2005-02-01 2008-12-30 Credence Systems Corporation Serializer clock synthesizer
US8164368B2 (en) * 2005-04-19 2012-04-24 Micron Technology, Inc. Power savings mode for memory systems
US8089318B2 (en) * 2008-10-17 2012-01-03 Marvell World Trade Ltd. Methods, algorithms, circuits, and systems for determining a reference clock frequency and/or locking a loop oscillator
CN104426645A (zh) * 2013-09-02 2015-03-18 华为技术有限公司 确定以太时钟源的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2246455A (en) * 1990-07-23 1992-01-29 Philips Electronic Associated Altering the rate at which digital circuitry operates
US5095280A (en) * 1990-11-26 1992-03-10 Integrated Circuit Systems, Inc. Dual dot clock signal generator
US5794021A (en) * 1994-11-02 1998-08-11 Advanced Micro Devices, Inc. Variable frequency clock generation circuit using aperiodic patterns
EP0721157A1 (en) * 1994-12-12 1996-07-10 Advanced Micro Devices, Inc. Microprocessor with selectable clock frequency
US5771373A (en) * 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5903746A (en) * 1996-11-04 1999-05-11 Texas Instruments Incorporated Apparatus and method for automatically sequencing clocks in a data processing system when entering or leaving a low power state
US5790609A (en) * 1996-11-04 1998-08-04 Texas Instruments Incorporated Apparatus for cleanly switching between various clock sources in a data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328743A (ja) * 2001-05-07 2002-11-15 Oki Electric Ind Co Ltd クロック信号発生回路

Also Published As

Publication number Publication date
US6070248A (en) 2000-05-30
GB2332577A (en) 1999-06-23
GB9812646D0 (en) 1998-08-12
GB2332577B (en) 1999-10-27

Similar Documents

Publication Publication Date Title
US5268656A (en) Programmable clock skew adjustment circuit
EP0168232B1 (en) Apparatus for generating digital timing waveforms
US5361290A (en) Clock generating circuit for use in single chip microcomputer
US5136180A (en) Variable frequency clock for a computer system
US5371772A (en) Programmable divider exhibiting a 50/50 duty cycle
US4845437A (en) Synchronous clock frequency conversion circuit
KR930005797B1 (ko) 마이크로 프로세서 리세트회로 및 방법과 컴퓨터시스템
GB2228598A (en) Clock signal generator for a data processing system
JPH11184555A (ja) ベース周波数を有するベースクロック信号から電子装置のための基準周波数を有する基準クロック信号を発生するクロック信号発生器およびその方法
US5912712A (en) Time expansion of pulse width modulation sequences by clock dropping
US5115503A (en) System for adapting its clock frequency to that of an associated bus only when it requires usage thereof
US6011749A (en) Integrated circuit having output timing control circuit and method thereof
US7047433B2 (en) Method and circuit for synchronizing a higher frequency clock and a lower frequency clock
JPS595736A (ja) タイミング作成回路
US6629251B1 (en) Elastic store circuit with vernier clock delay
JP2000163154A (ja) クロック信号位相遅延補償方法
JP3536426B2 (ja) 波形発生器
US7308596B1 (en) Controlling a clock divider by selecting a preset value
JPH1185724A (ja) Ｃｐｕモード切替回路
JP3116269B2 (ja) ディジタル映像信号処理用メモリ装置
JP2001134341A (ja) クロック供給方式
JP2661590B2 (ja) 情報処理装置の内蔵時計
KR100376731B1 (ko) 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치
JP3719831B2 (ja) 半導体記憶装置
KR100636329B1 (ko) 통합 네트워크 인터페이스 장치 및 그 운용 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106