JP3536426B2 - 波形発生器 - Google Patents
波形発生器Info
- Publication number
- JP3536426B2 JP3536426B2 JP13018995A JP13018995A JP3536426B2 JP 3536426 B2 JP3536426 B2 JP 3536426B2 JP 13018995 A JP13018995 A JP 13018995A JP 13018995 A JP13018995 A JP 13018995A JP 3536426 B2 JP3536426 B2 JP 3536426B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- waveform
- memory
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Electrophonic Musical Instruments (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ダイレクト・ディジタ
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。 【０００２】 【従来の技術】ダイレクト・ディジタル・シンセサイズ
方式（以下、単にＤＤＳ方式と言う）を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをＤ／Ａ変換器で
アナログ波形に変換するようにしたもので、高精度で任
意の波形を発生させることのできる特徴がある。以下、
本発明を説明する前に、このＤＤＳ方式を用いた従来の
波形発生器の構成を図３を用いて説明する。 【０００３】図３において、１０は基準クロック発生
器、２０はアドレス演算器で、この演算器は加算器２１
とフリップ・フロップよりなるラッチ回路２２で構成さ
れている。加算器２１の一方の入力端には周波数データ
（位相増加分）Ｎが入力され、その出力はラッチ回路２
２を介して加算器２１の他方の入力端に加えられると共
に、次段の加算器３０の一方の入力端に加えられる。加
算器３０の他方の入力端には位相データＦが与えられ
る。４０は波形データが記憶されている波形メモリ、５
０はＤ／Ａ変換器、６０は出力端である。アドレス演算
器２０の出力は加算器３０を介して波形メモリ４０にア
ドレスデータとして加えられ、この波形メモリの出力は
Ｄ／Ａ変換器５０を介して出力端６０より出力される。 【０００４】このような構成において、アドレス演算器
２０を構成する加算器２１の一方の入力端に周波数デー
タＮが加えられ、他方の入力を０とすると、加算器２１
はＮを出力し、ラッチ回路２２ではクロック発生器１０
のクロックに同期してそのＮを出力する。この周波数デ
ータＮが加算器３０を介して波形メモリ４０に加えら
れ、このＮが波形メモリの最初のアドレスとなる。一
方、ラッチ回路２２で得られた周波数データＮは加算器
２１の他方の入力端に加えられ、その結果加算器２１は
周波数データとして２Ｎを出力する。以後、クロックが
与えられる毎にアドレス演算器２０は３Ｎ，４Ｎ，５Ｎ
…を出力し、この出力により波形メモリ４０のアドレス
が指定される。波形メモリ４０は指定されたアドレスの
データを発生し、このデジタルデータはＤ／Ａ変換器５
０に加えられてアナログ信号に変換される。このアナロ
グ信号は出力端６０より取り出される。 【０００５】波形メモリ４０に例えば正弦波を設定した
場合の出力端６０より得られるアナログ波形を図４に示
す。この場合、周波数データＮの値を変えることによ
り、得られる波形の周波数を可変することができる。例
えば、周波数データＮの値をＮ＝Ａに設定すると、出力
端５０より図４の（Ａ）で示される正弦波が取り出され
るのに対して、Ｎ＝３Ａに設定すると図４の（Ｂ）で示
す如く、（Ａ）の波形の３倍の周波数を持つ正弦波を取
り出すことができる。なお、波形メモリ４０に格納する
データを方形波，三角波などにすることにより、その格
納した任意の波形を高確度で発生させることができる。
この場合も、Ｎの値を変更することで、任意の周波数を
持つ方形波，三角波を得ることができる。 【０００６】ところで、このような構成のＤＤＳを用い
た波形発生器においては、前記のようにアドレス演算器
２０に加える周波数データＮの値を変更することにより
出力波形の周波数を変えることができ、また加算器３０
に加える位相データＦを変えることにより出力波形の位
相をシフトすることができるが、図３に示す従来の発生
器においては周波数データの変更及び位相データの変更
は何れもマイクロプロセッサ（図示せず）等から書き込
むことにより行うようにしているので、これらデータの
変更を高速で制御することができなく、又複数データを
同時に変更することができないという問題があった。 【０００７】 【発明が解決しようとする課題】本発明はこのような問
題点を解決する為になされたもので、ＤＤＳ方式の波形
発生器において、周波数及び位相データを外部より高速
でかつ両データを同時に変更することのできる手段を備
えたこの種の波形発生器を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明は、一方の入力と
して周波数データが加えられる加算器及びこの加算器の
出力をラッチするラッチ回路で構成されこのラッチ回路
の出力を前記加算器の他方の入力とするアドレス演算器
と、このアドレス演算器の出力と位相シフトデータが加
えられる位相シフト用加算器と、任意の波形データが格
納され前記位相シフト用加算器の出力によりアドレスが
指定される波形メモリとを具備し、この波形メモリの出
力データをＤ／Ａ変換器を介してアナログ波形として取
り出すようにした波形発生器において、外部トリガによ
り動作するカウンタと、このカウンタの出力に基づき、
前記周波数データを出力する周波数データメモリおよび
前記位相シフトデータを出力する位相データメモリと、
を設け、前記周波数データと前記位相シフトデータを同
時に変更するように構成したことを特徴とする波形発生
器。 【０００９】 【作用】このような本発明では、カウンタの出力により
周波数データと位相シフトデータが変更される。以下、
本発明を説明する。 【００１０】 【実施例】図１は本発明に係わる波形発生器の一実施例
のブロック図である。なお、図１において図３と同一部
分は図３と同一符号を付してそれらの再説明は省略す
る。図１において、７０は周波数設定値が格納された周
波数データメモリ、８０は位相シフト設定値が格納され
た位相データメモリ、９０は外部から与えられるトリガ
Ｔｒによって動作するカウンタである。カウンタ９０の
出力は周波数データメモリ７０と位相データメモリ８０
にそれぞれアドレスデータとして与えられる。周波数デ
ータメモリ７０の出力は周波数データＮとしてアドレス
演算器２０を構成する加算器２１の一方の入力端に加え
られ、位相データメモリ８０の出力Ｆは加算器３０の他
方の入力端に加えられている。 【００１１】このような構成において、例えば４種類の
周波数と位相シフトの組み合わせを外部トリガＴｒによ
って変更する場合について図２に示すタイミングチャー
トを用いて説明すると次の如くなる。この場合、周波数
データメモリ７０には予め４種類の周波数データ（例え
ばＮ＝１ＫＨｚ，２ＫＨｚ，３ＫＨｚ，４ＫＨｚ）が順
番に格納され、また位相データメモリ８０には周波数デ
ータに対応したアドレスに位相シフトデータ（例えばＦ
＝０ｄｅｇ，９０ｄｅｇ，１８０ｄｅｇ，０ｄｅｇ）が
格納されている。また、カウンタ９０は外部からトリガ
Ｔｒが与えられると、このトリガに同期してカウントア
ップし、「３」までカウントすると「０」に戻るように
なっている。波形メモリ４０には正弦波データが格納さ
れているものとする。 【００１２】図２の（Ａ）に示す外部トリガＴｒによっ
てカウンタ９０が動作し、カウンタ出力値が図２の
（Ｂ）に示す「０」の場合、この「０」をアドレスとし
て周波数データメモリ７０は図２の（Ｃ）に示す如く１
ＫＨｚの周波数データＮを出力し、また位相データメモ
リ８０は図２の（Ｄ）に示す如く０ｄｅｇの位相シフト
データＦを出力する。周波数データメモリ７０より得ら
れる周波数データＮはアドレス演算器２０を構成する加
算器２１に加えられ、また位相データメモリ８０より得
られる位相シフトデータは加算器３０に加えられる。こ
れにより、図３で説明した如く出力端６０より図２の
（Ｅ）に示す如く正弦波のアナログ波形が取り出され
る。 【００１３】カウンタ９０の出力値が「１」になると周
波数データメモリ７０は２ＫＨｚの周波数データを出力
し、又位相データメモリ８０は９０ｄｅｇの位相シフト
データを出力し、その結果出力端子６０よりカウンタ９
０の出力値が「０」の場合より周波数が２倍で位相が９
０ｄｅｇシフトした正弦波が取り出される。以下、同様
にカウンタ９０の出力値が「２」になると出力として周
波数が３倍で位相が１８０ｄｅｇシフトした正弦波が取
り出され、カウンタ９０の出力値が「３」になると周波
数が３倍で位相は０ｄｅｇの正弦波が取り出される。 【００１４】このような構成の本発明の発生器において
は、外部トリガによって動作するカウンタを用い、この
カウンタの出力により周波数データと位相シフトデータ
を変更するように構成したので、従来のマイクロプロセ
ツサを用いた発生器の場合より高速でかつ両データを同
時に変更することができるものとなる。なお、本発明の
発生器においては、従来通りマイクロプロセツサによっ
ても両データを変更することができるようになってい
る。 【００１５】図１の実施例では波形メモリ４０に正弦波
データを格納することにより正弦波を発生させる場合に
ついて説明したが、波形メモリ４０に図３で説明したよ
うに方形波データ，三角波データなどの任意の波形デー
タを格納しておけば、それに対応した任意の波形を高確
度で発生させることができる。 【００１６】なお、上述した実施例においては周波数と
位相のデータを変更する場合について説明したが、ディ
ジタル値でコントロールすることの出来る他のパラメー
タを変更することもできる。又、トリガ動作のカウンタ
を用いなくても、周波数データメモリ７０と位相データ
メモリ８０のアドレスを直接外部からの信号で制御する
ようにしてもよい。 【００１７】 【発明の効果】本発明によれば、外部信号により周波数
及び位相等のデータを同時に、かつ高速で変更すること
のできるＤＤＳ方式の波形発生器を簡単な手段を付加す
ることによって実現することのできる効果がある。
ル・シンセサイズ方式を用いて任意の波形を発生させる
ようにした波形発生器に関するものである。 【０００２】 【従来の技術】ダイレクト・ディジタル・シンセサイズ
方式（以下、単にＤＤＳ方式と言う）を用いた波形発生
器は、波形データの入ったメモリの指定アドレスを更新
して行き、その指定アドレスのデータをＤ／Ａ変換器で
アナログ波形に変換するようにしたもので、高精度で任
意の波形を発生させることのできる特徴がある。以下、
本発明を説明する前に、このＤＤＳ方式を用いた従来の
波形発生器の構成を図３を用いて説明する。 【０００３】図３において、１０は基準クロック発生
器、２０はアドレス演算器で、この演算器は加算器２１
とフリップ・フロップよりなるラッチ回路２２で構成さ
れている。加算器２１の一方の入力端には周波数データ
（位相増加分）Ｎが入力され、その出力はラッチ回路２
２を介して加算器２１の他方の入力端に加えられると共
に、次段の加算器３０の一方の入力端に加えられる。加
算器３０の他方の入力端には位相データＦが与えられ
る。４０は波形データが記憶されている波形メモリ、５
０はＤ／Ａ変換器、６０は出力端である。アドレス演算
器２０の出力は加算器３０を介して波形メモリ４０にア
ドレスデータとして加えられ、この波形メモリの出力は
Ｄ／Ａ変換器５０を介して出力端６０より出力される。 【０００４】このような構成において、アドレス演算器
２０を構成する加算器２１の一方の入力端に周波数デー
タＮが加えられ、他方の入力を０とすると、加算器２１
はＮを出力し、ラッチ回路２２ではクロック発生器１０
のクロックに同期してそのＮを出力する。この周波数デ
ータＮが加算器３０を介して波形メモリ４０に加えら
れ、このＮが波形メモリの最初のアドレスとなる。一
方、ラッチ回路２２で得られた周波数データＮは加算器
２１の他方の入力端に加えられ、その結果加算器２１は
周波数データとして２Ｎを出力する。以後、クロックが
与えられる毎にアドレス演算器２０は３Ｎ，４Ｎ，５Ｎ
…を出力し、この出力により波形メモリ４０のアドレス
が指定される。波形メモリ４０は指定されたアドレスの
データを発生し、このデジタルデータはＤ／Ａ変換器５
０に加えられてアナログ信号に変換される。このアナロ
グ信号は出力端６０より取り出される。 【０００５】波形メモリ４０に例えば正弦波を設定した
場合の出力端６０より得られるアナログ波形を図４に示
す。この場合、周波数データＮの値を変えることによ
り、得られる波形の周波数を可変することができる。例
えば、周波数データＮの値をＮ＝Ａに設定すると、出力
端５０より図４の（Ａ）で示される正弦波が取り出され
るのに対して、Ｎ＝３Ａに設定すると図４の（Ｂ）で示
す如く、（Ａ）の波形の３倍の周波数を持つ正弦波を取
り出すことができる。なお、波形メモリ４０に格納する
データを方形波，三角波などにすることにより、その格
納した任意の波形を高確度で発生させることができる。
この場合も、Ｎの値を変更することで、任意の周波数を
持つ方形波，三角波を得ることができる。 【０００６】ところで、このような構成のＤＤＳを用い
た波形発生器においては、前記のようにアドレス演算器
２０に加える周波数データＮの値を変更することにより
出力波形の周波数を変えることができ、また加算器３０
に加える位相データＦを変えることにより出力波形の位
相をシフトすることができるが、図３に示す従来の発生
器においては周波数データの変更及び位相データの変更
は何れもマイクロプロセッサ（図示せず）等から書き込
むことにより行うようにしているので、これらデータの
変更を高速で制御することができなく、又複数データを
同時に変更することができないという問題があった。 【０００７】 【発明が解決しようとする課題】本発明はこのような問
題点を解決する為になされたもので、ＤＤＳ方式の波形
発生器において、周波数及び位相データを外部より高速
でかつ両データを同時に変更することのできる手段を備
えたこの種の波形発生器を提供することを目的とする。 【０００８】 【課題を解決するための手段】本発明は、一方の入力と
して周波数データが加えられる加算器及びこの加算器の
出力をラッチするラッチ回路で構成されこのラッチ回路
の出力を前記加算器の他方の入力とするアドレス演算器
と、このアドレス演算器の出力と位相シフトデータが加
えられる位相シフト用加算器と、任意の波形データが格
納され前記位相シフト用加算器の出力によりアドレスが
指定される波形メモリとを具備し、この波形メモリの出
力データをＤ／Ａ変換器を介してアナログ波形として取
り出すようにした波形発生器において、外部トリガによ
り動作するカウンタと、このカウンタの出力に基づき、
前記周波数データを出力する周波数データメモリおよび
前記位相シフトデータを出力する位相データメモリと、
を設け、前記周波数データと前記位相シフトデータを同
時に変更するように構成したことを特徴とする波形発生
器。 【０００９】 【作用】このような本発明では、カウンタの出力により
周波数データと位相シフトデータが変更される。以下、
本発明を説明する。 【００１０】 【実施例】図１は本発明に係わる波形発生器の一実施例
のブロック図である。なお、図１において図３と同一部
分は図３と同一符号を付してそれらの再説明は省略す
る。図１において、７０は周波数設定値が格納された周
波数データメモリ、８０は位相シフト設定値が格納され
た位相データメモリ、９０は外部から与えられるトリガ
Ｔｒによって動作するカウンタである。カウンタ９０の
出力は周波数データメモリ７０と位相データメモリ８０
にそれぞれアドレスデータとして与えられる。周波数デ
ータメモリ７０の出力は周波数データＮとしてアドレス
演算器２０を構成する加算器２１の一方の入力端に加え
られ、位相データメモリ８０の出力Ｆは加算器３０の他
方の入力端に加えられている。 【００１１】このような構成において、例えば４種類の
周波数と位相シフトの組み合わせを外部トリガＴｒによ
って変更する場合について図２に示すタイミングチャー
トを用いて説明すると次の如くなる。この場合、周波数
データメモリ７０には予め４種類の周波数データ（例え
ばＮ＝１ＫＨｚ，２ＫＨｚ，３ＫＨｚ，４ＫＨｚ）が順
番に格納され、また位相データメモリ８０には周波数デ
ータに対応したアドレスに位相シフトデータ（例えばＦ
＝０ｄｅｇ，９０ｄｅｇ，１８０ｄｅｇ，０ｄｅｇ）が
格納されている。また、カウンタ９０は外部からトリガ
Ｔｒが与えられると、このトリガに同期してカウントア
ップし、「３」までカウントすると「０」に戻るように
なっている。波形メモリ４０には正弦波データが格納さ
れているものとする。 【００１２】図２の（Ａ）に示す外部トリガＴｒによっ
てカウンタ９０が動作し、カウンタ出力値が図２の
（Ｂ）に示す「０」の場合、この「０」をアドレスとし
て周波数データメモリ７０は図２の（Ｃ）に示す如く１
ＫＨｚの周波数データＮを出力し、また位相データメモ
リ８０は図２の（Ｄ）に示す如く０ｄｅｇの位相シフト
データＦを出力する。周波数データメモリ７０より得ら
れる周波数データＮはアドレス演算器２０を構成する加
算器２１に加えられ、また位相データメモリ８０より得
られる位相シフトデータは加算器３０に加えられる。こ
れにより、図３で説明した如く出力端６０より図２の
（Ｅ）に示す如く正弦波のアナログ波形が取り出され
る。 【００１３】カウンタ９０の出力値が「１」になると周
波数データメモリ７０は２ＫＨｚの周波数データを出力
し、又位相データメモリ８０は９０ｄｅｇの位相シフト
データを出力し、その結果出力端子６０よりカウンタ９
０の出力値が「０」の場合より周波数が２倍で位相が９
０ｄｅｇシフトした正弦波が取り出される。以下、同様
にカウンタ９０の出力値が「２」になると出力として周
波数が３倍で位相が１８０ｄｅｇシフトした正弦波が取
り出され、カウンタ９０の出力値が「３」になると周波
数が３倍で位相は０ｄｅｇの正弦波が取り出される。 【００１４】このような構成の本発明の発生器において
は、外部トリガによって動作するカウンタを用い、この
カウンタの出力により周波数データと位相シフトデータ
を変更するように構成したので、従来のマイクロプロセ
ツサを用いた発生器の場合より高速でかつ両データを同
時に変更することができるものとなる。なお、本発明の
発生器においては、従来通りマイクロプロセツサによっ
ても両データを変更することができるようになってい
る。 【００１５】図１の実施例では波形メモリ４０に正弦波
データを格納することにより正弦波を発生させる場合に
ついて説明したが、波形メモリ４０に図３で説明したよ
うに方形波データ，三角波データなどの任意の波形デー
タを格納しておけば、それに対応した任意の波形を高確
度で発生させることができる。 【００１６】なお、上述した実施例においては周波数と
位相のデータを変更する場合について説明したが、ディ
ジタル値でコントロールすることの出来る他のパラメー
タを変更することもできる。又、トリガ動作のカウンタ
を用いなくても、周波数データメモリ７０と位相データ
メモリ８０のアドレスを直接外部からの信号で制御する
ようにしてもよい。 【００１７】 【発明の効果】本発明によれば、外部信号により周波数
及び位相等のデータを同時に、かつ高速で変更すること
のできるＤＤＳ方式の波形発生器を簡単な手段を付加す
ることによって実現することのできる効果がある。
【図面の簡単な説明】
【図１】本発明に係わる波形発生器の一実施例を示した
ブロック図である。 【図２】図１の動作を説明する為のタイミングチャート
である。 【図３】従来の波形発生器の一例のブロック図である。 【図４】図１及び図３の発生器より得られる波形の一例
を示す図である。 【符号の説明】 １０ 基準クロック発生器 ２０ アドレス演算器 ３０ 加算器 ４０ 波形メモリ ５０ Ｄ／Ａ変換器 ６０ 出力端 ７０ 周波数データメモリ ８０ 位相データメモリ ９０ カウンタ
ブロック図である。 【図２】図１の動作を説明する為のタイミングチャート
である。 【図３】従来の波形発生器の一例のブロック図である。 【図４】図１及び図３の発生器より得られる波形の一例
を示す図である。 【符号の説明】 １０ 基準クロック発生器 ２０ アドレス演算器 ３０ 加算器 ４０ 波形メモリ ５０ Ｄ／Ａ変換器 ６０ 出力端 ７０ 周波数データメモリ ８０ 位相データメモリ ９０ カウンタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 4/02
H03B 28/00
G06F 1/02
Claims (1)
- (57)【特許請求の範囲】 【請求項１】一方の入力として周波数データが加えられ
る加算器及びこの加算器の出力をラッチするラッチ回路
で構成されこのラッチ回路の出力を前記加算器の他方の
入力とするアドレス演算器と、このアドレス演算器の出
力と位相シフトデータが加えられる位相シフト用加算器
と、任意の波形データが格納され前記位相シフト用加算
器の出力によりアドレスが指定される波形メモリとを具
備し、この波形メモリの出力データをＤ／Ａ変換器を介
してアナログ波形として取り出すようにした波形発生器
において、 外部トリガにより動作するカウンタと、 このカウンタの出力に基づき、前記周波数データを出力
する周波数データメモリおよび前記位相シフトデータを
出力する位相データメモリと、 を設け、 前記周波数データと前記位相シフトデータを同時に変更
するように構成したことを特徴とする波形発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13018995A JP3536426B2 (ja) | 1995-05-29 | 1995-05-29 | 波形発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13018995A JP3536426B2 (ja) | 1995-05-29 | 1995-05-29 | 波形発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330914A JPH08330914A (ja) | 1996-12-13 |
| JP3536426B2 true JP3536426B2 (ja) | 2004-06-07 |
Family
ID=15028212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13018995A Expired - Fee Related JP3536426B2 (ja) | 1995-05-29 | 1995-05-29 | 波形発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3536426B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4696920B2 (ja) * | 2006-01-13 | 2011-06-08 | 横河電機株式会社 | Ｄｄｓ信号発生装置 |
| JP2012215516A (ja) * | 2011-04-01 | 2012-11-08 | Japan Radio Co Ltd | 波形出力装置 |
| JP5390661B2 (ja) * | 2012-05-24 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | パラレルデータ出力制御回路及び半導体装置 |
| CN103630881B (zh) * | 2013-10-28 | 2015-11-18 | 武汉滨湖电子有限责任公司 | 一种分布式波形产生在线同步调整电路及方法 |
-
1995
- 1995-05-29 JP JP13018995A patent/JP3536426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330914A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4998072A (en) | High resolution direct digital synthesizer | |
| JPH04229703A (ja) | 位相相関波形の発生方法 | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPS60254097A (ja) | 歪波形発生装置 | |
| JPS6233599B2 (ja) | ||
| US4124898A (en) | Programmable clock | |
| JP2503744B2 (ja) | 楽音合成装置 | |
| US4805508A (en) | Sound synthesizing circuit | |
| JP3077515B2 (ja) | 任意パラメータスイープ機能付き波形発生器 | |
| JPS6323558B2 (ja) | ||
| JPS5911133B2 (ja) | 関数発生器 | |
| JP2561394Y2 (ja) | デジタルシンセサイザ | |
| JPH08340217A (ja) | 波形発生器 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2972926B2 (ja) | 変調回路及び音発生装置 | |
| JPH07225630A (ja) | シーケンス機能付き任意波形発生器 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JPH01208906A (ja) | 任意波形発生装置 | |
| JPH05218999A (ja) | 列変換回路 | |
| KR940009963B1 (ko) | 전자악기의 음계 주파수 발생장치 | |
| KR100296139B1 (ko) | 디지털오실레이터 | |
| KR0127532Y1 (ko) | 메모리를 이용한 64/8khz 콤포지트 클럭 발생회로 | |
| JPH01151824A (ja) | 周波数シンセサイザー | |
| JP2854407B2 (ja) | パルスジェネレータ | |
| JPS63240211A (ja) | クロツク信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040308 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |