JP2972926B2 - 変調回路及び音発生装置 - Google Patents
変調回路及び音発生装置Info
- Publication number
- JP2972926B2 JP2972926B2 JP62230216A JP23021687A JP2972926B2 JP 2972926 B2 JP2972926 B2 JP 2972926B2 JP 62230216 A JP62230216 A JP 62230216A JP 23021687 A JP23021687 A JP 23021687A JP 2972926 B2 JP2972926 B2 JP 2972926B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation
- data
- frequency
- data memory
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、楽音発生器における低周波発振回路を利用
した変調回路及び音発生装置の構成に関する。 〔発明の概要〕 本発明は、変調回路及び音発生装置の構成を、波形デ
ータメモリ（以下、「波形メモリ」とも言う。）の読み
出し周波数を決める周波数カウンタの分周比を、周波数
レジスタのデータと、変調メモリデータとのデジタル的
な演算により変化させ、また、演算させる桁を制御する
ことにより、細かい制御が可能となり、しかも完全にデ
ジタル回路のみで構成するため精度、安定度が向上し、
半導体集積回路上への実現も容易となる。 〔従来の技術〕 従来、変調回路は、楽音基本周波数を決める原振クロ
ック部に電圧制御型発振回路（VCO）等のアナログ回路
を用いていた。 〔発明が解決しようとする問題点〕 しかしVCO等のアナログ回路は、それを構成する素子
に高い精度が要求され、安定して作るのが難しかった。 しかし本発明による構成では、完全にデジタル処理さ
れる為、精度、安定性の点で優れており、容易に半導体
集積回路で実現できる。 〔問題点を解決する為の手段〕 本発明の変調回路は、変調データが変調関数として記
憶され、アドレスに応じた該変調データが読み出される
変調データメモリと、 波形データが記憶され、アドレスに応じて該波形デー
タが読み出される波形データメモリと、 分周出力を前記波形データメモリのアドレスとして出
力する周波数カウンタと、 無変調の場合の前記周波数カウンタの分周比のデータ
を保持する周波数レジスタと、 前記周波数レジスタが保持する分周比のデータと前記
変調データメモリが記憶する変調データとを演算し、変
調された分周比のデータを出力する演算器と、 分周出力を前記変調データメモリのアドレスとして出
力する変調カウンタと、 前記変調カウンタの分周比のデータを保持する変調レ
ジスタとを具備し、 前記周波数カウンタは前記変調された分周比のデータ
に基づいて前記分周出力を出力し、 前記波形データメモリのアドレスを出力する前記周波
数カウンタの分周比を前記変調データに基づいて変調す
ることにより該波形データメモリの読み出し周波数が変
調され、 前記変調データメモリのアドレスを出力する前記変調
カウンタの分周比を前記変調レジスタのデータに基づい
て変調することにより該変調データメモリの読み出し周
波数が変調されてなり、 前記変調データメモリから変調データが読み出される
毎に前記波形データメモリからの波形データの読み出し
周波数が変化する変調回路において、 前記変調データメモリの変調のデータと前記周波数レ
ジスタが保持する分周比のデータとが演算される桁を制
御する制御手段を具備し、該演算される桁の制御に基づ
いて前記波形データメモリの読み出し周波数の変調の深
さが制御されてなることを特徴とする。 また、本発明の音発生装置は、前記特徴を有する変調
回路と、前記波形データメモリの出力を音に変換して出
力するサウンドシステムと、を備えたことを特徴とす
る。 〔作用〕 例えば演算回路が加（減）算回路になっていると、変
調データメモリのデータが１ワード読み出され、周波数
レジスタ（以下、「Ｆレジスタ」という。）のデータと
加算されその結果が周波数カウンタ（以下、「Ｆカウン
タ」という。）へ入力され、原振クロックの分周比を決
める。 次に変調データメモリの次番地のデータが読み出され
ると、再びＦレジスタのデータと加算され、Ｆカウンタ
の分周比が変化する。つまり変調データメモリからデー
タが読み出される度に、波形データメモリの読み出し周
波数が順次変化するため、変調効果となって表われる。 ここで、演算される桁を制御することにより同一の変
調データであっても変調の深さを変化させることができ
る。また本音発生装置によれば、所望の周波数変調をな
した音を発生することができる。 〔実施例〕 本発明の実施例を第１図をもとに説明する。変調のか
からない状態では、原振クロック１はＦカウンタ２の入
力となり、Ｆレジスタ７に設定された値に従い分周され
る。この出力信号12は、予め波形データが設定されてあ
る波形データメモリ３の番地を順次増加してゆき、波形
データの一周期分を読み出すと番地をもとに戻し再び番
地を増加してゆく。こうして読み出された波形データ出
力信号13はサウンドシステム４へ入力され、そこで音量
等の調整をされて音声となる。つまり波形データメモリ
の出力信号13の基本周波数fOUTは、 原振クロック１の周波数をf0 波形データメモリ３のワード数をTM Ｆレジスタ７の値をFMとすると、次の式で表される。 次に本発明の特徴をなす部分であるLFO回路の構成を
説明する。 低周波変調カウンタ（以下、「LFOカウンタ」とい
う。）９には原振クロック１の出力信号15が入力されて
おり、低周波変調レジスタ（以下、「LFOレジスタ」と
いう。）10の値によって分周比が決まり、LFOカウンタ
９の出力信号18は変調データメモリ８の読み出し速度を
決めている。この時の信号18の周波数fLF0は、 変調データメモリのワード数TLF0 LFOレジスタの値fLとすると、次の式で表される。 変調データメモリ８には（後述の様な）変調データが
設定されており、１ワードが読み出されるとそのデータ
信号17はＦレジスタ７のデータ信号16と共に演算器５の
入力Ｂ、Ａへ各々取り込まれる。又演算器５の入力Ｃに
は低周波変調制御レジスタ（以下、「LFO制御レジス
タ」という。）６のデータ11が接続されており、この値
により演算の種類が決まる。そして演算器５の出力信号
14はＦカウンタ２へ入力され、原振クロック信号15の分
周比が決まる。 今、前記（２）の周波数で変調データメモリ８からデ
ータ17が読み出されると、データ値が変わる度に信号14
の値が変化しＦカウンタ２の分周比が変化する。つまり
前記（２）の周波数で信号13に変調がかかったことにな
る。 次に音声出力信号13の基本周波数に変調をかける時の
詳細な説明を述べる。 第２図は演算回路の制御回路図である。 簡単の為、Ｆレジスタ７は８ビット、変調データは符
号１ビット、データ３ビット、演算器５はLFO制御レジ
スタ６からの信号21により加算（減算）回路にセットさ
れているとする。符号含め＋７〜−７の値をとり得る変
調データの４ビットは、Ｆレジスタ７の８ビットと加算
される。この時LFO制御レジスタ６からの制御信号22、2
3が演算器５の入力へ接続される。C1,C2値は変調データ
の４ビットをＦレジスタの８ビットの内のどの部分に加
算するかを決める。例えば C2C1＝01の時 Ｆレジスタの下位４ビット C2C1＝10の時 Ｆレジスタの中位４ビット C2C1＝11の時 Ｆレジスタの上位４ビット という様に論理を組めば、C2C1の値によって変調の度合
いを深くしたり浅くしたりが可能となる。（C2C1＝11の
時が変調が深く、激しく変化する） 以上説明した様に、変調データメモリ８のデータを適
当に設定することにより変調の関数を自由に選ぶことが
可能であり、又LFOレジスタの値を適当に設定すること
により変調周波数を自由に選ぶことが可能であり、又LF
O制御レジスタの値を操作することにより変調の深さを
変えることが可能となる。 本実施では変調データを４ビット、LFOレジスタを８
ビットとしたが、さらに細かい制御をするには同じ構成
でビット数を増やせば良く拡張性がある。又、演算器の
制御方法を変えることにより変調の深さも容易に変える
ことができ、加（減）算だけでなく、乗（除）算等の演
算も通常の、デジタル演算器の手法で可能である。 今までブロック図で説明してきたが、第３図〜第５図
までは具体的な素子を記述した。それぞれ示した番号は
第１図の番号と同じである。 また本発明における他の実施例を示したものが第６図
である。この構成の特徴は、低周波変調出力が、LFOレ
ジスタ70→LFOカウンタ69→変調データメモリ68→演算
器65→周波数カウンタ62→波形データメモリ63→サウン
ドシステム64→第１楽音出力S1→OUTという経路と共
に、LFOレジスタ70→LFOカウンタ69→変調データメモリ
68→サウンドシステム71→第２楽音出力S2→OUTという
経路を持っている。 〔発明の効果〕 （１）本発明の変調回路は、変調データが変調関数とし
て記憶され、アドレスに応じた該変調データが読み出さ
れる変調データメモリと、 波形データが記憶され、アドレスに応じて該波形デー
タが読み出される波形データメモリと、 分周出力を前記波形データメモリのアドレスとして出
力する周波数カウンタと、 無変調の場合の前記周波数カウンタの分周比のデータ
を保持する周波数レジスタと、 前記周波数レジスタが保持する分周比のデータと前記
変調データメモリが記憶する変調データとを演算し、変
調された分周比のデータを出力する演算器と、 分周出力を前記変調データメモリのアドレスとして出
力する変調カウンタと、 前記変調カウンタの分周比のデータを保持する変調レ
ジスタとを具備し、 前記周波数カウンタは前記変調された分周比のデータ
に基づいて前記分周出力を出力し、 前記波形データメモリのアドレスを出力する前記周波
数カウンタの分周比を前記変調データに基づいて変調す
ることにより該波形データメモリの読み出し周波数が変
調され、 前記変調データメモリのアドレスを出力する前記変調
カウンタの分周比を前記変調レジスタのデータに基づい
て変調することにより該変調データメモリの読み出し周
波数が変調されてなり、 前記変調データメモリから変調データが読み出される
毎に前記波形データメモリからの波形データの読み出し
周波数が変化する変調回路において、 前記変調データメモリの変調のデータと前記周波数レ
ジスタが保持する分周比のデータとが演算される桁を制
御する制御手段を具備し、該演算される桁の制御に基づ
いて前記波形データメモリの読み出し周波数の変調の深
さが制御されてなることを特徴とする。 したがって、演算される桁を制御することにより同一
の変調データであっても変調の深さを変化させることが
でき、多様な変調を容易に実現することができる。 （２）また、本発明の音発生装置は、前記特徴を有する
変調回路と、前記波形データメモリの出力を音に変換し
て出力するサウンドシステムと、を備えたことを特徴と
する。 したがって、きわめて簡単な回路構成により所望の周
波数変調をなした音を発生することができ、例えば種々
の効果音を発生するゲーム機器等の音発生装置として幅
の広い利用が可能となる。 （３）また、全ての動作はデジタル処理で行われる為、
精度、回路の安定性にすぐれ半導体集積回路上での実現
も容易である。 又変調データメモリ、デジタル演算器の制御、LFOレ
ジスタの３ケ所を操作するだけで、使い易く、自由度の
大きいかつ拡張性のある低周波変調回路となっている。 さらに、楽音発生回路と、変調周波数発生回路は、周
波数レジスタと周波数カウンタと波形（変調）データメ
モリというよく似た構成になっている為、変調をかけな
い時は、２つの楽音発生回路として使うことも可能であ
る。 また低周波fLOWという周波数によって変調をかけたい
わゆるビブラート音と、低周波fLOWという周波数の音を
ミックスして出力することにより、音の豊かさが増加す
るため、ミックスして使用することもできる。
した変調回路及び音発生装置の構成に関する。 〔発明の概要〕 本発明は、変調回路及び音発生装置の構成を、波形デ
ータメモリ（以下、「波形メモリ」とも言う。）の読み
出し周波数を決める周波数カウンタの分周比を、周波数
レジスタのデータと、変調メモリデータとのデジタル的
な演算により変化させ、また、演算させる桁を制御する
ことにより、細かい制御が可能となり、しかも完全にデ
ジタル回路のみで構成するため精度、安定度が向上し、
半導体集積回路上への実現も容易となる。 〔従来の技術〕 従来、変調回路は、楽音基本周波数を決める原振クロ
ック部に電圧制御型発振回路（VCO）等のアナログ回路
を用いていた。 〔発明が解決しようとする問題点〕 しかしVCO等のアナログ回路は、それを構成する素子
に高い精度が要求され、安定して作るのが難しかった。 しかし本発明による構成では、完全にデジタル処理さ
れる為、精度、安定性の点で優れており、容易に半導体
集積回路で実現できる。 〔問題点を解決する為の手段〕 本発明の変調回路は、変調データが変調関数として記
憶され、アドレスに応じた該変調データが読み出される
変調データメモリと、 波形データが記憶され、アドレスに応じて該波形デー
タが読み出される波形データメモリと、 分周出力を前記波形データメモリのアドレスとして出
力する周波数カウンタと、 無変調の場合の前記周波数カウンタの分周比のデータ
を保持する周波数レジスタと、 前記周波数レジスタが保持する分周比のデータと前記
変調データメモリが記憶する変調データとを演算し、変
調された分周比のデータを出力する演算器と、 分周出力を前記変調データメモリのアドレスとして出
力する変調カウンタと、 前記変調カウンタの分周比のデータを保持する変調レ
ジスタとを具備し、 前記周波数カウンタは前記変調された分周比のデータ
に基づいて前記分周出力を出力し、 前記波形データメモリのアドレスを出力する前記周波
数カウンタの分周比を前記変調データに基づいて変調す
ることにより該波形データメモリの読み出し周波数が変
調され、 前記変調データメモリのアドレスを出力する前記変調
カウンタの分周比を前記変調レジスタのデータに基づい
て変調することにより該変調データメモリの読み出し周
波数が変調されてなり、 前記変調データメモリから変調データが読み出される
毎に前記波形データメモリからの波形データの読み出し
周波数が変化する変調回路において、 前記変調データメモリの変調のデータと前記周波数レ
ジスタが保持する分周比のデータとが演算される桁を制
御する制御手段を具備し、該演算される桁の制御に基づ
いて前記波形データメモリの読み出し周波数の変調の深
さが制御されてなることを特徴とする。 また、本発明の音発生装置は、前記特徴を有する変調
回路と、前記波形データメモリの出力を音に変換して出
力するサウンドシステムと、を備えたことを特徴とす
る。 〔作用〕 例えば演算回路が加（減）算回路になっていると、変
調データメモリのデータが１ワード読み出され、周波数
レジスタ（以下、「Ｆレジスタ」という。）のデータと
加算されその結果が周波数カウンタ（以下、「Ｆカウン
タ」という。）へ入力され、原振クロックの分周比を決
める。 次に変調データメモリの次番地のデータが読み出され
ると、再びＦレジスタのデータと加算され、Ｆカウンタ
の分周比が変化する。つまり変調データメモリからデー
タが読み出される度に、波形データメモリの読み出し周
波数が順次変化するため、変調効果となって表われる。 ここで、演算される桁を制御することにより同一の変
調データであっても変調の深さを変化させることができ
る。また本音発生装置によれば、所望の周波数変調をな
した音を発生することができる。 〔実施例〕 本発明の実施例を第１図をもとに説明する。変調のか
からない状態では、原振クロック１はＦカウンタ２の入
力となり、Ｆレジスタ７に設定された値に従い分周され
る。この出力信号12は、予め波形データが設定されてあ
る波形データメモリ３の番地を順次増加してゆき、波形
データの一周期分を読み出すと番地をもとに戻し再び番
地を増加してゆく。こうして読み出された波形データ出
力信号13はサウンドシステム４へ入力され、そこで音量
等の調整をされて音声となる。つまり波形データメモリ
の出力信号13の基本周波数fOUTは、 原振クロック１の周波数をf0 波形データメモリ３のワード数をTM Ｆレジスタ７の値をFMとすると、次の式で表される。 次に本発明の特徴をなす部分であるLFO回路の構成を
説明する。 低周波変調カウンタ（以下、「LFOカウンタ」とい
う。）９には原振クロック１の出力信号15が入力されて
おり、低周波変調レジスタ（以下、「LFOレジスタ」と
いう。）10の値によって分周比が決まり、LFOカウンタ
９の出力信号18は変調データメモリ８の読み出し速度を
決めている。この時の信号18の周波数fLF0は、 変調データメモリのワード数TLF0 LFOレジスタの値fLとすると、次の式で表される。 変調データメモリ８には（後述の様な）変調データが
設定されており、１ワードが読み出されるとそのデータ
信号17はＦレジスタ７のデータ信号16と共に演算器５の
入力Ｂ、Ａへ各々取り込まれる。又演算器５の入力Ｃに
は低周波変調制御レジスタ（以下、「LFO制御レジス
タ」という。）６のデータ11が接続されており、この値
により演算の種類が決まる。そして演算器５の出力信号
14はＦカウンタ２へ入力され、原振クロック信号15の分
周比が決まる。 今、前記（２）の周波数で変調データメモリ８からデ
ータ17が読み出されると、データ値が変わる度に信号14
の値が変化しＦカウンタ２の分周比が変化する。つまり
前記（２）の周波数で信号13に変調がかかったことにな
る。 次に音声出力信号13の基本周波数に変調をかける時の
詳細な説明を述べる。 第２図は演算回路の制御回路図である。 簡単の為、Ｆレジスタ７は８ビット、変調データは符
号１ビット、データ３ビット、演算器５はLFO制御レジ
スタ６からの信号21により加算（減算）回路にセットさ
れているとする。符号含め＋７〜−７の値をとり得る変
調データの４ビットは、Ｆレジスタ７の８ビットと加算
される。この時LFO制御レジスタ６からの制御信号22、2
3が演算器５の入力へ接続される。C1,C2値は変調データ
の４ビットをＦレジスタの８ビットの内のどの部分に加
算するかを決める。例えば C2C1＝01の時 Ｆレジスタの下位４ビット C2C1＝10の時 Ｆレジスタの中位４ビット C2C1＝11の時 Ｆレジスタの上位４ビット という様に論理を組めば、C2C1の値によって変調の度合
いを深くしたり浅くしたりが可能となる。（C2C1＝11の
時が変調が深く、激しく変化する） 以上説明した様に、変調データメモリ８のデータを適
当に設定することにより変調の関数を自由に選ぶことが
可能であり、又LFOレジスタの値を適当に設定すること
により変調周波数を自由に選ぶことが可能であり、又LF
O制御レジスタの値を操作することにより変調の深さを
変えることが可能となる。 本実施では変調データを４ビット、LFOレジスタを８
ビットとしたが、さらに細かい制御をするには同じ構成
でビット数を増やせば良く拡張性がある。又、演算器の
制御方法を変えることにより変調の深さも容易に変える
ことができ、加（減）算だけでなく、乗（除）算等の演
算も通常の、デジタル演算器の手法で可能である。 今までブロック図で説明してきたが、第３図〜第５図
までは具体的な素子を記述した。それぞれ示した番号は
第１図の番号と同じである。 また本発明における他の実施例を示したものが第６図
である。この構成の特徴は、低周波変調出力が、LFOレ
ジスタ70→LFOカウンタ69→変調データメモリ68→演算
器65→周波数カウンタ62→波形データメモリ63→サウン
ドシステム64→第１楽音出力S1→OUTという経路と共
に、LFOレジスタ70→LFOカウンタ69→変調データメモリ
68→サウンドシステム71→第２楽音出力S2→OUTという
経路を持っている。 〔発明の効果〕 （１）本発明の変調回路は、変調データが変調関数とし
て記憶され、アドレスに応じた該変調データが読み出さ
れる変調データメモリと、 波形データが記憶され、アドレスに応じて該波形デー
タが読み出される波形データメモリと、 分周出力を前記波形データメモリのアドレスとして出
力する周波数カウンタと、 無変調の場合の前記周波数カウンタの分周比のデータ
を保持する周波数レジスタと、 前記周波数レジスタが保持する分周比のデータと前記
変調データメモリが記憶する変調データとを演算し、変
調された分周比のデータを出力する演算器と、 分周出力を前記変調データメモリのアドレスとして出
力する変調カウンタと、 前記変調カウンタの分周比のデータを保持する変調レ
ジスタとを具備し、 前記周波数カウンタは前記変調された分周比のデータ
に基づいて前記分周出力を出力し、 前記波形データメモリのアドレスを出力する前記周波
数カウンタの分周比を前記変調データに基づいて変調す
ることにより該波形データメモリの読み出し周波数が変
調され、 前記変調データメモリのアドレスを出力する前記変調
カウンタの分周比を前記変調レジスタのデータに基づい
て変調することにより該変調データメモリの読み出し周
波数が変調されてなり、 前記変調データメモリから変調データが読み出される
毎に前記波形データメモリからの波形データの読み出し
周波数が変化する変調回路において、 前記変調データメモリの変調のデータと前記周波数レ
ジスタが保持する分周比のデータとが演算される桁を制
御する制御手段を具備し、該演算される桁の制御に基づ
いて前記波形データメモリの読み出し周波数の変調の深
さが制御されてなることを特徴とする。 したがって、演算される桁を制御することにより同一
の変調データであっても変調の深さを変化させることが
でき、多様な変調を容易に実現することができる。 （２）また、本発明の音発生装置は、前記特徴を有する
変調回路と、前記波形データメモリの出力を音に変換し
て出力するサウンドシステムと、を備えたことを特徴と
する。 したがって、きわめて簡単な回路構成により所望の周
波数変調をなした音を発生することができ、例えば種々
の効果音を発生するゲーム機器等の音発生装置として幅
の広い利用が可能となる。 （３）また、全ての動作はデジタル処理で行われる為、
精度、回路の安定性にすぐれ半導体集積回路上での実現
も容易である。 又変調データメモリ、デジタル演算器の制御、LFOレ
ジスタの３ケ所を操作するだけで、使い易く、自由度の
大きいかつ拡張性のある低周波変調回路となっている。 さらに、楽音発生回路と、変調周波数発生回路は、周
波数レジスタと周波数カウンタと波形（変調）データメ
モリというよく似た構成になっている為、変調をかけな
い時は、２つの楽音発生回路として使うことも可能であ
る。 また低周波fLOWという周波数によって変調をかけたい
わゆるビブラート音と、低周波fLOWという周波数の音を
ミックスして出力することにより、音の豊かさが増加す
るため、ミックスして使用することもできる。
【図面の簡単な説明】
第１図は低周波変調回路の構成図、第２図は演算器の制
御回路図、第３図はLFOレジスタ、LFOカウンタの詳細
図、第４図は周波数カウンタ、波形データメモリ、サウ
ンドシステムの詳細図、第５図は演算器、周波数レジス
タ、変調データメモリ、LFO制御レジスタの詳細図、第
６図は他の実施例を示すブロック図である。
御回路図、第３図はLFOレジスタ、LFOカウンタの詳細
図、第４図は周波数カウンタ、波形データメモリ、サウ
ンドシステムの詳細図、第５図は演算器、周波数レジス
タ、変調データメモリ、LFO制御レジスタの詳細図、第
６図は他の実施例を示すブロック図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 降矢 安成
長野県諏訪市大和３丁目３番５号 セイ
コーエプソン株式会社内
(56)参考文献 特開 昭58−83894（ＪＰ，Ａ)
特開 昭58−108583（ＪＰ，Ａ)
特開 昭62−32497（ＪＰ，Ａ)
特開 昭60−262195（ＪＰ，Ａ)
特開 昭60−31191（ＪＰ，Ａ)
特開 昭57−211834（ＪＰ，Ａ)
特開 昭60−254097（ＪＰ，Ａ)
Claims (1)
- (57)【特許請求の範囲】 １．変調データが変調関数として記憶され、アドレスに
応じた該変調データが読み出される変調データメモリ
と、 波形データが記憶され、アドレスに応じて該波形データ
が読み出される波形データメモリと、 分周出力を前記波形データメモリのアドレスとして出力
する周波数カウンタと、 無変調の場合の前記周波数カウンタの分周比のデータを
保持する周波数レジスタと、 前記周波数レジスタが保持する分周比のデータと前記変
調データメモリが記憶する変調データとを演算し、変調
された分周比のデータを出力する演算器と、 分周出力を前記変調データメモリのアドレスとして出力
する変調カウンタと、 前記変調カウンタの分周比のデータを保持する変調レジ
スタとを具備し、 前記周波数カウンタは前記変調された分周比のデータに
基づいて前記分周出力を出力し、 前記波形データメモリのアドレスを出力する前記周波数
カウンタの分周比を前記変調データに基づいて変調する
ことにより該波形データメモリの読み出し周波数が変調
され、 前記変調データメモリのアドレスを出力する前記変調カ
ウンタの分周比を前記変調レジスタのデータに基づいて
変調することにより該変調データメモリの読み出し周波
数が変調されてなり、 前記変調データメモリから変調データが読み出される毎
に前記波形データメモリからの波形データの読み出し周
波数が変化する変調回路において、 前記変調データメモリの変調のデータと前記周波数レジ
スタが保持する分周比のデータとが演算される桁を制御
する制御手段を具備し、該演算される桁の制御に基づい
て前記波形データメモリの読み出し周波数の変調の深さ
が制御されてなることを特徴とする変調回路。 ２．変調データが変調関数として記憶され、アドレスに
応じた該変調データが読み出される変調データメモリ
と、 波形データが記憶され、アドレスに応じて該波形データ
が読み出される波形データメモリと、 分周出力を前記波形データメモリのアドレスとして出力
する周波数カウンタと、 無変調の場合の前記周波数カウンタの分周比のデータを
保持する周波数レジスタと、 前記周波数レジスタが保持する分周比のデータと前記変
調データメモリが記憶する変調データとを演算し、変調
された分周比のデータを出力する演算器と、 分周出力を前記変調データメモリのアドレスとして出力
する変調カウンタと、 前記変調カウンタの分周比のデータを保持する変調レジ
スタとを具備し、 前記周波数カウンタは前記変調された分周比のデータに
基づいて前記分周出力を出力し、 前記波形データメモリのアドレスを出力する前記周波数
カウンタの分周比を前記変調データに基づいて変調する
ことにより該波形データメモリの読み出し周波数が変調
され、 前記変調データメモリのアドレスを出力する前記変調カ
ウンタの分周比を前記変調レジスタのデータに基づいて
変調することにより該変調データメモリの読み出し周波
数が変調されてなり、 前記変調データメモリから変調データが読み出される毎
に前記波形データメモリからの波形データの読み出し周
波数が変化する変調回路において、 前記変調データメモリの変調のデータと前記周波数レジ
スタが保持する分周比のデータとが演算される桁を制御
する制御手段を具備し、該演算される桁の制御に基づい
て前記波形データメモリの読み出し周波数の変調の深さ
が制御されてなる前記変調回路と、 前記波形データメモリの出力を音に変換して出力するサ
ウンドシステムと、を備えたことを特徴とする音発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62230216A JP2972926B2 (ja) | 1987-08-31 | 1987-09-14 | 変調回路及び音発生装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-217558 | 1987-08-31 | ||
| JP21755887 | 1987-08-31 | ||
| JP62230216A JP2972926B2 (ja) | 1987-08-31 | 1987-09-14 | 変調回路及び音発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01131599A JPH01131599A (ja) | 1989-05-24 |
| JP2972926B2 true JP2972926B2 (ja) | 1999-11-08 |
Family
ID=26522091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62230216A Expired - Lifetime JP2972926B2 (ja) | 1987-08-31 | 1987-09-14 | 変調回路及び音発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2972926B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7111629B2 (en) | 2001-01-08 | 2006-09-26 | Apl Co., Ltd. | Method for cleaning substrate surface |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5883894A (ja) * | 1981-11-12 | 1983-05-19 | 松下電器産業株式会社 | デイジタル楽音変調装置 |
| JPS58108583A (ja) * | 1981-12-23 | 1983-06-28 | ヤマハ株式会社 | 電子楽器の変調効果装置 |
| JPS6232497A (ja) * | 1985-08-05 | 1987-02-12 | 任天堂株式会社 | 電子機器の音源装置 |
-
1987
- 1987-09-14 JP JP62230216A patent/JP2972926B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01131599A (ja) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2972926B2 (ja) | 変調回路及び音発生装置 | |
| JPH0713793B2 (ja) | 楽音発生装置 | |
| JPS6230634B2 (ja) | ||
| GB2119979A (en) | Frequency divider | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPS60104998A (ja) | 楽音合成回路 | |
| US4332181A (en) | Electronic musical instrument with means for selecting tone clock numbers | |
| JPS61196297A (ja) | 楽音発生器 | |
| JPH0514918B2 (ja) | ||
| JP2797578B2 (ja) | 楽音発生装置 | |
| KR970009443B1 (ko) | 음원 집적회로 | |
| JPH0693194B2 (ja) | 電子楽器 | |
| JPS61129957A (ja) | デイジタル可聴信号音発生方式 | |
| JP2510090Y2 (ja) | 楽音信号発生装置 | |
| JPH044482A (ja) | マイクロコンピュータ | |
| JPH05150786A (ja) | 非線形関数合成器および該非線形関数合成器を用いた楽音合成装置 | |
| JPS6230637B2 (ja) | ||
| JPS604474B2 (ja) | 電子楽器のビブラート装置 | |
| JPH0412488B2 (ja) | ||
| JPS59148092A (ja) | 電子楽器のビブラ−ト装置 | |
| JPH0731503B2 (ja) | 楽音生成装置 | |
| JPH09297580A (ja) | 電子楽器の音響効果付加装置 | |
| JPH0281098A (ja) | エンベロープ発生装置 | |
| JPH0650433B2 (ja) | 電子楽器における楽音発生装置 | |
| JPH07325584A (ja) | 楽音信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |