KR970009443B1 - 음원 집적회로 - Google Patents

Abstract

내용없음.

Description

음원 집적회로

제1도는 종래의 프로그램 방식의 음원 집적회로를 도시한 블럭도.

제2도는 종래의 고정 배선 방식의 음원 집적회로를 도시한 블럭도.

제3도는 본 발명에 의한 음원 집적회로를 도시한 블럭도.

* 도면의 주요부분에 대한 부호의 설명

11 : 중앙 연산 처리장치 12 : 인터페이스 타이밍 블럭

13 : 메모리 블럭 14 : 데이타 패스 블럭

15 : 출력 블럭 16 : 디지탈/아날로그 변환기

17 : 신호 처리 유니트 18 : 프로그램 롬

19 : 디코더 20 : 펄스 부호 변조 데이타 램

21 : 제1 누산기 22 : 제2 누산기

23 : 시프트 레지스터 31 : 누산기

30 : 고정 배선 펄스 부호 변조 데이타 흐름 유니트

41 : 매개 변수 램 인터페이스 43 : 클럭 발생기

42 : 펄스 부호 변조 데이타 램 인터페이스

45 : 펄스 부호 변조 데이타 페치 유니트

46 : 보간 유니트 47 : 필터링 유니트

48 : 포락선 발생 유니트

본 발명은 4 스테이지 파이프라인(4 stage pipeline) 데이타 패스를 이용한 음원 집적회로 (IC : Integrated Circuit)에 관한 것으로, 전자 키보드와 컴퓨터를 활용한 음악용 디지탈 인터페이스 (MIDI : Musical Instrument Digital Interface)분야 등에 널리 이용될 수 있다.

종래의 음원 집적회로는 그 구조에 따라 프로그램(program) 방식과 고정 배선(hardwired) 방식으로 구분될 수 있다.

프로그램 방식은 제1도에 도시된 바와 같이, 신호 처리 유니트(signal processing unit)(17)를 중심으로 프로그램 롬(ROM : Read Only Memory)(18), 펄스 부호 변조(PCM : Pulse Code Modulation) 데이타 램(RAM : Random Access Memory)(20), 2개의 누산기 (accumulator)(21, 22), 시프트 레지스터(shift register)(23), 디코더(decoder)(19), 인터페이스 타이밍(interface timing) 블럭(12)등을 포함하고 있다.

그 동작 과정을 살펴보면, 우선 프로그램 롬(18)의 명령을 디코딩한 디코더(19)의 출력에 의해 전체적인 동작이 제어되어, 펄스 부호 변조 램(20)의 기준 펄스 부호 변조 데이타를 신호 처리 유니트(17)를 통해 처리한 후에 원하는 음을 누산기(21, 22)에 저장하고, 이렇게 모아진 음 데이타를 시프트 레지스터(23)를 통해 정기적으로 외부 디지탈/아날로그 변환기(digital/analog converter)(23)로 전송하여 실제 음을 발생시킨다.

상기 인터페이스 타이밍 블럭(12)은 음원 집적회로의 동작 상태를 파악하여 외부 중앙 연산 처리장치(CPU : Central Processing Unit)(11)로부터 펄스 부호 변조 데이타 램(20)으로 새로운 기준 펄스 부호 변조 데이타를 전달하는 역할을 한다.

상기 제1도에 도시된 음원 집적회로 구조는 기본 펄스 부호 변조 데이타를 비교적 사용자가 원하는 대로 처리하는 유연성(flexibility)이 커서 다양한 음색을 출력하는 장점이 있지만, 신호 처리 유니트(17)를 구성하는 한개의 가산기(adder)와 한개의 승산기(multiplier)가 프로그램 롬(18)의 명령을 디코딩한 디코더(19)의 출력에 의해 순차적으로 제어되기 때문에 한개의 음을 만들어 내는 사이클 시간이 길어져 44.1㎑의 반송파 도출(CD resolution)하에 발생시킬 수 있는 음의 수가 제한되는 문제가 있다.

반면에, 제2도에 도시된 고정 배선 방식은 상기 제1도의 프로그램 방식과는 달리 프로그램 롬(18)을 사용하지 않고 한 음을 발생하는 데에 필요한 수 만큼의 가산기, 승산기가 있는 고정 배선 펄스 부호 변조 데이타 흐름 유니트(30)를 사용하여 음을 발생시키게 된다.

이는 제1도에 도시된 프로그램 방식의 프로그램 흐름을 하드웨어(hardware)로 구성했기 때문에 한 음을 만들어 내는 시간이 짧아져 44.1㎑의 반송파 도출하에 많은 음을 발생시킬 수 있는 장점이 있으나, 음색을 결정하는 부분이 하드웨어로 고정되어 있기 때문에 다양한 음색을 내지 못하는 문제가 있다.

따라서, 본 발명에서는 4 스테이지 파이프라인 하드웨어(pipeline hardware)를 구성하고 상기 프로그램 블럭에서 각각의 매개 변수(parameter)를 분리함으로써, 상기 제1도 및 제2도에서의 문제점을 제거한 음원 집적회로를 구현하는 데에 그 목적이 있다.

그리고, 상기 매개 변수들은 외부의 중앙 연산 처리장치(11)을 통해 사용자가 정의해 줄 수 있도록 하였다.

제3도는 본 발명에 의한 음원 집적회로의 블럭도를 도시한 것으로, 크게 인터페이스 타이밍 블럭(12)과, 메모리 블럭(13)과, 데이타 패스 블럭(14)과, 출력 블럭(15)으로 나눌 수 있다.

상기 인터페이스 타이밍 블럭(12)은 전체 음원 집적회로를 동기화시키는 클럭 발생기(43)와, 상기 메모리 블럭(13)과 중앙 연산 처리장치(11)를 접속시키는 매개 변수 램 인터페이스(41)와, 펄스 부호 변조 데이타 램 인터페이스(42)로 구성된다.

상기 메모리 블럭(13)은 상기 데이타 패스 블럭(14)을 제어할 매개 변수를 저장하는 매개 변수 램(44)과, 상기 중앙 연산 처리장치(11)로부터 전달되는 펄스 부호 변조 데이타를 저장하는 펄스 부호 변조 데이타 램(20)을 포함하고 있다.

상기 데이타 패스 블럭(14)은 상기 펄스 부호 변조 데이타 램(20)으로부터 데이타를 인출하는 펄스 부호 변조 데이타 페치 유니트(fetch unit)(45)와, 상기 매개 변수 램(44)에 저장되어 있는 매개 변수를 이용하여 인출된 데이타를 보간하는 보간 유니트(interpolation unit)(46)와, 상기 보간 유니트(47)의 출력을 매개 변수를 이용하여 필터링하는 필터링 유니트(filtering unit)(47)와, 상기에서 필터링된 데이타로부터 포락선을 발생시키는 포락선 발생 유니트(envelop generate unit)(48)를 포함하는 4 스테이지 파이프라인 구조를 이루고 있다.

상기 출력 블럭(15)은 상기 데이타 패스 블럭(14)에서 출력된 다수개의 음 데이타를 저장하는 제1 및 제2 누산기(21,22)와, 제1 및 제2누산기(21, 22)의 출력을 외부 디지탈/아날로그 변환기(16)로 일정한 시간차로 출력하는 시프트 레지스터(23)를 포함하고 있다.

그 동작을 살펴보면, 먼저 사용자가 중앙 연산처리장치(11)에서 인터페이스 블럭(12)을 통해 메모리 블럭(13)의 펄스 부호 변조 데이타 램(20)에서는 기준되는 음 데이타를 저장하고, 매개 변수 램(44)에는 데이타 패스 블럭(14)에서 사용할 여러가지 매개 변수들을 저장한다.

상기 매개 변수들은 예를 들어, 진폭(AMP), 진폭의 변화폭(DAMP), 페치를 시작할 주소(PHI), 페치를 시작할 주소의 변화폭(DPHI), 음의 구성비(MIX), 필터의 컷-오프(cut-off) 주파수(FC)등이 있을 수 있다.

상기 메모리 블럭(13)에 데이타가 저장되면 이를 이용하여 데이타 패스 블럭(14)에서는 일정한 음 데이타를 발생시키게 된다.

우선, 첫번째 스테이지인 펄스 부호 변조 데이타 페치 유니트(45)는 매개 변수 램(44)으로부터 페치를 시작할 주소(PHI)와 페치할 주소의 변화폭(DPHI)을 더하여 펄스 부호 변조 데이타 램(20)으로부터 해당 주소의 데이타를 인출하며, 갱신된 주소를 매개 변수 램(44)에 다시 저장한다. 그밖에 원하는 진폭은 승산기를 사용하여 매개 변수 램(44)의 진폭(AMP)과 진폭의 변화폭(DAMP)으로부터 계산할 수 있다.

두번째 스테이지인 보간 유니트(46)는 펄스 부호 변조 데이타 페치 유니트(45)에서 나온 결과를 매개 변수 램(44)의 보간 비율(K)과 함께 한개의 가산기와 한개의 승산기를 사용하여 연산한 후에 세번째 스테이지로 보낸다.

세번째 스테이지인 필터링 유니트(47)는 한개의 가산기와 한개의 승산기로 구성되며, 매개 변수 램(44)에 저장된 두개의 매개 변수(컷-오프 주파수(FC)및 이전의 데이타(LP))를 이용하여 고주파 영역의 데이타로부터 저주파 성분만을 추출해낸다.

상기와 같은 간단한 필터는 챔버레인 필터(chamberlain filter)로 구현할 수 있다.

상기에서 필터링된 데이타는 마지막 스테이지인 포락선 발생 유니트(48)에 입력되며, 이 유니트(48)에서는 악기의 효과를 얻기 위하여 악기를 눌렀을때 형성되는 진폭으로 일정 모양의 포락선을 형성한다.

상기 포락선 발생 유니트(48)는 한개의 가산기와 한개의 승산기로 구성되며, 매개 변수 램(44)에 저장된 포락선의 크기(VOL)과 포락선 크기의 변화폭(DVOL)을 이용하여 포락선을 생성할 수 있다. 또한, 이 유니트(48)에서 스테레오 구성비(MIX)를 사용하여 스테레오시에 왼쪽과 오른쪽의 비율을 조절할 수 있다.

상기에서 출력된 데이타는 출력 블럭(15)으로 입력된다.

출력 불럭(15)의 제1 및 제2 누산기(21, 22)에서는 반송파 도출시간인 1/44.1㎑ 동안 발생된 음 데이타를 저장하고, 이렇게 모아진 음 데이타를 1/44.1㎑에 한번씩 시프트 레지스터(23)를 통해 외부의 디지탈/아날로그 변환기(16)로 출력한다.

상기 동작이 이루어지는 동안 인터페이스 타이밍 블럭(12)은 펄스 부호 변조 데이타 램(42)과 매개 변수 램(41)을 적적하게 제어하며 외부의 중앙 연산처리장치(11)와 내부 각 유니트를 알맞게 인터페이스 해주는 동시에 클럭을 발생시키는 역할을 한다.

상기에서 설명한 본 발명의 음원 집적회로와 같이 4 스테이지 파이프라인 데이 패스를 구성하게 되면 종래의 프로그램 방식 음원 집적회로에 비해 일정시간에 출력되는 음의 수를 늘릴 수 있을 뿐만 아니라, 데이타 패스 블럭의 각 스테이지에 서로 다른매개 변수 값을 사용하므로 종래의 고정 배선 방식 음원 집적회로에 비해 음의 유연성을 향상시킬 수 있는 효과가 있다.

Claims (4)

1. 전체 음원 집적회로를 동기화시키는 클럭을 출력하고, 외부의 중앙 연산 처리장치와 다른 내부장치를 접속시키는 인터페이스 타이밍 블럭과, 상기 인터페이스 타이밍 블럭에 접속되어 외부의 중앙 연산 처리장치로부터 전달된 매개 변수와 펄스 부호 변조 데이타를 저장하는 메모리 블러과, 4 스테이지 파이프라인(pipeline) 구조를 이루고 있으며, 상기 메모리 블럭의 출력을 이용하여 음 데이타를 발생시키는 데이타 패스 블럭과, 상기 데이타 패스 블럭에서 출력된 다수개의 음 데이타를 일시적으로 저장하며, 일정한 시간차를 두고 순차적으로 음 데이타를 외부의 디지탈/아날로그 변환기로 출력하는 출력 블럭을 포함하는 것을 특징으로 하는 음원 집적회로.
2. 제1항에 있어서, 상기 메모리 블럭은, 상기 데이타 패스 블럭을 제어하기 위해, 외부의 중앙 연산 처리장치로부터 상기 인터페이스 타이밍 블럭을 거쳐 전달되는 매개 변수를 저장하는 매개 변수 램과, 외부의 중앙 연산 처리장치로부터 상기 인터페이스 타이밍 블럭을 거쳐 전달되는 펄스 부호 변조 데이타를 저장하는 펄스 부호 변조 데이타 램을 포함하는 것을 특징으로 하는 음원 집적회로.
3. 제1항에 있어서, 상기 데이타 패스 블럭은, 상기 메모리 블럭으로부터 펄스 부호 변조 데이타를 인출하는 펄스 부호 변조 데이타 페치(fetch) 유니트와, 상기에서 인출된 펄스 부호 변조 데이타를 보간하는 보간(interpolation)유니트와, 상기 보간 유니트의 출력을 필터링하는 필터링(filtering)유니트와, 상기에서 필터링된 데이타를 이용하여 포락선을 발생시키는 포락선(envelope)발생 유니트를 포함하는 4 스테이지 파이프라인 구조를 이루고 있으며, 각 유니트의 동작은 상기 메모리 블럭의 매개 변수에 의해 제어되는 것을 특징으로 하는 음원 집적회로.
4. 제3항에 있어서, 상기 필터링 유니트로 한개의 가산기(adder)와 한개의 승산기(multiplier)로 구현된 저주파 필터를 사용하는 것을 특징으로 하는 음원 집적회로.