JPS59148092A

JPS59148092A - 電子楽器のビブラ−ト装置

Info

Publication number: JPS59148092A
Application number: JP58022459A
Authority: JP
Inventors: 卓也砂田
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-02-14
Filing date: 1983-02-14
Publication date: 1984-08-24
Also published as: JPH0467197B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、電子楽器のビブラート装置に関する。

従来より電子楽器の出力楽音ｌこビブラートを付加する
ために、例えばトーンジェネレータナトがＬ　Ｓ　Ｉ化
されている場合、このＬＳＩを動作するためのマスター
クロックを発生するクロックジェネレータの発振周波数
を変化させることζこよりおこなわれているが、この方
法では専用のアナログ回路を設けねばならｒ、周波数精
度に難点があり、向また精度を刺止すると、高師な回路構成としなくてはな
ら「コストアップになるなどの問題があった。

また、別の方法によりビブラートを付加する薯こを長く
したり短かくしたりして、周波数を変化することも行わ
れていたが、良好なビブラート効果はかからｒ、　ＯＩ
こ全ての音階に対して同じようにビブラートはかからな
いとｂう問題があった。

この発明は、このような事情に鑑みてなされたものであ
り、その目的としては、周波数情報の演算処理によつ良
好なビブラートをかける、即ち各音階に対して均一にビ
ブラートを付加することが出来る電子楽器のビブラート
装置を提供することにある。

更に他の目的としては、ビブラートがなめらかをこ行わ
れるよう、複数ステップに分割して記憶した楽音波形を
読出す際に、本来のステップの時間とは異なる時間をも
つステップの数を時間的に変化するようにした電子楽４
のビブラート装置を提供することにある。

以ドこの発明を図面に示す一実施例に基づき詳細ｌこ説
明する。

第１図はブロック回路を示し、図中１は周波数情報発生
装置で、例えば鍵盤の鍵操作がＯＰ［Ｊにて検出され、
その鍵操作に応じたキーコードが与えられる。そして、
そのキーコードｌこ対応する周波数情報が出力される。

即ち、この周波数情報発生装置１はＲＯＭより成り、各
音階に対応する周波数情報が記憶されている。なお、こ
の周波数情報は、演算の基本周波数÷（音階周波数×１
周期を構成する波形ステップ数（本実施例では「８」）
）にて与えられる値である。

そして、この周波数情報発生装置１から出力する周波数
情報は一音階りロック発生装Ｒ２に与えられる。この音
階クロック発生装置２は、その詳洲を後述するように、
上記周波数情報を設定値とし、この設定値に対し所定の
演算をくり返し実行Ｌ、その値が所定条件を満足すると
、波形を読出すためのクロックを出力する。

２＋こ、この音階クロック発生装置２には、アンドゲー
ト３の出力が供給される。このアンドゲート３は、ビブ
ラートスイッチＳＷ出力と、ビブラート付加アドレス指
定回路４の出力のアンド条件１ｄ号を出力する。

ビブラートカウンタ５は、後述するように８１＠カウン
タであり、このカウンタ５の歩進速度がビブラートの周
期を決定する。

そして、このビブラートカウンタ５の出力は上記ビブラ
ート付加アドレス指定回路４１こ入力する。

また、このビブラート付加アドレス指定回路４ｉこは、
波形アドレスカウンタ６の出力、即ち波形のステップア
ドレスを指定する信号が供給される。

その結果、ビブラート付加アドレス指定回路４は、本来
のステップの長さとは異なる時間をもつステップを指定
するようになり、丁度そのようなステップを波形アドレ
スカウンタ６が指定すると、ビブラート付加アドレス指
定回路４の出力は＋＋１′となる。

上記波形アドレスカウンタ６は、上記音階クロック発生
値［２が出力する読出しクロックにて、その内容が歩進
されるもので、３ビツトのカウンタより構成されている
。そして、この波形アドレスカウンタ６の出力は、波形
メモリ７に供給される。この波形メモリ７には、楽音の
波形が８ステツプ（「０」〜「７」ステップ）に分割さ
れてディジタル記憶されている。

この波形メモリ７から出力する楽音波形信号は、例えば
図示していないエンベロープ信号発生装置から出力され
るエンベロープ信号により娠幅変凋された後、Ｄ／Ａ変
換器によりアナログ信号に変換されて、放音される。

次に、第２図により音階クロック発生装ｆ１２につき詳
述する。上記周波数清報発生装置ｌから出力する周波数
情報は、１０ピツ）ｊこて表現されて紐り、ラッチ８に
てラッチされる。このラッチ８の読込みクロックψＡは
ＯＰＵから与えられる。

そして、このラッチ８のｌＯビット出力は、オアゲート
９−１〜９−１０を介して、１０ビツト容疑のフルアダ
ー１０のＡＯ〜Ａ９入力端子Ｉこ印加される。そして、
このフルアダー１０のＳＯ〜Ｓ９出力端子から出力する
信号は、ラッチ１１にりａツクψＣＬＫにて読込まれる
。このクロックψＣＬＩＣは、この実施例の基本クロッ
クである。

そして、このラッチ１１の出力は、ノアゲート１２にて
、全ビットが０″か否か判断され、もし全ビットが０″
の場合は、続出しりａツクとして波形アドレスカウンタ
６へ供給される。

ｔ−ｔ、このノアゲート１２の出力は、インバータ１３
を介して、トランスファゲートＴｒ−１〜’ｒ　ｒ　−
４に供給され、そのゲート信号として機能する。そして
、更に、上記インバータ１３の出力はオアゲート９−１
〜９−１−　Ｏｉこ共通に供給される。従って、ノアゲ
ート１２から読出しクロックが発生しないときは、フル
アゲ−１０の入力端子ＡＯ〜八９には、オール″１″′
データ、即ち「−１１の値が供給されることになる。

そして、上記ラッチ１１の出力は、フルアダー１０の）
３０−Ｂｅ入力端子に印加される。なお、最丁位ビット
以上４ビットは上記トランスファゲートＴｒ−１〜Ｔｒ
−４を介して、上記）３　ｏ　〜Ｂｇ入力端子に印加さ
れる。また、このＢｏ　−Ｂ　Ａ入力端子には、ラッチ
８の最上位ビット以ド４ビットの出力が、アンドゲート
１４−１〜１４−４を介し、更にトランスフアゲ−）Ｔ
ｒ−５〜Ｔｒ　−８を介して供給される。なお、このア
ンドゲート１４−１〜１４−４！こけ、アンドゲート３
の出力が供給され、上記トランスフアゲ−）　’ｌ’　
ｒ　−５〜Ｔｒ−８＋こけ、ノアゲート１２の出力が供
給される０テ追って、ノアゲート１２から読出しクロックが出力し
念ときは、上記トランスフアゲ−）Ｔｒ−５〜Ｔ　ｒ　
−８が開成するので、もし、アントゲ−）１４−１〜１
４−４が開成しておれｌよ、ラッチ８からの周波数情報
の上位４ビツトデータがフルアダーのＢ入力端子に７７
トして、即ち［２１倍して供給されることになる。

また、アントゲ−）１４−１〜１４−４が開成しないと
き、即ち、ビブラートスイッチＳＷがオフ状矧にあると
き、ある贋は、ビブラートスイッチＳ〜■がオン状態で
あっても、ビブラート付加アドレス指定回路４の出力が
０″のノミ金は、フルアダー１０のＢ入力端子にはオー
ル″′０″データが印加きれる。

次に、第３図を参照してビブラート付加アドレス指定回
路４及びビブラートカウンタ５の構成につき詳述する。

ビブラートカウンタ５からは、３ビツトのカラば約７Ｈ
２）の８倍の周波数をもつ。そして、このクロックφｖ
ｊこより３ビツトのラッチ１５は、読込動作が行われる
。そして、この３ビツトのラッチ１５の出力のうち、最
下イーｑビットＩ、ＳＢは、インバータ１６を介して自
身の入力となると共に、第２ビツトの入力信号を供給す
るイクスクルーシプオアゲート１７の一方の入力となり
、更に−ｒンドゲート１８の一方の入力となる。またラ
ッチＩ５の第２ビツト目の出力は、上記イクスクルーシ
プオアゲート１７の他方の入力となると共ζこ、上記ア
ンドゲート１８の他方の入力となる。そして、このアン
ドゲート１８の出力はイクスクルーシブオアゲート１９
の入力となる。更に、上記ラッチ１５の最上位ビットＭ
ＳＢは、上記イクスクルーシプオアゲート１９の他方の
入力となり、その出力は自身の入力となる。

このようにして、この３ビツトのラッチ１５の内容は、
クロックψＶが入力する毎に、ｒｏｏｏＪ、ｒＯ，ｏＩ
Ｊ　、　ｒｏｌｏＪ、　ｒｏｌｌＪ、　ｒｌｏｏｌ、「
１０１Ｊ、　「１１ＱＪ　、　ｌ’−１１１４、ｒｏｏ
ｏｌ、・・・・−と変化する。そして、その出力は、ビ
ブラート付加アドレス指定回路４のインバータ２０〜２
２に供給される。

このビブラート付加アドレス指定回路４には、更ｌこ上
述した波形アドレスカウンタ６の３ビツト出力が与えら
れる。この３ビツト出力は、波形のｒｏｏｏ、１〜「Ｉ
ＩＩＪのアドレスを指定するものである。

そして、この３ビツトの出力は、インバータ２３〜２５
に供給される。そして、このインバータ２３〜２５の出
力及び上記インバータ２０〜２２の出力は、ノアマトリ
クス回ｗ！ｒ２６１こ供給され、このノアマトリクス回
路２６の出力は、インバータ２７を介して、上記アンド
ゲート３１こ出力を供給する。

即ち、このノアマトリクス回路２６１こは３本の縦ライ
ンを含み、そのうちラインｌｌの出力は、３ビツトラツ
チ１５の最上位ビットＭ８Ｂが１″の場合に波形アドレ
スカウンタ６の出力が「００１」、「０１１」、「１０
１１、ｌ’−１１ｊｊのときに限りデータ”０”を出力
する。従ってインバータ２７の出力は１ｌＩＴ＋となる
。同様ζこラインｔ２の出力は、３ビツトラツチ１５の
第２ビツトが１″の場合に、波形アドレスカウンタ６の
出力が「０１０」、「１１０」のときｌこデータ″０″
を出力し、その結果インバータ２７の出力は、その場合
に限り１″となる。ｉ　ｆｃ、３ビツトラツチ１５の出
力のうち最上位ビットＬＳＢが１″のときに、波形アド
レスカウンタ６の出力が「０００Ｊのときに１浪り０″
を出力し、その結果インバータ２７の出力は、その場合
に限り６１″となる。

次に、本実施例の動作を説明する。

キーコードに基づく周波数情報が周波数情報発生装！１
ｊｔ１から出力すると、Ｔｆ＋昔クロりク発生装竜２内
のラッチ８に読込まれる。そして以後は、このラッチ８
にセットされた周波数情報に従って、波形メモリ７の波
形を読出すためのクロックが生成される。上述したよう
に、波形メモリ７ｉこは、所定の波形が８ステツプに分
割されて記憶されてｂる。第４図は、そのよつな−例を
示す。

そして、ビブラートスイッチＳＷがオフのときけ、各ス
テップの時間幅は均一あるいは、音階精度との；■係で
略均−となるように、各ステップの波形情報を読出すよ
うになる。

即ち、ビブラートスイッチＳＷがオフと論うことから、
第２図のアンドゲート１４−１〜１４−４は必ず″Ｏ′
出力となり、従って、波形アドレスカウンタ６１こ対し
て読出しクロックをノアゲート１２が出力すると、フル
アダ−１ＯＡ入力端子番こけラッチ８の出力が供給され
る。一方、フルアダー１０（７）Ｂ入力端子には、オー
ル″ｏ″データが供給される。そして、その加算結果出
力は、クロックψＣＬ、Ｋにて読込動作がなされるラッ
チｌ】に読込まれる。

そして、その出力はオール″０′ではないため、ノアゲ
ート１２の出力は、０′となり、従ってインバータ１３
の出力は１″となる。その結果ラッチ１１の出力は、フ
ルアダー１０のＢ入力端子に与えられ、同時にへ入力端
モには、オアゲート９−１〜９−１０の出力がインバー
タ１３の出力によってオール″′１″となるため、オー
ル″１′データが供給される。

従って、フルアダー１０では、ラッチ１１の出力に対し
オール″１″を加える動作、遺言すると「−１」演算を
行ない１、その糖果を再びラッチ１１に出力する。以下
同様に、ラッチ１１の出力に対し１−−ＩＪ演算を行な
い、その演ｊＬ拮果をラッチ１１に再入力することが複
数回くり返され、その結果、ノアゲート１２が″１′出
力をなすようｌどなると、「−１」演算のかわりに、ラ
ッチ８の周波数情報をフルアダー１０にプリセットする
動作を行なう。

このよう（こして、周波数情報に等しい回数の減算が繰
り返され、その結果出力される読出しクロックは、波形
アドレスカウンタ６に供給され、その内容を「＋１」す
るととＩこなる。

従って、波形メモリからは、指定された音階に対応する
周期で、順次各ステップの波形情報が出力する。

次に、ビブラートスイッチＳＷがオンされたときの動作
につめで説明する。即ち、ビブラートスイッチＳＷがオ
ン状態となると、ビブラート付加アドレス指定回路４の
出力がアンドゲート３を介して音階クロック発生装Ｗ！
ｔ２内のアンドゲート１４−１〜１４−４に与えられる
ようＣどなる。

その結果、もしビブラート付加アドレス指定回路４の出
力が′０′であれば、ビブラートをかけないときと全く
同じ動作が音階クロック発生装置２では行なわれるが、
もしビブラート付加アドレス指定回路４の出力が１１′
となると、読出しクロックが出力した時点で、フルアダ
ー１０に入力される周波数情報は、ラッチ８にセットさ
れている周波数情報をｆＮとすると、ｆＮ＋２　　ｆＮ
即ち（１＋２　　）ｆＮという変更周波数情報となる。

つまり、フルアダー１０のへ入力端子にはラッチ８の周
波数清報が印加され、同時にＢ入力端子のうち８３〜Ｂ
Ｏ入力端子には、アンドゲート１４−１〜１４−４及び
トランスファゲート’ｌ’ｒ−５シフトされて印加され
る。

従って、フルアダー１０では、この入力データを加算し
て、ラッチ１１に供給する。その後の処理は上述したの
と全く同様に、その値がオール゛０”となるまで「−１
」演算を゛、このフルアゲ−ＩＱは操り返すことになる
。

従って、今回得られる読出［７クロツクは、時間　６幅が、１＋２　　倍長くなっている。その九め、ビブラ
ートを付加しないときζこ比べてそれだけ周波数が低く
なる。

ところで、ビブラート付加アドレス指定回路４からは、
時間的ζこ変化する信号がアンドゲート１４−１〜１４
−４に供給される。即ち、第３図（こ示したビブラート
カウンタ５の出力によって、波形アドレスカウンタ６よ
り出力される波形アドレスのうち特定のステノブアドレ
スのときのみ、ビブラート付加アドレス指定回路４から
゛１′信号を出力する。第５図は、その関係を示しだも
ので、例えばビブラートカウンタ５の内容が、オール″
０′のときは、いずれの波形アドレスにおいてもビブラ
ート付加アドレス指定回路４からは″１′信号を出力し
ないため、周波数情報発生装置１から与えられる周波数
情報に相当する周波数の波形が波形メモリ７からアクセ
スされるとと（こなる０とｒころが、ビブラートカウン
タ５の出力が「００１」となると、波形アドレスがｒＯ
Ｊのときｌこ、ビブラート付加アドレス指定回路４より
６１′信号が出力され、０ステツプのときのみ、他のス
テップとは異なって長くなった時間幅で波形が−ｒアク
セスれる。以下、ビブラートカウンタ５の内容が順次変
化すると、本来の時間幅よりは長い時間幅をもつステッ
プが、２〜７箇所存在することになる。そのため、ビブ
ラートカウンタ５の内容が７１次変化するのにつれて、
波形の周波数が余々に低くなる。このようζこ、ビブラ
ートカウンタ５の内容に従って、最終的に得られる楽音
に周波数変、１１１がん也される。

なお、上記実施例では、モノフォニックの電子楽器（こ
つき説明したが、ポリフォニックの電子楽器にも同様に
実施出来、その場合は、ラッチ８．１１を例えば７フト
レジスタにして、複数チャンネルの時分割処理を行うよ
うにすればよ−。

また、上記実施例では、ビブラートカウンタ５の出力に
従って、本来の周波数情報とこの周波数情報をシフトし
て得られる周波数情報を加嫁して変更周波数情報を串、
波形の読出しクロックを生成したが、本来の周波数情報
からこの周波数情報をシフトして得られる周波数情報を
減算して、あるいは例えばビブラートカウンタ５の出力
ζこ応じて加城稼を選択的に行わせて変更周波数情報を
得、この変更周波数情報ｌこ従って波形の読出しクロッ
クを生成するようにしても良い。その場合は、変更周波
数情報ｌこ基づき得られる楽音は、本来の周波数情報ｌ
こ基づき得られる楽音より周波数が高くなる、あるいは
低い場合と高い場合とが選択的にとれることになる。

更ｌこ、上記実施例では、ビブラートカウンタ５の内容
によって徐々に変更周波数によって波形読出しクロック
を生成するステップを増加させたが−例えば、そのよう
なステップの増加と減少を交互に操り返すようにしても
よく、その場合は、周波数の変化が、更になめらかに、
三角波的あるいは正支波的変化ｌこなることになる。

以上詳述したように、本発明によれば、楽音の周波数情
報と、この周波数情報をシフトーシて得られる周波数情
報とを演算して優られる変−周波数情報から波形の読出
しクロックを得て、楽音信号に対しビブラートを付加す
るようにしたから、どの音階に対しても本来の周波数情
報に対して均一の割合でビブラートが付加出来、非常に
好ましいものとなる。

更に、本発明によれば、変更周波数情報により波形の読
出しクロックを得るステップの数を時間的に変化してビ
ブラートを付加するよう１こした之め、なめらかに、楽
征・の周波数が変化することになり最適のビブラート効
果を得ることが可能となる０

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図はブロック回路
図、＠２；メｊは、第１図の音階クロック発生装置の詳
、畑図、第３図は、第１図のビブラート付加アドレス指
定回路及びビブラートカウンタの詳細図、第４図は波形
メモ１月こ記憶される波形情報の説明図、ｇＸｓ図はビ
ブラートカウンタの出力と、波形アドレスとによりビブ
ラート付加アドレス指定回路から出力する＋ｉ丹の変化
を説明するための図である。１・・・周波数情報発生装置２・・・音階クロック発生回路、４・・ビブラート付加アドレス指定回路、５・・・ビブ
ラートカウンタ、７・・・波形メモリ、９−１〜９−１
０・・・オアゲート、１０・・・フルアダー、１２・・・ノアゲート、１４−
１〜１４−４・・・アンドゲート、１５・・・ランチ、
２６・・・ノアマトリクス回路、Ｔｒ−１〜’ｒｒ−ｓ
・・・トランスファケート。特許出願人カシオ計算機昧式会社第３図す才４図ｙ７−７“Ｔ才５図

Claims

【特許請求の範囲】

（１）　　楽音の周波数情報を記憶する第１メモリおよ
び所定の楽音波形を記憶する第２メモリを有し、上記第
１メモリから読出された所定周波数情報の設定値ｌこ対
し所定の演痺を繰り返し実行してその結果データが所定
到達値ｔこなると上記第２メモリに使出しクロックを与
えこの第２メモリから上記楽音波形の１ステップ分の波
形データを読出して当該楽音を生成放音する電子楽３１
こおいて、上記第１メモリより読出される上記周波数情
報とこの周波数情報をシフトして得られる周波数情報と
を演妹して変更周波数情報を得、この変更周波数情報を
上記設定値とすることにより上記読出しクロックの発生
周期を変化させ、当該生成楽音１こビブラート効果を付
加するようｌこしたことを特徴とする電子楽器のビブラ
ート装置。
（２）楽音の周波数情報を記憶する第１メモリおよび所
定の楽音波形を複数ステップに分割して記憶する第２メ
モリを有し、上記第１メモリから読出された所定周波数
情報の設定値に対し所定の演算を繰り返し実行してその
結果データが所定到達値（どなると上記第２メモリに読
出しクロックを与え、この第２メモリから上記楽音波形
の１ステップ分の波形データを読出して当該楽音を生成
放音するｔ（１，子楽器において、上記複数ステップの
うち上記第１メモリから読出される上記周波数情報を変
更して得られる変更周波数情報を上記設定値として設定
し上記読出しクロックを得るステップの数を時間的（こ
変化して、当該楽音の周期を変化させることにより当該
生成楽音ｌこビブラート効果を付加するよう番こしたこ
とを特徴とする電子楽器のビブラート装置。
（３）上記変更周波ａ情報は、上記第１メモリより読出
される上記周波ａ情報とこの周波数清報をシフトして得
られる周波数情報とを演算して得られることを特徴とす
る特許請求の範囲第２項記載の電子楽器のビブラート装
置。