JPS59131994A - 電子楽器の周波数制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子楽器の周波数制御装置に関する。

従来より、周波数情報を記憶するメモリ、例えばＲＯＭ
の容量を少なくするために、特定の１オクタ一ブ分の周
波数情報を記憶させておき、他のオクターブの周波数情
報は、このメモリに記憶されている周波数情報を、オク
ターブに応じてシフトして得ることが一般的に行われて
いる。

しかし、このようなシフトを行うためには、多くのビッ
トのデータをシフトするシフト回路が必要となり、ハー
ド的に負担が大きくなるという欠点があった。

この発明は、上記事情に鑑みてなされたもので、簡単な
回路構成で、楽音の音階周波数に対応する音階クロック
を生成するようにした電子楽器の周波数制御装置を提供
することを目的とする。

以下、図面に示す一実施例につき、本発明を詳述する。

第１図は、本実施例の概略的なブロック回路を示し、図
中１は、音階コード発生回路である。この電子楽器は、
最大８音の楽音が得られる８音ポリフオニツクであり、
この８音分の音階コードが、時分割的にこの音階コード
発生回路１から出力する。なお、この音階コード発生回
路１には、図示しないＣＰＵより、音階コードが供給さ
れ、その内部で循環保持される。

そして、この音階コード発生回路１からは、４ビツトの
ノートコードさ、３ビツトのオクターブコードとが出力
する。上記□ノートコードは、周波数Ｒ・０Ｍ２に印加
されるため、この周波数ＲＯＭ２に記憶されている特定
の１オクターブ、即ち１２音の周波数情報のうちいずれ
かの周波数情報がアクセスされる。その結果、周波数Ｉ
（、ＯＭ　２からは、周波数情報のうち上位５ビツトデ
ータ（第１の周波数情報）が、音階りシック発生回路３
に供給され、下位４ビツトデータ（第２の周波数情報）
が、ゲート回路４に供給される。そして、音階クロック
発生回路３においては、ゲート回路４の出力と、周波数
ＲＯ，Ｍ２の出力と、音階コード発生回路１の出力であ
るオクターブコードとに、より制御されて、音階り四ツ
クを出力し、波形アドレス雫生回路５に供給される。な
お、この音階クロック発生回路３については、第２図に
その詳細を示しており、後述する。そして、上記ゲート
回路４には、音階りシック発生回路３が出力する基本音
階り四ツクが印加される。

波形アドレス発生回路５では、音階クロックをカウント
することによって、アドレスデータを生成するもので、
その出力は楽音線形メモリ６に供給されると共に、上記
ゲート回路４にも与えられる。

そして、この楽音波形メモリ６には、楽音波形が、１周
期が１６ステツプに分割して記憶４されており、また、
具体的には楽音波形の差分値情報が記憶されている。

そして、この楽音波形メモリ６から出力さね、る楽音波
形の差分値情報は、乗算部７において、エンベロープ情
報と乗算され、シフトメモリ部（遅延制御手段）８に供
給される。このシフトメモリ部８には、時分割処理チャ
ンネルのＷＩ（本実施例では８）に相当する段数のシフ
）レジスタが設けられており、どの、段のレジスタに乗
算部７の出力全人力するかが、上記音階りシック発生回
路３から与えられるアドレス情報にて決定される。また
、その入力指示が、音階クロックにて与えられる。

その結果、楽音波形情報を任意のチャンネル時間遅延し
て発生出来るようになっており、従って、楽音の音階周
波数の精度を基本となるクリック（後述するクロックφ
ｌ）の精度に保てるものである。

なお、このシフトメモリ部８の詳細については、本出願
人が先に出願している特願昭５６−３５１２４号に示し
である。

そして、このシフトメモリ部８から出力される楽音波形
情報は、アキュームレータ９にて累算され、その結果、
複数楽音が同時発生する場合は、各音階音の夫々の時点
の波形振幅値が合算されて得られるディジタル情報が出
力し、もし、単音の発生の場合は、波形の振幅値に対応
するディジタル情報が出力し、後段の男、変換器に供給
される。

次に、第２図を参照して、要部の詳細構成を説明する。

即ち、この第２図には、音階りｐツク発生回路３及びゲ
ート回路４の詳細な構成が示されているが、第１図とは
入出力信号の位置は異なっていることに注意すべきであ
る。

上記周波数ＲＯＭ２から与えられる周波数情報の上位５
ビツトデータは、アンドゲート１０．オアゲート１１、
アンドゲート１２〜１３に、夫々印加される。そして、
この５ビツトデータは、ラッチ１５の上位５ビツトのエ
リアにクロックφ１で読込まれる。なお、この上位５ビ
ツトデータは音階周波数に対応する「ＩＸ×××」ある
いは「ｏ　１ｘｘｘＪ　　（ｒｘＪは０＃あるいは１の
いずれか）のビットパターンをもつ。

また、ラッチ１５の第６ビツト目には、ゲート回路４の
出力が与えられ、第７ビツト目（最下位ビット）には、
基本音階りｐツクがインバータ１６を介して与えられ、
夫々クロックφ１にて読込まれる。

なお、このクリックφ１は、本実施例の基本となるり四
ツクで、上記ラッチ１５のほか、他のレジスタも全て、
このクロックφ１にて読込動作を行ない、このクリック
φ欝１８０度位相が相違する°クロックφ２にて読出し
動作を行う。

上記周波数情報の下位４ビツトデータは、ゲート回路４
に印加され、波形アドレス発生回路５より与えられるア
ドレス信号Ａｄｒ　１〜１５に応じて、しかも基本音階
クロックが入力する際に、″１＃レベルもしくは１０ル
ベルの信号を、ラッチ１５の第６ビツト目に供給する。

なお、このゲート回路４はアンド−オアマトリクス構成
となっている。　　゛従って、周波数情報の下位データ
と、ゲート回路４の出力１ビット信号とは第１表の如き
関係にある。

第１表 なお、上記第１表において、「○」は′１”出力が得ら
れるタイミングを示し、例えば、周波数情報の下位デー
タが「１０］である場合□は、ア□ドレスが「１」、「
３」、「４」、「５」、「７′Ｊ１「１１１、「１２」
、「１３」、「１５」の１０ケ所で、このゲート回路４
が１１″信号が出力し、従って、周波数情報としては波
形１周期で「＋１０Ｊされることになる。

また、上記基本音階クロックは、アンドゲート１０．１
２．１３．１４の一方の入力端トに与えられると共に、
上記オアゲート１１に、インバータ１７を介して供給さ
れる。

そして、このラッチ１５の出力のうち上位５ビツトは、
イクスクルーシブオアゲート１８〜２２を介シて、５ビ
ツトフルアダー２３の入力端子Ｂ４〜Ｂｏに供給され、
またラッチ１５の出力のうち下位２ビツトはオアゲート
２４を介して、５ビツトフルアダー２３のキャリー入力
端子Ｏｍに印加される。

そして、この５ビツトフルアダー２３の出力端子８４〜
ＳＯから送出される信号は、アンドゲート２５〜２９に
印加され、更に、このアンドゲート２５〜２９の出ガは
、７ビツトシフトレジスタ３０〜３４に供給される。な
お、上記アンドゲート２５〜２９の一端には、通常″′
１”信号であるリセット信号Ｒ，ＩＤの反転信号πｌが
与えられている。

このリセット信号ＲＥは、例えば電子楽器のパワーオン
時などに１”レベルとなり、通常動作時には″′Ｏｍレ
ベルとなっている。

上記７ビツトシフトレジスタ３０〜３４の出力は１゛ビ
ツトレジスタ３５〜３９に与えられ、その後、５ビツト
フルアダー２３の入力端千人４〜ＡＯに供給される。た
だし、上記シフトレジスタ３１の出力は、アンドゲート
４ｏを介して上記レジスタ３６に与えられる。また、上
記アンドゲート４゜の他方の入力端子には、７ビツトシ
フトレジスタ３０の出りが与えられる。また、上記７ビ
ツ、トシフトレジスタ３ｏの出力は、インバー々４１に
て反転されて、基本音階り四ツクとなる。また、上記シ
フトレジスタ３２〜３４の出力ｔｉ、シフトメモリ部８
に対するアドレス情報トする。

なお、この５ビツトフルアダー２３、シフトレジスタ３
０〜３４などによって、適宜周波数情報がプリセットさ
れ、所定の制御値即ち後述するように「８」をくり返し
減算する第１の減算手段Ａを構成する。

音階コード発生回路１から出力する３ビツトのオクター
ブ：ｌ−ドは、直接あるいはインバータ４２〜４４を介
して、ゲート回路４５に供給される。このゲート回路４
５はアンド−オアマトリクス回路より成り、オクターブ
コードとこのゲート回路４５より出力するデータ即ち、
制御情報との関係は第２表のとおりである。

第２表 そして、この５ビツトデー々は、アンドゲート４６〜５
０に供給される。そして、このアンドゲート４６〜５０
の出力はラッチ５１の第２ビツト目乃至第６ビツト目に
印加される。また、このラッチ５１の第１ビツト目には
、音階クロックがインバータ５２を介して与えられる。

そして、このラッチ５１の出力のうち第２ビツト目乃至
第６ビツト目の出力はイクスクルーシブオアゲート５３
〜５７の一方の入力端子に印加され、また最上位ビット
はイクスクルーシブオアゲート５８に供給される。そし
て、このイクスクルーシプオアゲート５８には、更に上
述したラッチ１５の最下位ビット出力、従って基本音階
りｐツクのレベルを反転した信号出力が与えられ、その
結果得られるこのイクスクルーシプオアゲート５８の出
力は、上述したイクスクルーシブオアゲート５３〜５７
の他方の入力端子に印加される。

そして、上記イクスクルーシブオアゲート５３〜５７の
出力は、５ビツトフルアダー５９の入力端子８４〜Ｂｏ
に供給される。そして、この５ビツトフルアダー５９の
出力端子８４〜ｆ３ｏから出力する信号は、アンＦゲー
）６０〜６４を介して７ビツトシフトレジスタ６５〜６
９に記憶される。なお上記アンドゲート６０〜６４の他
方の入力端子には上記信号Ｒ，Ｅが与えられている。そ
して、上記７ビツトシフトレジスタ６５Ｎ６９の出力は
、ノアゲート７０に印加されると共に、夫々１ビツトレ
ジスタ７１〜７５に供給される。そして、この１ビツト
レジスタ７１〜７５の出力は、５ビツトフルアダー５９
の入力端子Ａ４〜ＡＯに夫々印加される。

そして、上記ノアゲート７０には、更に上記シフトレジ
スタ３０の出力が印加され、その結果、シフトレジスタ
６５〜６９．３０の内容が全て′Ｏ”となった際に、音
階り四ツクを出力する。

この５ビツトフルアダー５９、シフトレジスタ６５〜６
９などによって、オクターブコードに対応する制御情報
がプリセットされ、所定の制御値即ち後述するように「
１」を基本音階クリックの出力のタイミングで減算する
第２の減算手段Ｂを構成する。

次に、上記実施例の動作につき説明する。音階コード発
生回路１から出力されるノートコードにより、周波数Ｒ
ＯＭ２から読出される周波数情報は、波形の１ステツプ
間のクロック数に基本的に対応しており、上位データを
ｒｎＪ（！−ｔ、、下位データをｒｍＪとすると、ｒｎ
Ｊが基本的な１ステツプのクロック数となり［ｍ］がア
ドレス毎の補正数の総数となる。

従って、楽音波形は、オクターブを考慮しないとき、「
１６ｎ十ｍ」クロック数が、１周期の時間幅となる。な
おどのアドレスのり四ツク数が増加するかは、第１表に
て説明したとおりである〇そして、このような周波数情
報は、基本音階クロックが出力するターｒミングでラッ
チ１５Ｉこプリセットされる。

先ず、第１の減算手段Ａに着目すると、ラッチ１５にプ
リセットされた７ピツトのうち、上位６ビツトデータは
、基本音階クロックが出力した時点で５ビツトフルアダ
ー２３に、そのまま印加される。なお、第２図に示す回
路では、８クロツク毎に各チャンネル時間がおとずれる
が、以下、特定の１つのチャンネルについて動作の説明
をする。

従って、ラッチ１５にストアされた周波数情報は、５ビ
ツトフルアダー２３を介して、７ビツトシフトレジスタ
３０〜３４に供給される。従って、７ビツトタイム後に
は、シフトレジスタ３０〜３４の出力は、上述のように
して読込んだ周波数情報となる。そして、もし最上位ビ
ットが′０″でなければ、その出力は、ラッチ１５の最
下位ビットにプリセットされるため、次の当該チャンネ
ル時間では、ラッチ１５の上位５ビツトには［０１００
０１が、最下位ビットには′１”信号が印Ｆｌｒ＋され
て記憶されることになる。

従って、ラッチ１５から出力される信号はイクスクルー
シブオアゲート１８〜２２で反転されて、５ビツトフル
アダー２３に印加される。従って、５ビツトフルアダー
２３では、レジスタ３５〜３９より供給される値に［０
１１１Ｊと「１」とを加える、即ち、「８」を減算する
動作をする。

そして、この減算結果は、再びシフトレジスタ３０〜３
４に与えられそして７ビツトタイム後ｌζ出力し、もし
、この最上位ビット力げ０″でなければ、再び上述した
ような演算をくり返す。

そして、最初プリセットした周波数情報からチャンネル
数に相当する「８」という値を減算してゆき、その結果
の最上位ビット力げ０”になると、アンドゲート４０を
閉成して、シフトレジスタ３１）出力をレジスタ３６に
供給しないようにして今回の「−８」演算を行うと共に
、その信号はインバータ４１によって反転されて基本音
階クロックとなる。

このようにして、周波数ＲＯＭ２から供給される特定オ
クターブの周波数情報に相当するタイミング信号である
基本音階りｐツクをこの第１の減算手段Ａは生ぜしめる
。

そして、この基本音階クロックは、第２の減算手段Ｂに
て分周される。即ち、オクターブコードに相当する制御
情報は、音階クロックの出力タイミングでラッチ５１の
第２ビツト乃至第６ビツトにストアされる。そして、そ
のとき最上位ビットには、インバータ５２により反転さ
れた信号即ち′０”信号がストアされる。そして、音階
りｐツクが出力するタイミングでは、必ず基本音階クロ
ックが出力しており、従って、イクスクルーシブオアゲ
ート５８の出力は、結局′０＃信ど号となる。

従って、上記制御情報は、そのまま、５ビット□ｙルア
Ｆ−５９を介して、７ビツトシフトレジスタ６５〜６９
に供給される。その結果、次の当該チャンネル時間では
、上記制御情報が５ビツトフルアダー５９に供給される
。

しかし、次のタイミングでは音階り胃ツクは出力しない
ため、アンドゲート４６〜５ｏの出力は全て′Ｏ”レベ
ルとされ、更に、その出力は、イクスクルーシブオアゲ
ート５３〜５７に供給される。

そして、基本音階り四ツクの出力時には、イクスクルー
シブオアゲート５８の出力が”１”となるため、反転さ
れて、５ビツトフルアダー５９では、レジスタ７１〜７
５から供給される値にｌ’−１１１１１１のデータを加
える、即ち「１」を減算する動作を行う。もし、基本音
階クロックが出力しないさきは、イクスクルーシプオア
ゲート５８の出力は′０”信号となり、従って、５ビツ
トフルアダー５９は、レジスタ７１〜７５から供給され
る値にオールゼｐデータを加え、その結果出力を、アン
ドゲート６０〜６４に供給する。

このようにして、この第２の減算手段Ｂでは、基本音階
クロックの出力するタイミングで、オクターブコードに
相当する制御情報から順次「−１」する演算をおこない
、その結果情報がオールゼロとなったタイミングで、ノ
アゲート７０から音階りｐツク、即ち当該楽音のオクタ
ーブ及び音階に相当する速度のクリックを出力する。

そして、このような動作をくり返すことによって、波形
アドレス発生回路５に記憶さね、ているアドレス情報が
歩進され、従って、楽音波形メモリ６カ１らは、当該楽
音の音高に応じた周期の波形′情報が出力することにな
る。

また、上記音階クロックが出力したときのシフトレジス
タ３２〜３４から出力する３ビット信号は、シフトメモ
リ部８のアドレス情報として送出される。

なお、上記実施例では、５ビツトフルアダー２３にて、
ｒ−８Ｊ演算を行うようにしたが、その値は同時最大発
音数従ってチャンネル数に対応して変更出来る。また、
基本音階クロックをオクターブ情報に応じて分周する方
式は種々変更出来る。

また、上記実施例では、シフトメモリ部用いたが、必ず
しも必要ではなく、基本クロックの周波数を上げれば、
音階精度は保たれることになる。

このような、シフトメモリを用いない場合も、本発明は
適用出来る。

この発明は、上述したように、簡単な構成で、シフト回
路などを設けることなく、任意のオクターブの、任意の
音階のクロックを発生出来るという利点があり、ＬＳＩ
化に最適である。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は、ブロック回
路図、第２図は第１図の要部詳細図である０ ２・・・周波数Ｒ，ＯＭ、３・・・音階クロック発生回
路、８・・・シフトメモリ部、１５・・・ラッチ、２３
・・・５ビツトフルアダー、 ３０〜３４・・・７ビツトシフトレジスタ、３５〜３９
・・・１ビツトレジスタ、 ４５・・・ゲート回路、５１・・・ラッチ、６５〜６９
・・・シフトレジスタ、 ７０…ノアゲート、 ７１〜７５・・・１ビツトレジスタ、 Ａ・・・第１の減算手段、Ｂ・・・第２の減算手段。 特許出願人 カシオ計算機株式会社

Claims (1)

1. 【特許請求の範囲】 Ｃ１）特定オクターブの周波数情報を記憶した周波数情
   報メモリと、この周波数情報−モリ力）ら楽音のノート
   コードに応じて読出される周波数情報がプリセットされ
   、所定の制御値を順次減算する第１の減算手段と、との
   第１の減算手段の内容が所定条件を満足す名ようになっ
   たとき基本音階クロックを出力すると共に、再度上記第
   １の減算手段に上記周波数債報ノそりから□読出される
   周波数情報をプリセットするネ段メ、楽音オクターブコ
   ードが与えられ、このオクターブコードに従っ−Ｃ上記
   基本音階りｐツクを分周して当該楽音の音階クリックを
   発生する分局手段とを具備した電子楽器の周波数制御装
   置。 （２）　　上記分周手段は、上記オクターブコードに対
   応する制御情報がプリセットされ、この制御情報ふら所
   定の制御値を上記基本音階クロックの発生するタイミン
   グで減算する第２の減算手段。 と、この第２の減算手段の内誉が画定条件を満足子るよ
   う＃トなったとき上記当該楽音の音階クロックを出力す
   ると共に、再度上記第２の減算手段に上記制御情報をプ
   リセットする手段とを具備したことを特徴とする特許請
   求の範囲第１項記−の電子楽器の周波数制御装置。 （３）上記電子楽器は、複数チャンネルの時分割処理に
   よ二て、複数音高の楽音波形情報を生成可能であると共
   に、この楽音波形情報を、任意のチャンネル時間遅延し
   て発生可能な遅延制御子きチャンネル時間を上記第１の
   減算ｉ段の出力が一定するこ゛とを特徴とする特許請求
   の範囲第１項または第２項記載の電子楽器の周波数制御
   比じたＭ　１の周波数情報と、上記ノートコード及す楽
   音の波形アドレスに応じた第２の周波数情報とを記憶し
   て成り、上記周波数情報メモリは、上記ノートコード及
   び上記波形アドレスが与えられて、上記第１、第２の周
   波数情報を上記周波数情報として出力することを特徴と
   する特許請求の範囲第１項記載の電子楽器の周波数制御
   装置。