JPH0567959B2

JPH0567959B2 -

Info

Publication number: JPH0567959B2
Application number: JP58007619A
Authority: JP
Inventors: Yoji Kaneko
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1983-01-19
Filing date: 1983-01-19
Publication date: 1993-09-27
Also published as: JPS59131994A

Description

【発明の詳細な説明】

本発明は、電子楽器の周波数制御装置に関す
る。従来より、周波数情報を記憶するメモリ、例え
ばROMの容量を少なくするために、特定の１オ
クターブ分の周波数情報を記憶させておき、他の
オクターブの周波数情報は、このメモリに記憶さ
れている周波数情報を、オクターブに応じてシフ
トして得ることが一般的に行われている。しかし、このようなシフトを行うためには、多
くのビツトのデータをシフトするシフト回路が必
要となり、ハード的に負担が大きくなるという欠
点があつた。この発明は、上記事情に鑑みてなされたもの
で、簡単な回路構成で、楽音の音階周波数に対応
する音階クロツクを生成するようにした電子楽器
の周波数制御装置を提供することを目的とする。以下、図面に示す一実施例につき、本発明を詳
述する。第１図は、本実施例の概略的なブロツク回路を
示し、図中１は、音階コード発生回路である。こ
の電子楽器は、最大８音の楽音が得られる８音ポ
リフオニツクであり、この８音分の音階コード
が、時分割的にこの音階コード発生回路１から出
力する。なお、この音階コード発生回路１には、
図示しないCPUより、音階コードが供給され、
その内部で循環保持される。そして、この音階コード発生回路１からは、４
ビツトのノートコードと、３ビツトのオクターブ
コードとが出力する。上記ノートコードは、周波
数ROM２に印加されるため、この周波数ROM
２に記憶されている特定の１オクターブ、即ち12
音の周波数情報のうちいずれの周波数情報がアク
セスされる。その結果、周波数ROM２からは、
周波数情報のうち上位５ビツトデータ（第１の周
波数情報）が、音階クロツク発生回路３に供給さ
れ、下位４ビツトデータ（第２の周波数情報）
が、ゲート回路４に供給される。そして、音階ク
ロツク発生回路３においては、ゲート回路４の出
力と、周波数ROM２の出力と、音階コード発生
回路１の出力であるオクターブコードとにより制
御されて、音階クロツクを出力し、波形アドレス
発生回路５に供給される。なお、この音階クロツ
ク発生回路３については、第２図にその詳細を示
しており、後述する。そして、上記ゲート回路４
には、音階クロツク発性回路３が出力する基本音
階クロツクが印加される。波形アドレス発生回路５では、音階クロツクを
カウントすることによつて、アドレスデータを生
成するもので、その出力は楽音波形メモリ６に供
給されると共に、上記ゲート回路４にも与えられ
る。そして、この楽音波形メモリ６には、楽音波形
が、１周期が16ステツプに分割して記憶されてお
り、また、具体的には楽音波形の差分値情報が記
憶されている。そして、この楽音波形メモリ６から出力される
楽音波形の差分値情報は、乗算部７において、エ
ンベロープ情報と乗算され、シフトメモリ部（遅
延制御手段）８に供給される。このシフトメモリ
部８には、時分割処理チヤンネルの数（本実施例
では８）に相当する段数のシフトレジスタが設け
られており、どの段のレジスタに乗算部７の出力
を入力するかが、上記音階クロツク発生回路３か
ら与えられるアドレス情報にて決定される。ま
た、その入力指示が、音階クロツクにて与えられ
る。その結果、楽音波形情報を任意のチヤンネル
時間遅延して発生出来るようになつており、従つ
て、楽音の音階周波数の精度を基本となるクロツ
ク（後述するクロツクφ₁）の精度に保てるもの
である。なお、このシフトメモリ部８の詳細につ
いては、本出願人が先に出願している特願昭56−
35124号に示してある。そして、このシフトメモリ部８から出力される
楽音波形情報は、アキユームレータ９にて累算さ
れ、その結果、複数楽音が同時発生する場合は、
各音階音の夫々の時点の波形振幅値が合算されて
得られるデイジタル情報が出力し、もし、単音の
発生の場合は、波形の振幅値に対応するデイジタ
ル情報が出力し、後段のＤ／Ａ変換器に供給され
る。次に、第２図を参照して、要部の詳細構成を説
明する。即ち、第２図には、音階クロツク発生回
路３及びゲート回路４の詳細な構成が示されてい
るが、第１図とは入出力信号の位置は異なつてい
ることに注意すべきである。上記周波数ROM２から与えられる周波数情報
の上位５ビツトデータは、アンドゲート１０、オ
アゲート１１、アンドゲート１２〜１３に、夫々
印加される。そして、この５ビツトデータは、ラ
ツチ１５の上位５ビツトのエリアにクロツクφ1
で読込まれる。なお、この上位５ビツトデータ
は、音階周波数に対応する「１××××」あるい
は「01×××」（「×」は“０”あるいは“１”の
いずれか）のビツトパターンをもつ。また、ラツチ１５の第６ビツト目には、ゲート
回路４の出力が与えられ、第７ビツト目（最下位
ビツト）には、基本音階クロツクがインバータ１
６を介して与えられ、夫々クロツクφ₁にて読込
まれる。なお、このクロツクφ₁は、本実施例の基本と
なるクロツクで、上記ラツチ１５のほか、他のレ
ジスタも全て、このクロツクφ₁にて読込動作を
行ない、このクロツクφ₁と180度位相が相違する
クロツクφ₂にて読出し動作を行う。上記周波数情報の下位４ビツトデータは、ゲー
ト回路４に印加され、波形アドレス発生回路５よ
り与えられるアドレス信号Adr１〜１５に応じ
て、しかも基本音階クロツクが入力する際に、
“１”レベルもしくは“０”レベルの信号を、ラ
ツチ１５の第６ビツト目に供給する。なお、この
ゲート回路４はアンド−オアマトリクス構成とな
つている。従つて、周波数情報の下位データと、ゲート回
路４の出力１ビツト信号とは第１表の如き関係に
ある。

【表】なお、上記第１表において、「○」は“１”出
力が得られるタイミングを示し、例えば、周波数
情報の下位データが「10」である場合は、アドレ
スが「１」、「３」、「４」、「５」、「７」、「11」
、
「12」、「13」、「15」の10ケ所で、このゲート回路
４が“１”信号が出力し、従つて、周波数情報と
しては波形１周期で「＋10」されることになる。また、上記基本音階クロツクは、アンドゲート
１０，１２，１３，１４の一方の入力端子に与え
られると共に、上記オアゲート１１に、インバー
タ１７を介して供給される。そして、このラツチ１５の出力のうち上位５ビ
ツトは、イクスクルーシブオアゲート１８〜２２
を介して、５ビツトフルアダー２３の入力端子
B₄〜B₀に供給され、またラツチ１５の出力のう
ち下位２ビツトはオアゲート２４を介して、５ビ
ツトフルアダー２３のキヤリー入力端子Cinに印
加される。そして、この５ビツトフルアダー２３の出力端
子S₄〜S₀から送出される信号は、アンドゲート２
５〜２９に印加され、更に、このアンドゲート２
５〜２９の出力は、７ビツトシフトレジスタ３０
〜３４に供給される。なお、上記アンドゲート２
５〜２９の一端には、通常“１”信号であるリセ
ツト信号REの反転信号が与えられている。こ
のリセツト信号REは、例えば電子楽器のパワー
オン時などに“１”レベルとなり、通常動作時に
は“０”レベルとなつている。上記７ビツトシフトレジスタ３０〜３４の出力
は１ビツトレジスタ３５〜３９に与えられ、その
後、５ビツトフルアダー２３の入力端子A₄〜A₀
に供給される。ただし、上記シフトレジスタ３１
の出力は、アンドゲート４０を介して上記レジス
タ３６に与えられる。また、上記アンドゲート４
０の他方の入力端子には、７ビツトシフトレジス
タ３０の出力が与えられる。また、上記７ビツト
シフトレジスタ３０の出力は、インバータ４１に
て反転されて、基本音階クロツクとなる。また、
上記シフトレジスタ３２〜３４の出力は、シフト
メモリ部８に対するアドレス情報となる。なお、この５ビツトフルアダー２３、シフトレ
ジスタ３０〜３４などによつて、適宜周波数情報
がプリセツトされ、所定の制御値即ち後述するよ
うに「８」をくり返し減算する第１の減算手段Ａ
を構成する。音階コード発生回路１から出力する３ビツトの
オクターブコードは、直接あるいはインバータ４
２〜４４を介して、ゲート回路４５に供給され
る。このゲート回路４５はアンド−オアマトリク
ス回路より成り、オクターブコードとこのゲート
回路４５より出力するデータ即ち、制御情報との
関係は第２表のとおりである。

【表】そして、この５ビツトデータは、アンドゲート
４６〜５０に供給される。そして、このアンドゲ
ート４６〜５０の出力はラツチ５１の第２ビツト
目乃至第６ビツト目に印加される。また、このラ
ツチ５１の第１ビツト目には、音階クロツクがイ
ンバータ５２を介して与えられる。そして、この
ラツチ５１の出力のうち第２ビツト目乃至第６ビ
ツト目の出力はイクスクルーシブオアゲート５３
〜５７の一方の入力端子に印加され、また最上位
ビツトはイクスクルーシブオアゲート５８に供給
される。そして、このイクスクルーシブオアゲー
ト５８には、更に上述したラツチ１５の最下位ビ
ツト出力、従つて基本音階クロツクのレベルを反
転した信号出力が与えられ、その結果得られるこ
のイクスクルーシブオアゲート５８の出力は、上
述したイクスクルーシブオアゲート５３〜５７の
他方の入力端子に印加される。そして、上記イクスクルーシブオアゲート５３
〜５７の出力は、５ビツトフルアダー５９の入力
端子B₄〜B₀に供給される。そして、この５ビツ
トフルアダー５９の出力端子S₄〜S₀から出力する
信号は、アンドゲート６０〜６４を介して７ビツ
トシフトレジスタ６５〜６９に記憶される。なお
上記アンドゲート６０〜６４の他方の入力端子に
は上記信号が与えられている。そして、上記
７ビツトシフトレジスタ６５〜６９の出力は、ノ
アゲート７０に印加されると共に、夫々１ビツト
レジスタ７１〜７５に供給される。そして、この
１ビツトレジスタ７１〜７５の出力は、５ビツト
フルアダー５９の入力端子A₄〜A₀に夫々印加さ
れる。そして、上記ノアゲート７０には、更に上
記シフトレジスタ３０の出力が印加され、その結
果、シフトレジスタ６５〜６９，３０の内容が全
て“０”となつた際に、音階クロツクを出力す
る。この５ビツトフルアダー５９、シフトレジスタ
６５〜６９などによつて、オクターブコードに対
応する制御情報がプリセツトされ、所定の制御値
即ち後述するように「１」を基本音階クロツクの
出力のタイミングで減算する第２の減算手段Ｂを
構成する。次に、上記実施例の動作につき説明する。音階
コード発生回路１から出力されるノートコードに
より、周波数ROM２から読出される周波数情報
は、波形の１ステツプ間のクロツク数に基本的に
対応しており、上位データを「ｎ」とし、下位デ
ータを「ｍ」とすると、「ｎ」が基本的な１ステ
ツプのクロツク数となり「ｍ」がアドレス毎の補
正数の総数となる。従つて、楽音波形は、オクターブを考慮しない
とき「16n＋ｍ」クロツク数が、１周期の時間幅
となる。なおどのアドレスとクロツク数が増加す
るかは、第１表にて説明したとおりである。そして、このような周波数情報は、基本音階ク
ロツクが出力するタイミングでラツチ１５にプリ
セツトされる。先ず、第１の減算手段Ａに着目すると、ラツチ
１５にプリセツトされた７ビツトのうち、上位６
ビツトデータは、基本音階クロツクが出力した時
点で５ビツトフルアダー２３に、そのまま印加さ
れる。なお、第２図に示す回路では、８クロツク
毎に各チヤンネル時間がおとずれるが、以下、特
定の１つのチヤンネルについて動作の説明をす
る。従つて、ラツチ１５にストアされた周波数情報
は、５ビツトフルアダー２３を介して、７ビツト
シフトレジスタ３０〜３４に供給される。従つ
て、７ビツトタイム後には、シフトレジスタ３０
〜３４の出力は、上述のようにして読込んだ周波
数情報となる。そして、もし最上位ビツトが
“０”でなければ、その出力は、ラツチ１５の最
下位ビツトにプリセツトされるため、次の当該チ
ヤンネル時間では、ラツチ１５の上位５ビツトに
は「01000」が、最下位ビツトには“１”信号が
印加されて記憶されることになる。従つて、ラツチ１５から出力される信号はイク
スクルーシブオアゲート１８〜２２で反転され
て、５ビツトフルアダー２３に印加される。従つ
て、５ビツトフルアダー２３では、レジスタ３５
〜３９より供給される値に「10111」と「１」と
を加える。即ち、「８」を減算する動作をする。そして、この減算結果は、再びシフトレジスタ
３０〜３４に与えられそして７ビツトタイム後に
出力し、もし、この最上位ビツトが“０”でなけ
れば、再び上述したような演算をくり返す。そして、最初プリセツトした周波数情報からチ
ヤンネル数に相当する「８」という値を減算して
ゆき、その結果の最上位ビツトが“０”になる
と、アンドゲート４０を閉成して、シフトレジス
タ３１の出力をレジスタ３６に供給しないように
して今回の「−８」減算を行うと共に、その信号
はインバータ４１によつて反転されて基本音階ク
ロツクとなる。このようにして、周波数ROM２から供給され
る特定オクターブの周波数情報に相当するタイミ
ング信号である基本音階クロツクをこの第１の減
算手段Ａは生ぜしめる。そして、この基本音階クロツクは、第２の減算
手段Ｂにて分周される。即ち、オクターブコード
に相当する制御情報は、音階クロツクの出力タイ
ミングでラツチ５１の第２ビツト乃至第６ビツト
にストアされる。そして、そのとき最上位ビツト
には、インバータ５２により反転された信号即ち
“０”信号がストアされる。そして、音階クロツ
クが出力するタイミングでは、必ず基本音階クロ
ツクが出力しており、従つて、イクスクルーシブ
オアゲート５８の出力は、結局“０”信号とな
る。従つて、上記制御情報は、そのまま、５ビツト
フルアダー５９を介して、７ビツトシフトレジス
タ６５〜６９に供給される。その結果、次の当該
チヤンネル時間では、上記制御情報が５ビツトフ
ルアダー５９に供給される。しかし、次のタイミングでは音階クロツクは出
力しないため、アンドゲート４６〜５０の出力は
全て“０”レベルとされ、更に、その出力は、イ
クスクルーシブオアゲート５３〜５７に供給され
る。そして、基本音階クロツクの出力時には、イ
クスクルーシブオアゲート５８の出力が“１”と
なるため、反転されて、５ビツトフルアダー５９
では、レジスタ７１〜７５から供給される値に
「11111」のデータを加える、即ち「１」を減算す
る動作を行う。もし、基本音階クロツクが出力し
ないときは、イクスクルーシブオアゲート５８の
出力は“０”信号となり、従つて、５ビツトフル
アダー５９は、レジスタ７１〜７５から供給され
る値にオールゼロデータを加え、その結果出力
を、アンドゲート６０〜６４に供給する。このようにして、この第２の減算手段Ｂでは、
基本音階クロツクの出力するタイミングで、オク
ターブコードに相当する制御情報から順次「−
１」する演算をおこない、その結果情報がオール
ゼロとなつたタイミングで、ノアゲート７０から
音階クロツク、即ち当該楽音のオクターブ及び音
階に相当する速度のクロツクを出力する。そして、このような動作をくり返すことによつ
て、波形アドレス発生回路５に記憶されているア
ドレス情報が歩進され、従つて、楽音波形メモリ
６からは、当該楽音の音高に応じた周期の波形情
報が出力することになる。また、上記音階クロツクが出力したときのシフ
トレジスタ３２〜３４から出力する３ビツト信号
は、シフトメモリ部８のアドレス情報として送出
される。なお、上記実施例では、５ビツトフルアダー２
３にて、「−８」演算を行うようにしたが、その
値は同時最大発音数従つてチヤンネル数に対応し
て変更出来る。また、基本音階クロツクをオクタ
ーブ情報に応じて分周する方式は種々変更出来
る。また、上記実施例では、シフトメモリを用いた
が、必ずしも必要ではなく、基本クロツクの周波
数を上げれば、音階精度は保たれることになる。
このような、シフトメモリを用いない場合も、本
発明は適用出来る。この発明は、上述したように、簡単な構成で、
シフト回路などを設けることなく、任意のオクタ
ーブの、任意と音階のクロツクを発生出来るとい
う利点があり、LSI化に最適である。

【図面の簡単な説明】

図面は本発明の一実施例を示し、第１図は、ブ
ロツク回路図、第２図は第１図の要部詳細図であ
る。２……周波数ROM、３……音階クロツク発生
回路、８……シフトメモリ部、１５……ラツチ、
２３……５ビツトフルアダー、３０〜３４……７
ビツトシフトレジスタ、３５〜３９……１ビツト
レジスタ、４５……ゲート回路、５１……ラツ
チ、６５〜６９……シフトレジスタ、７０……ノ
アゲート、７１〜７５……１ビツトレジスタ、Ａ
……第１の減算手段、Ｂ……第２の減算手段。

Claims

【特許請求の範囲】１特定オクターブの周波数情報を記憶した周波
数情報メモリと、この周波数情報メモリから楽音のノートコード
に応じて読出される周波数情報に対応した周期の
基本音階クロツクを出力する基本音階クロツク発
生手段と、楽音のオクターブコードが与えられ、このオク
ターブコードに対応する制御情報がプリセツトさ
れ、この制御情報から所定の制御値を上記基本音
階クロツクの発生するタイミングで減算する減算
手段と、この減算手段の内容が所定条件を満足するよう
になつたとき上記当該楽音の音階クロツクを出力
すると共に、再度上記減算手段に上記制御情報を
プリセツトするプリセツト手段と、を具備したことを特徴とする電子楽器の周波数制
御装置。２上記周波数情報メモリには、楽音のノートコ
ードに応じた第１の周波数情報と、上記ノートコ
ード及び楽音の波形アドレスに応じた第２の周波
数情報とを記憶して成り、上記周波数情報メモリ
は、上記ノートコード及び上記波形アドレスが与
えられて、上記第１、第２の周波数情報を上記周
波数情報として出力することを特徴とする特許請
求の範囲第１項記載の電子楽器の周波数制御装
置。３複数チヤンネルの時分割処理によつて、複数
音高の楽音波形情報を生成可能であると共に、こ
の楽音波形情報を、任意のチヤンネル時間遅延し
て発生可能な遅延制御手段と、特定オクターブの
周波数情報を記憶した周波数情報メモリと、この
周波数情報メモリから楽音のノートコードに応じ
て読出される周波数情報がプリセツトされ、所定
の制御値を順次減算して前記遅延制御手段に対
し、遅延すべきチヤンネル時間を指定する第１の
減算手段と、この第１の減算手段の内容が所定条
件を満足するようになつたとき基本音階クロツク
を出力すると共に、再度上記第１の減算手段に上
記周波数情報メモリから読出される周波数情報を
プリセツトする第１のプリセツト手段と、楽音の
オクターブコードが与えられ、このオクターブコ
ードに対応する制御情報がプリセツトされ、この
制御情報から所定の制御値を上記基本楽音クロツ
クの発生するタイミングで減算する第２の減算手
段と、この第２の減算手段の内容が所定条件を満
足するようになつたとき上記当該楽音の音階クロ
ツクを出力すると共に、再度上記第２の減算手段
に上記制御情報をプリセツトする第２のプリセツ
ト手段とを具備したことを特徴とする電子楽器の
周波数制御装置。４上記周波数情報メモリには、楽音のノートコ
ードに応じた第１の周波数情報と、上記ノートコ
ード及び楽音の波形アドレスに応じた第２の周波
数情報とを記憶して成り、上記周波数情報メモリ
は、上記ノートコード及び上記波形アドレスが与
えられて、上記第１、第２の周波数情報を上記周
波数情報として出力することを特徴とする特許請
求の範囲第３項記載の電子楽器の周波数制御装
置。