JP3435702B2

JP3435702B2 - 楽音発生装置

Info

Publication number: JP3435702B2
Application number: JP12593392A
Authority: JP
Inventors: 秀秋茸谷
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1992-05-19
Filing date: 1992-05-19
Publication date: 2003-08-11
Anticipated expiration: 2018-08-11
Also published as: JPH05323970A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子楽器に使用される
楽音発生装置に関するものである。

【０００２】

【従来の技術】近年、楽音発生装置は、楽音をアナログ
／ディジタル変換して得た波形データを波形メモリに記
憶させ、これを読み出し、ディジタル演算を施して楽音
を発生するいわゆるＰＣＭ方式による楽音発生が行なわ
れるようになってきている。

【０００３】ＰＣＭ方式による楽音発生方式には、波形
データを読み出す周期が音高に応じて変化するピッチ同
期方式と、音高に関わらず一定であるピッチ非同期方式
の２つがある。音高の異なる複数の楽音を時分割で発生
させるためには、後者の方が有利である。ピッチ非同期
方式では、ほとんどの場合、サンプリング周期毎の再生
すべき波形データは、波形メモリには記憶されていない
ので、アドレス近傍の波形データを用いた補間演算によ
って発生すべき波形データを求める。なお、このピッチ
非同期方式の楽音発生装置については、例えば、特公昭
５９−１７８３８号公報に開示されている。

【０００４】補間演算の方式には、数学的に様々な方法
があるが、多項式近似が用いられることが多い。多項式
近似には、その次数により、１次補間、２次補間、３次
補間・・・などがある。１次補間とは、１次の多項式つ
まり直線による近似であり、両隣の２点を通る直線から
その間にある点の値を求める方法である。同様に、２次
補間とは、２次曲線による近似であり、３点を通る２次
曲線からその間にある点の値を求める方法であり、３次
補間とは、３次曲線によるものである。

【０００５】これらを図示したものが第１４図（ａ），
（ｂ），（ｃ）である。また、演算式はそれぞれ（数
１），（数２），（数３）のようになる。

【０００６】

【数１】

【０００７】

【数２】

【０００８】

【数３】

【０００９】（数１），（数２），（数３）において、
ｆ（ｙ）はアドレスｙにおける波形データを表してお
り、ｘは求めるサンプル点に対応するアドレスの小数部
を表している。（数１）〜（数３）に示すように、求め
るサンプル点の波形データｆ（ｎ＋ｘ）は、波形メモリ
に記憶されたサンプル点の波形データｆ（ｎ），ｆ（ｎ
＋１）などとｘのみの関数となる係数の畳み込み演算に
より算出される。変数ｘは０以上１未満の値しかとらな
いので、係数をあらかじめ計算しておいて係数メモリに
記憶させることにより、実際の回路規模を小さくするこ
とができる。

【００１０】補間演算の次数を高くする方が、より正確
に波形データを計算することができ、補間演算に起因す
るノイズを減少させることができるが、逆に演算量が増
え、演算に必要な波形データの数も増加する。１次補間
においては、演算に必要な波形データの数は２であり、
波形メモリから２回読み出せばよいが、３次補間におい
ては、波形メモリから４回読み出さなければならない。
補間演算の次数をＭとすると、１楽音あたり１サンプリ
ング周期毎に波形メモリから波形データを読み出す回数
は（Ｍ＋１）となるので、時分割で発生する楽音の数つ
まり最大同時発音数Ｎ、波形メモリのアクセス時間Ｔ、
サンプリング周波数Ｆｓの関係は（数４）のように表せ
る。

【００１１】

【数４】

【００１２】このため、サンプリング周波数Ｆｓと最大
同時発音数Ｎを一定としたとき、補間演算の次数Ｍは波
形メモリのアクセス時間Ｔにより制約される。

【００１３】しかしながら、読み出した波形データを記
憶しておき次回以降の演算に再利用するという方法によ
り、この制約をある程度回避することができる。ただ
し、サンプリングして取り込んだ元の音高に対して発生
する音高の比が大きい場合には、記憶しておいた波形デ
ータを再利用することができなくなるので、元の音高と
発生する音高の比を大きくすることができない。これを
解決するために、特開平３−１７１０９８号公報のよう
に元の音高と発生する音高の比に応じて、補間演算の次
数を変える方法も提案されている。

【００１４】

【発明が解決しようとする課題】しかしながら、補間演
算の次数を小さくすると演算精度が落ちてしまい、近似
誤差に起因するノイズが増えてしまうので、従来の楽音
発生装置においては、高音域で補間演算の次数を小さく
することにより、高音域の楽音を発生する場合は低音域
に比べて常にノイズが増えるという問題点を有してい
た。

【００１５】本発明は上記の従来の問題点を解決するも
ので、最大同時発音数すべての楽音が最大音量で発音さ
れていることは非常に希であることを考慮して、対応す
る波形データが既に読み出されているか否かや、発音の
有無、音量、音色、楽曲におけるパートなどに応じて波
形メモリの読み出しに対して優先度を設定し、補間演算
の次数を高めることにより、ノイズが少ない楽音を発生
することのできる楽音発生装置を提供することを目的と
する。

【００１６】

【課題を解決するための手段】この目的を達成するため
に本発明の楽音発生装置は、波形をサンプリングして得
た波形データを記憶した波形メモリと、前記波形メモリ
を読み出すための波形アドレスを複数発生する波形アド
レス発生手段と、前記波形アドレスを記憶する波形アド
レス記憶手段と、前記波形アドレス記憶手段に記憶され
た複数の波形アドレスの中から波形アドレスを選択し波
形メモリへ出力する波形アドレス選択手段と、前記波形
メモリから読み出された波形データを記憶する波形デー
タ記憶手段と、前記波形データ記憶手段に記憶された波
形データのうち前記波形アドレス記憶手段に記憶されて
いる波形アドレスに対応した波形データを有効な波形デ
ータとして当該波形データの数に基づいて補間演算の次
数を決定する補間演算次数判定手段と、波形データの補
間演算を前記次数に従って行う補間演算手段とを備え、
時分割で複数の楽音を発生するように構成したものであ
る。

【００１７】

【作用】この構成によって、波形メモリから読み出した
波形データを記憶しておき、次回以降の演算に再利用し
て補間演算の次数を高めるとともに、補間演算に必要な
波形データが既に記憶されている場合や、発音が終了し
て波形データを読み出す必要がない場合には、他の発音
している楽音の波形データを読み出してその楽音の補間
演算の次数を高めることにより、補間演算による近似の
誤差に起因するノイズが少ない楽音を発生することがで
きる。

【００１８】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１９】図１は本実施例の楽音発生装置の構成を示
すものである。図１において、１００は波形アドレス発
生手段、１５０は波形アドレス記憶手段、２００は波形
アドレス選択手段、２５０は波形データシフト数判定手
段、３００は波形メモリ、３５０は波形データ記憶手
段、４００は補間演算次数判定手段、４５０は補間演算
手段、５００はエンベロープ発生手段、５５０は波形混
合手段、６００と６１０はディジタル／アナログ変換器
（以下ＤＡＣと略す。）、６２０はサウンドシステム、
７００は時分割演算制御手段である。

【００２０】図２は、波形アドレス発生手段１００の構
成を示すものである。図２において、１０１はビブラー
トデータ発生部、１０２は音階データメモリ、１０３と
１０５と１１１と１１２は加算器、１０４はアドレス増
分値変換部、１０６はアンドゲート、１０７はオフセッ
トアドレスメモリ、１０８はラッチ、１０９は波形先頭
アドレスメモリ、１１０はセレクタ、１１３はアドレス
演算制御部である。

【００２１】図３は、波形アドレス記憶手段１５０と波
形データシフト数判定手段２５０の構成を示すものであ
る。図３において、１５１は波形アドレスメモリ、１５
２はセレクタ、１５３は波形アドレスメモリ制御部、２
５１と２５２と２５４はラッチ、２５３は加算器、２５
５はアドレス差判定部である。

【００２２】図４は、波形アドレス選択手段２００の構
成を示すものである。図４において、２０１と２０２と
２０４はラッチ、２０３はセレクタ、２０５は基本優先
度テーブル、２０６はチャンネル別優先度テーブル、２
０７はエンベロープ優先度テーブル、２０８は有効フラ
グ優先度テーブル、２０９は優先度判定部である。

【００２３】図５は、波形データ記憶手段３５０の構成
を示すものである。図５において、３５１と３５４と３
５５と３５６と３５７はラッチ、３５２と３５８はセレ
クタ、３５３は波形データメモリ、３６０は波形データ
メモリ制御部、３６１は有効フラグ制御部、３７０は有
効フラグ記憶部である。

【００２４】図６は、有効フラグ記憶部３７０の構成を
示すものである。図６において、３７１〜３８６はセッ
ト機能付きラッチである。

【００２５】図７は、補間演算手段４５０の構成を示す
ものである。図７において、４５１〜４５９は係数メモ
リ、４６０はセレクタ、４６１は乗算器、４６２は加算
器、４６３はリセット機能付きラッチ、４６４は補間演
算制御部、４６５〜４６８はラッチである。

【００２６】図８は、補間演算手段４５０の別の構成を
示すものである。図８において、４５３〜４５７は係数
メモリ、４６０と４７０はセレクタ、４６１は乗算器、
４６２と４７１は加算器、４６３はリセット機能付きラ
ッチ、４６４は補間演算制御部、４６５〜４６８はラッ
チである。なお、図７と同一機能のものには同じ番号を
つけている。

【００２７】図９は、波形混合手段５５０の構成を示す
ものである。図９において、５５１と５５２はパンニン
グ係数メモリ、５５３と５５４と５５５は乗算器、５５
６と５５７は加算器、５５８と５５９はリセット機能付
きラッチ、５６０と５６１はラッチ、５６２は波形混合
制御部である。

【００２８】以上のように構成された楽音発生装置につ
いて、図１０〜図１３のタイミング図に従って、以下そ
の動作について説明する。なお、本実施例では、１サン
プリング周期の時間を４等分して４音の楽音を時分割で
発生するものとする。また、個々の楽音をチャンネルと
呼び、０から３までのチャンネル番号を付ける。また、
１音つまり１チャンネル分の演算時間を８等分して、そ
の時間単位をシーケンスと呼び、０から７までのシーケ
ンス番号を付ける。また、１チャンネル分の時間あた
り、波形メモリから波形データを２回読み出し、１次ま
たは２次または３次の多項式近似による補間演算を行な
うものとする。

【００２９】時分割演算制御手段７００において、時分
割で楽音発生演算をするための様々な信号が発生され
る。そのうちの１つであるチャンネル信号は、時分割演
算においてどのチャンネルの演算を行なうかを判別する
ための信号で、他の手段に供給される。

【００３０】まず、波形アドレス発生手段１００におい
て、音高や音色に応じた波形アドレスが発生される。図
２に波形アドレス発生手段１００の構成を示す。

【００３１】次に、図示しない鍵盤の押鍵に対応した音
階データが、図示しないマイコンなどによって音階デー
タメモリ１０２にあらかじめ書き込まれる。また、ビブ
ラート効果を付加するためのビブラートデータが、ビブ
ラートデータ発生部１０１から出力される。加算器１０
３において音階データとビブラートデータが加算され、
音高データとなる。次に、音高データは、アドレス増分
値変換部１０４において、波形メモリを読出すためのア
ドレスを１サンプリング周期毎に更新するためのアドレ
ス増分値に変換される。サンプリングして取り込んだ元
の音高をＸ［Ｈｚ］、発生する音高をＹ［Ｈｚ］とする
と、アドレス増分値ΔＡＤは、（数５）のように表され
る。

【００３２】

【数５】

【００３３】また、波形１周期あたりのサンプル点の数
をＮ、サンプリング周期をＰ［秒］、再生する音高をＹ
［Ｈｚ］とすると、アドレス増分値ΔＡＤは、（数６）
のように表すこともできる。

【００３４】

【数６】

【００３５】次にアドレス増分値は、加算器１０５にお
いて累算される。まず、発音開始直前に、アドレス演算
制御部１１３から出力されるリセット信号が０になり、
アンドゲート１０６の出力も０になり、値が０のオフセ
ットアドレスがオフセットアドレスメモリ１０７に書き
込まれる。１サンプリング周期後にオフセットアドレス
メモリ１０７からオフセットアドレスが読み出され、ラ
ッチ１０８にラッチされる。加算器１０５においてオフ
セットアドレスとアドレス増分値が加算される。リセッ
ト信号は１に戻っており、更新されたオフセットアドレ
スはアンドゲート１０６を素通りし、オフセットアドレ
スメモリ１０７に再び書き込まれる。こうしてアドレス
増分値は累算される。

【００３６】波形先頭アドレスメモリ１０９には、図示
しないマイコンなどによって各チャンネル毎の波形先頭
アドレスがあらかじめ書き込まれており、チャンネル信
号に応じて該当チャンネルの波形先頭アドレスが読み出
される。加算器１１１において波形先頭アドレスとオフ
セットアドレスの整数部が加算され、波形アドレス整数
部となる。波形アドレス整数部をＡＤＩ、波形先頭アド
レスをＷＳＡ、オフセットアドレスをＯＦＦ、アドレス
増分値をΔＡＤとすると、（数７）のように表すことが
できる。

【００３７】

【数７】

【００３８】ただし（数７）において、ｉｎｔ（Ｘ）は
Ｘの整数部を表し、ΣＸはＸの総和を表す。一方、オフ
セットアドレスの小数部はそのまま出力されて波形アド
レス小数部となる。

【００３９】波形アドレス整数部と波形アドレス小数部
を合わせたアドレスに対応する波形データが必要である
が、波形メモリ３００にはアドレスの整数部に対応した
波形データしか記憶されていないので、近傍のアドレス
に対応した波形データから補間演算によって求めなけれ
ばならない。３次補間の場合には、求めるアドレスの前
後２点ずつの計４点の波形データを読み出すために、４
つのアドレスが必要となる。これらのアドレスをＷＡ
０，ＷＡ１，ＷＡ２，ＷＡ３とすると、波形アドレス整
数部ＡＤＩとの関係は（数８），（数９），（数１
０），（数１１）のように表せる。

【００４０】

【数８】

【００４１】

【数９】

【００４２】

【数１０】

【００４３】

【数１１】

【００４４】また、チャンネルを区別するためにチャン
ネル番号をｍ、サンプリング周期を単位とする時間をｎ
として、時刻ｎにおける第ｍチャンネルの波形アドレス
整数部をＡＤＩｍ（ｎ）とすると、（数８），（数
９），（数１０），（数１１）はそれぞれ（数１２），
（数１３），（数１４），（数１５）のように表せる。

【００４５】

【数１２】

【００４６】

【数１３】

【００４７】

【数１４】

【００４８】

【数１５】

【００４９】セレクタ１１０において、０，１，２，−
１が順に選択され、加算器１１２において波形アドレス
整数部と加算され、それぞれ波形アドレスＷＡ１，ＷＡ
２，ＷＡ３，ＷＡ０として出力される。図１１に、この
加算のタイミングを示している。”ｍ”はチャンネル番
号を表し、”（ｎ）”はサンプリング周期を単位とする
時刻を表している。従って、”ｍ−１”は１つ前のチャ
ンネルを表し、”ｍ＋１”は１つ後のチャンネルを表
す。図１０のタイミング図に示すように、チャンネル信
号で表されるチャンネルは０から３までを操り返すの
で、正確に言うと、”ｍ”は４の剰余系になっている。
また、”（ｎ−１）”は１サンプリング周期前のデータ
であることを表し、（ｎ＋１）は１サンプリング周期後
のデータであることを表している。また、図１０におい
て、”ｃｈ”はチャンネル番号を表しており、”０ｃｈ
（ｎ）”は時刻ｎにおける第０チャンネルのデータや演
算を表しており、”０ｃｈ（ｎ＋１）”はさらに１サン
プリング周期後の第０チャンネルのデータや演算を表し
ている。つまり、”ｎ”は絶対的な時刻を表すのではな
く、相対的な時刻を表している。

【００５０】なお、アンドゲート１０６へのリセット信
号や、ラッチへのクロック信号や、セレクタへの選択制
御信号はアドレス演算制御部１１３から供給される。

【００５１】次に、波形アドレス発生手段１００から出
力された波形アドレスＷＡ０，ＷＡ１，ＷＡ２，ＷＡ３
は、波形アドレス記憶手段１５０において一旦記憶され
る。図３に波形アドレス記憶手段１５０と後述する波形
データシフト数判定手段２５０の構成を示す。波形アド
レスメモリ１５１において波形アドレスは（表１）に示
すように、メモリのアドレスの低い側から第０チャンネ
ルのＷＡ０，ＷＡ１，ＷＡ２，ＷＡ３、続いて第１チャ
ンネルのＷＡ０‥‥のように記憶される。

【００５２】

【表１】

【００５３】図１１に示すように、第ｍチャンネルの波
形アドレスの場合、波形アドレスメモリ１５１のアドレ
スは４・ｍ＋１，４・ｍ＋２，４・ｍ＋３，４・ｍとな
り、それぞれ波形アドレスＷＡ１ｍ，ＷＡ２ｍ，ＷＡ３
ｍ，ＷＡ０ｍが書き込まれる。

【００５４】これらの４つの波形アドレスが書き込まれ
る前に、１サンプリング周期前の波形アドレスＷＡ１ｍ
（ｎ−１）が、波形アドレスメモリ１５１から読み出さ
れ、波形データシフト判定手段２５０の中のラッチ２５
２に記憶される。ＷＡ１ｍ（ｎ−１）の”（ｎ−１）”
は、１サンプリング周期前のデータであることを表して
いる。また、加算器１１２から出力される波形アドレス
ＷＡ１ｍは、ラッチ２５１にも記憶される。この波形ア
ドレスＷＡ１ｍが現在のデータであることを明示する場
合はＷＡ１ｍ（ｎ）のように表す。加算器２５３におい
て、現在と１サンプリング周期前の波形アドレスの差が
算出され、ラッチ２５４にラッチされる。波形アドレス
差ＤＩＦは（数１６）のように表される。

【００５５】

【数１６】

【００５６】アドレス差判定部２５５において、（表
２）に示すように、波形アドレス差ＤＩＦに応じて波形
データシフト数が決定される。

【００５７】

【表２】

【００５８】なお、波形データシフト判定手段２５０に
おけるタイミングは図１１に示されている。

【００５９】波形メモリ３００を読み出すための波形ア
ドレスは、波形アドレス選択手段２００から供給される
選択アドレスＳＡＤ０，ＳＡＤ１に従って、波形アドレ
スメモリ１５１に記憶された波形アドレスの中から選択
され、選択波形アドレスＭＡＤ０，ＭＡＤ１として波形
アドレス選択手段２００へ出力される。選択波形アドレ
スが２つあるのは、１チャンネル分の演算時間あたり、
波形メモリ３００から２回波形データを読み出すからで
ある。図４に波形アドレス選択手段２００の構成を示
す。選択波形アドレスＭＡＤ０，ＭＡＤ１は一旦ラッチ
２０１，２０２に記憶された後、セレクタ２０３を通
り、ラッチ２０４にラッチされて、波形メモリ３００へ
出力される。図１１に、波形データシフト判定手段２５
０におけるタイミングが示されている。選択アドレスと
選択波形アドレスにおけるチャンネルを区別する添え字
ｍは、チャンネル信号が”ｍ”の時のデータであること
を表すもので、第ｍチャンネル用のアドレスであること
を表すものではない。これらのタイミングも図１１に示
されている。

【００６０】波形メモリからどのアドレス、つまりどの
チャンネルの何番目の波形アドレスに対応する波形デー
タを読み出すかを決める選択アドレスは、図４に示すよ
うに、基本優先度テーブル２０５，チャンネル別優先度
テーブル２０６，エンべロープ優先度テーブル２０７，
有効フラグ優先度テーブル２０８に基づいて、優先順位
判定部２０９によって決定される。（表３）に基本優先
度テーブル２０５の内容を示す。

【００６１】

【表３】

【００６２】（表３）の中の数値は、各チャンネル毎お
よび各波形アドレス毎の選択されるための基本優先度を
表している。基本優先度が０の場合は、決して選択され
ることはなく、１以上の数値で小さい方が優先度が高く
なっている。基本優先度は、現在のチャンネル信号の値
によって変化する。チャンネル信号が”ｍ”の時は、チ
ャンネル番号が”ｍ”の波形アドレスは決して選択され
ず、チャンネル番号が”ｍ−１”つまり１つ前のチャン
ネルの波形アドレスの優先度が高くなる。チャンネル番
号の変化に伴い、基本優先度がどう変化するかを（表
４），（表５），（表６），（表７）に示す。（表４）
〜（表７）のチャンネルの欄で”＊”がついている値
が、その時のチャンネル信号の値を示している。

【００６３】

【表４】

【００６４】

【表５】

【００６５】

【表６】

【００６６】

【表７】

【００６７】（図１４）の（ａ），（ｂ），（ｃ）に示
すように、１次の補間演算のためには、アドレスＷＡ
１，ＷＡ２の２点に対応する波形データが必要であり、
２次の補間演算のためには、アドレスＷＡ１，ＷＡ２，
ＷＡ３の３点に対応する波形データが必要であり、３次
の補間演算のためには、アドレスＷＡ０，ＷＡ１，ＷＡ
２，ＷＡ３の４点に対応する波形データが必要である。
（表３）において、第”ｍ−１”チャンネルのアドレス
ＷＡ１とＷＡ２の優先度が高いのは、最低でも１次の補
間演算を行なうためである。２次の補間演算に必要なＷ
Ａ３、３次の補間演算に必要なＷＡ４の優先度は相対的
に低くなっている。

【００６８】次に、（表８）にチャンネル別優先度テー
ブル２０６の内容の一例を示す。（表８）のチャンネル
別優先度の数値は単なる一例であり、時間や押鍵状態に
よって刻々と変化する。

【００６９】

【表８】

【００７０】チャンネル別優先度とは、チャンネル毎に
優先度を変えるためのものである。例えば、イニシャル
タッチによる音量が大きい場合や、発音する楽音が楽曲
の中の主旋律のパートである場合や、サイン波に近い柔
らかな音色の場合には、そうでない場合に比べてノイズ
が目立ちやすいので、該当チャンネルの補間演算の次数
を他のチャンネルよりも高くするために使用する。ある
いは、発音していないチャンネルは、波形データを波形
メモリから読み出す必要がないので、他のチャンネルの
補間演算の次数を高くするために使用する。

【００７１】（表８）の中の数値は、各チャンネル毎お
よび各波形アドレス毎の選択されるための基本優先度に
加算して優先度を変更する。ただし基本優先度の値が０
である場合には、チャンネル別優先度の値に関わらず、
０にする。チャンネル別優先度の値は、負の値の場合は
優先度を高め、正の値の場合は優先度を低くするように
作用する。（表８）のチャンネル別優先度の値は、第２
チャンネルはなるべく２次以上の補間演算を行ない、第
０チャンネルは特に２次以上の補間演算は必要なく、第
３チャンネルは発音していないという場合を表してい
る。チャンネル別優先度の値は、（表８）の値に固定さ
れるものではなく、図示していないマイコン等によって
適宜変更されるものである。チャンネル番号の変化に伴
い、基本優先度とチャンネル別優先度をあわせた優先度
がどう変化するかを（表９），（表１０），（表１
１），（表１２）に示す。（表９）〜（表１２）のチャ
ンネルの欄で”＊”がついている値が、その時のチャン
ネル信号の値を示している。

【００７２】

【表９】

【００７３】

【表１０】

【００７４】

【表１１】

【００７５】

【表１２】

【００７６】次に、（表１３）にエンべロープ優先度テ
ーブル２０７の内容を示す。

【００７７】

【表１３】

【００７８】エンべロープ優先度とは、エンベロープの
値が０まで減衰して楽音が聞こえなくなったチャンネル
の波形アドレスを選択しないようにするためのものであ
る。つまり、エンベロープ値が０であるチャンネルの優
先度を０にする。（表１３）において、ＥＥＦはエンベ
ロープ・エンドフラグの略で、エンベロープ値が０であ
る場合に１となり、それ以外では０となる。従って、Ｅ
ＥＦ＝１の場合に優先度は０になり、ＥＥＦ＝０の場合
は優先度はＥＥＦの影響を受けない。第ｍチャンネルの
エンベロープ・エンドフラグをＥＥＦｍと表す。ＥＥＦ
は波形アドレスＷＡ０〜ＷＡ３に対して同じように作用
する。

【００７９】第３チャンネルのみエンベロープ値が０で
ある場合、つまり、ＥＥＦ０＝ＥＥＦ１＝ＥＥＦ２＝０
かつＥＥＦ３＝１の時に、チャンネル番号の変化に伴
い、基本優先度とエンベロープ優先度をあわせた優先度
がどう変化するかを（表１４），（表１５），（表１
６），（表１７）に示す。（表１４）〜（表１７）のチ
ャンネルの欄で”＊”がついている値が、その時のチャ
ンネル信号の値を示している

【００８０】

【表１４】

【００８１】

【表１５】

【００８２】

【表１６】

【００８３】

【表１７】

【００８４】なお、エンベロープ・エンドフラグＥＥＦ
は、エンベロープ発生手段５００から供給される。

【００８５】次に、（表１８）に有効フラグ優先度テー
ブル２０８の内容を示す。

【００８６】

【表１８】

【００８７】有効フラグ優先度とは、波形アドレス記憶
手段１５０に記憶された波形アドレスに対応した波形デ
ータが、後述する波形データ記憶手段３５０に既に記憶
されている場合には、対応する波形アドレスを選択しな
いようにするためのものである。つまり、対応する波形
データが既に記憶されている波形アドレスの優先度を０
にする。（表１８）において、ＶＦは波形データ有効フ
ラグ（以後、単に有効フラグと称する。）の略で、波形
アドレスに対応した波形データが既に記憶されている場
合に１となり、それ以外では０となる。従って、ＶＦ＝
１の場合に優先度は０になり、ＶＦ＝０の場合は優先度
はＶＦの影響を受けない。第ｍチャンネルの波形アドレ
スＷＡｋに対応する有効フラグをＶＦｋｍと表す。

【００８８】以上述べてきた４つの優先度をまとめる
と、第ｍチャンネルの波形アドレスＷＡｋに対応する優
先度Ｐｋｍは（数１７）のように表せる。

【００８９】

【数１７】

【００９０】（数１７）において、ＰＡｋｍは第ｍチャ
ンネルの波形アドレスＷＡｋに対応する基本優先度、Ｐ
Ｂｋｍは第ｍチャンネルの波形アドレスＷＡｋに対応す
るチャンネル別優先度、ＥＥＦｍは第ｍチャンネルのエ
ンベロープ・エンドフラグ、ＶＦｋｍは第ｍチャンネル
の波形アドレスＷＡｋに対応する波形データ有効フラグ
である。

【００９１】優先度判定部２０９において、全部で１６
個の優先度Ｐｋｍ（Ｐ００〜Ｐ３３）が算出され、優先
度の高い（つまり、優先度の値が、１以上かつできるだ
け小さい）波形アドレスが選択される。本実施例では、
１チャンネル分の演算時間あたり２回、波形メモリから
波形データを読み出すので、優先度判定部２０９におい
て、１チャンネル分の演算時間あたり、優先度の最も高
い波形アドレスと、２番目に高い波形アドレスが選択さ
れる。波形アドレスそのものは、波形アドレスメモリ１
５１に記憶されているので、優先度判定部２０９は該当
する波形アドレスを波形アドレスメモリ１５１から読み
出すためのアドレスを出力する。これを、選択アドレス
と呼び、優先度の最も高い方の選択アドレスをＳＡＤ
０，２番目に高い方の選択アドレスをＳＡＤ１と略す。
第ｍチャンネルの波形アドレスＷＡｋに対応する選択ア
ドレスＳＡＤは、（表１）から分かるように、（数１
８）のように表される。

【００９２】

【数１８】

【００９３】選択アドレスＳＡＤ０，ＳＡＤ１に対応し
た波形アドレスが選択波形アドレスＭＡＤ０，ＭＡＤ１
であり、波形メモリ３００へ出力される様子は、前述し
た通りである。

【００９４】波形メモリ３００から出力された波形デー
タは波形データ記憶手段３５０に入力され、波形データ
メモリ３５３に記憶される。図５に波形データ記憶手段
３５０の構成を示す。波形データ記憶手段３５０では、
波形データと有効フラグの２種類のデータが扱われ、大
きく分けて次の３つの動作が行なわれる。（１）波形アドレスの更新に伴う波形データと有効フラ
グのシフト。（２）波形メモリから読み出された波形データの波形デ
ータメモリ３５３への書き込み。（３）補間演算のための波形データの波形データメモリ
３５３からの読み出し。

【００９５】時間的には（１），（２），（３）の順番
で行なわれるが、分かりやすくするために、まず（２）
の「波形メモリから読み出された波形データの波形デー
タメモリ３５３への書き込み」について述べる。

【００９６】波形メモリから読み出された波形データは
まずラッチ３５１にラッチされる。このラッチされたデ
ータをＭＤＴと表す。選択波形アドレスＭＡＤ０に対応
するものが波形データＭＤＴ０で、ＭＡＤ１に対応する
ものがＭＤＴ１である。チャンネル信号による時間を区
別するために、ｍ，ｍ−１等のの添字をつける。波形デ
ータＭＤＴ０とＭＤＴ１は、それぞれシーケンス番号７
と０のタイミングで、波形データメモリ３５３に書き込
まれる。この時、セレクタ３５２はラッチ３５１の出力
を選択する。書き込まれる時のアドレスはそれぞれ選択
アドレスＳＡＤ０とＳＡＤ１となる。ただし、選択アド
レスが発生されてから波形データメモリのアドレスとし
て使用されるまでに時間的な遅れがあるので、ラッチ３
５４〜３５７によって、選択アドレスを遅延させてる。

【００９７】波形データが波形データメモリ３５３に書
き込まれるとともに、波形データに対応する有効フラグ
が１にセットされる。有効フラグ記憶部３７０には、４
チャンネル分合計１６個の有効フラグが記憶されてお
り、１チャンネルあたり４個のセット機能付きラッチが
つながり、シフトレジスタを形成している。図６に有効
フラグ記憶部３７０の構成を示す。各チャンネル毎のシ
フト用クロック信号ＣＫ０〜ＣＫ３、および各ラッチの
セット信号Ｓ００〜Ｓ３３は、有効フラグ制御部３６１
から供給される。ラッチ３５５の出力である選択アドレ
スＳＡＤ０に対応したセット信号が１になり、対応した
有効フラグも１になる。同様に、ラッチ３５７の出力で
ある選択アドレスＳＡＤ１に対応したセット信号も１に
なり、対応した有効フラグも１になる。

【００９８】次に、（１）の「波形アドレスの更新に伴
う波形データと有効フラグのシフト」について述べる。
波形アドレス整数部は（数７）で示したように１サンプ
リング周期毎に更新されており、（数１６）ように１サ
ンプリング周期前との差をアドレス差ＤＩＦと表す。サ
ンプリング周期を単位とした時刻ｎにおいて、波形アド
レス整数部をＡＤＩ（ｎ）、波形メモリにおけるアドレ
スとデータの関係を図１５のように表した時、波形アド
レスＷＡ０（ｎ）〜ＷＡ３（ｎ）に対応する波形データ
は（表１９）のように表される。

【００９９】

【表１９】

【０１００】ただし、４つの波形アドレスに対応する波
形データは、すでに波形メモリ３００から読み出され、
波形データメモリ３５３に記憶されているものとする。
従って、有効フラグはすべて１となっている。１サンプ
リング周期後の波形アドレス整数部をＡＤＩ（ｎ＋１）
とすると、波形アドレス更新直後の波形アドレスＷＡ０
（ｎ＋１）〜ＷＡ３（ｎ＋１）に対応する波形データ
は、アドレス差ＤＩＦに応じて、（表２０）〜（表２
５）のように表される。波形データＤＴ０００〜ＤＴ０
０３は既に波形データメモリ３５３に記憶されているの
で、対応する有効フラグは１であるが、ＤＴ００４以降
の波形データはまだ波形メモリ３００から読み出されて
いないので、対応する有効フラグは０になる。

【０１０１】

【表２０】

【０１０２】

【表２１】

【０１０３】

【表２２】

【０１０４】

【表２３】

【０１０５】

【表２４】

【０１０６】

【表２５】

【０１０７】有効フラグをシフトする数と波形データシ
フト数は同じであるから、有効フラグをシフトするため
には、波形データシフト数と同じ数だけのクロックパル
スを該当チャンネルのシフトレジスタに与えればよい。
例えば、第０チャンネルのアドレス差ＤＩＦが１である
場合、シフト用クロック信号ＣＫ０のクロックパルスは
１つだけでよく、これによりＶＦ１０の値が新しいＶＦ
００の値に、ＶＦ２０の値が新しいＶＦ１０の値に、Ｖ
Ｆ３０の値が新しいＶＦ２０の値になり、新しいＶＦ３
０の値は０になる。アドレス差ＤＩＦが４以上である場
合は、４個のクロックパルスが発生し、４つの有効フラ
グはすべて０になる。

【０１０８】波形メモリからの波形データの読み出しや
波形アドレス更新に伴うシフトにより、有効フラグが実
際どのように変化するかを（表２６）に示す。

【０１０９】

【表２６】

【０１１０】（表２６）において、説明のための便宜
上、各チャンネルとも有効フラグがすべて１である状態
から始めている。また、アドレス差ＤＩＦを第０〜３チ
ャンネルにおいてそれぞれ３，４，１，２としている。
また、優先度は基本優先度のみ用いている。左から右に
向かって時間が進行しており、”○”で囲んだ数値は、
波形メモリから波形データを読み出したことにより対応
する波形データが有効になったことを表し、”□”で囲
んだ数値は、波形アドレス更新に伴なってシフトしたこ
とを表している。第ｍチャンネルの波形アドレスが選択
され波形メモリに出力されるのは、チャンネル信号の値
がｍ以外の時であり、これは更新中の波形アドレスが選
択されるのを防止するためである。既に述べた（表３）
の基本優先度テーブルによって選択が禁止されている。

【０１１１】一方、波形データはシフトレジスタではな
く波形データメモリに記憶されているので、波形データ
のシフトは少し複雑になる。波形データメモリ３５３
は、書き込みアドレスと読み出しアドレスが分離してい
る２ポートメモリであり、データの書き込みと読み出し
が同時に行なえる。従って、メモリ中のデータをアドレ
ス”Ａ”からアドレス”Ｂ”へシフトするには、読み出
しアドレスに”Ａ”を、書き込みアドレスに”Ｂ”を指
定して、読み出しと書き込みを同時に行なえばよい。
（表２７）に、第ｍチャンネルにおける、波形データシ
フト数と読み出しアドレスと書き込みアドレスとシフト
される波形データの関係を示す。

【０１１２】

【表２７】

【０１１３】（表２７）において、ＷＤ０，ＷＤ１，Ｗ
Ｄ２，ＷＤ３はそれぞれ波形アドレスＷＡ０，ＷＡ１，
ＷＡ２，ＷＡ３に対応する波形データである。図１２
に、波形データのシフトの様子が示されている。読み出
しアドレスはシーケンス番号３，４，５において、それ
ぞれ４・ｍ＋１，４・ｍ＋２，４・ｍ＋３と固定化され
ているので、波形データシフト数に応じて（表２７）に
従って書き込みアドレスと書き込み信号が変化する。

【０１１４】次に、（３）の「補間演算のための波形デ
ータの波形データメモリ３５３からの読み出し」につい
て述べる。補間演算の次数に応じて必要な波形データの
数は異なるが、本実施例では、波形データのシフト動作
と波形データの読み出しタイミングを共通にして回路構
成やタイミングを簡単にするために、補間演算の次数に
関わらず４個の波形データＷＤ０〜ＷＤ４を読み出す。
この様子も、図１２に示されている。

【０１１５】波形データメモリ３５３から読み出された
波形データは、補間手段４５０へ送られるが、補間演算
の前に、その次数を決めなければならない。補間演算の
次数は、（表２８）に示す通りに、補間演算次数判定手
段４００において決定される。

【０１１６】

【表２８】

【０１１７】（表２８）に示すように、補間演算次数は
波形データの有効フラグの組み合わせによって決められ
る。これは、１次補間，２次補間，３次補間を説明した
図１４（ａ），（ｂ），（ｃ）より明らかである。波形
データＷＤ１とＷＤ２は、必ず波形メモリ３００から読
み出されるか、あるいは波形データメモリ３５３に記憶
されているので、補間演算の前までに、対応する有効フ
ラグＶＦ１ｍとＶＦ２ｍの値は１になっている。

【０１１８】次に、補間演算手段４５０において、補間
演算次数に応じて（数１）〜（数３）に示した補間演算
が行なわれる。図７に補間演算手段４５０の構成を示
す。１次補間である（数１）の係数をＫ１０，Ｋ１１と
すると、各係数はそれぞれ（数１９），（数２０）のよ
うに表される。数式の中では、各係数が”ｘ”の関数で
あることを明示するために、Ｋ１０（ｘ），Ｋ１１
（ｘ）のような表記を行なっている。ここで、”ｘ”は
波形アドレス小数部ＡＤＦに相当する。

【０１１９】

【数１９】

【０１２０】

【数２０】

【０１２１】同様に２次補間である（数２）の係数をＫ
２０，Ｋ２１，Ｋ２２とすると、各係数はそれぞれ（数
２１），（数２２），（数２３）のように表される。

【０１２２】

【数２１】

【０１２３】

【数２２】

【０１２４】

【数２３】

【０１２５】同様に３次補間である（数３）の係数をＫ
３０，Ｋ３１，Ｋ３２，Ｋ３３とすると、各係数はそれ
ぞれ（数２４），（数２５），（数２６），（数２７）
のように表される。

【０１２６】

【数２４】

【０１２７】

【数２５】

【０１２８】

【数２６】

【０１２９】

【数２７】

【０１３０】（数２６），（数２７）において、ｘ＝１
−ｙとおき、式を変形するとそれぞれ（数２８），（数
２９）のようになる。

【０１３１】

【数２８】

【０１３２】

【数２９】

【０１３３】つまり、ｘが０から１までの範囲におい
て、０．５を中心にしてＫ３１とＫ３２は対称であり、
Ｋ３０とＫ３３も対称になっている。

【０１３４】次に、補間演算手段４５０の動作について
説明する。まず、補間演算制御部４６４からのリセット
信号により、リセット機能付きラッチ４６３の内容が０
にリセットされる。次に、波形データ記憶手段３５０か
ら送られてきた波形データＷＤ０とセレクタ４６０から
選択された係数が乗算器４６１において乗算され、加算
器４６２においてラッチ４６３の内容と加算され、再び
ラッチ４６３に書き込まれる。同様に、波形データＷＤ
１，ＷＤ２，ＷＤ３に対しても乗算と加算が行なわれ、
その演算結果はラッチ４６３に書き込まれる。ＷＤ０〜
ＷＤ３に対する演算の終了後、波形アドレス整数部ＡＤ
Ｉと波形アドレス小数部ＡＤＦを合わせたアドレスに相
当する波形データが、ラッチ４６３に記憶されているこ
とになる。このデータを波形値と呼ぶ。

【０１３５】この乗算と加算の組み合わせは積和算と呼
ばれ、この積和算を操り返すことは畳み込み演算と呼ば
れる。３次補間では、４回の積和算が必要であるが、２
次補間では３回、１次補間では２回の積和算で十分であ
る。このため、余分な積和算では値０を乗算し、影響を
なくしている。この様子を、図１３に示す。セレクタ４
６０において、１次補間の場合には順に０，Ｋ１０，Ｋ
１１，０が選択され、２次補間の場合には順に０，Ｋ２
０，Ｋ２１，Ｋ２２が選択され、３次補間の場合には順
にＫ３０，Ｋ３１，Ｋ３２，Ｋ３３が選択される。これ
らの補間演算は、波形アドレス発生から１サンプリング
周期だけ時間的に遅れて行なわれている。従って、波形
アドレス小数部ＡＤＦは、４段のラッチ４６５，４６
６，４６７，４６８によって１サンプリング周期だけ遅
延された後、係数メモリのアドレスとして使用される。

【０１３６】前述した、係数Ｋ３１とＫ３２およびＫ３
０とＫ３３の対称性などを利用して、係数メモリの個数
を削減した補間演算手段４５０の別の構成を、図８に示
す。図８において、”１−ｘ”を計算するための加算器
４７１とセレクタ４７０が、図７に比べて追加されてお
り、逆に係数メモリが９個から５個に減少している。演
算のタイミングは、図７の構成の場合と同じである。

【０１３７】次に、波形値は波形混合手段５５０に送ら
れ、エンべロープと左右の定位を付加された後、全チャ
ンネルのデータが累算される。図９に波形混合手段５５
０の構成を示す。まず、乗算器５５３において、波形値
とエンベロープ値が乗算され、続いて乗算器５５４と乗
算器５５５において左右の定位（パンニング）が付加さ
れる。パンニングに関する情報は、図示しないマイコン
などによって、あらかじめ波形混合制御部５６２に与え
られており、パンデータＰＡＮとして、パンニング係数
メモリ５５１と５５２に与えられる。パンニング係数メ
モリ５５１は、パンデータＰＡＮを左チャンネル用音量
レベルＰＡＮＬに変換し、パンニング係数メモリ５５２
は、パンデータＰＡＮを右チャンネル用音量レベルＰＡ
ＮＲに変換する。左チャンネル用音量レベルＰＡＮＬと
右チャンネル用音量レベルＰＡＮＲの関係を（数３０）
に示す。

【０１３８】

【数３０】

【０１３９】つまり、左右のチャンネルの音量の二乗和
が一定になっている。これは、定位を変化させても、聴
感上の音量感を一定に保つためである。従って、パンデ
ータＰＡＮと左チャンネル用音量レベルＰＡＮＬ、およ
び、パンデータＰＡＮと右チャンネル用音量レベルＰＡ
ＮＲの関係は、それぞれ（数３１）と（数３２）のよう
に表される。

【０１４０】

【数３１】

【０１４１】

【数３２】

【０１４２】パンニングによる音量レベルが乗算された
後、加算器５５６とリセット機能付きラッチ５５８によ
って、第０〜３チャンネルのデータの左チャンネル側の
累算が行なわれる。まず、波形混合制御部５６２から出
力されるリセット信号によって、ラッチ５５８の内容が
０にクリアされる。次に、エンベロープとパンニングを
付加された第０チャンネルの波形値が、加算器５５６に
おいてラッチ５５８の内容と加算され、再びラッチ５５
８に書き込まれる。この値をＡＣＣ０とする。同様に、
第１〜チャンネルのデータが累算されていき、その値を
ＡＣＣ１，ＡＣＣ２，ＡＣＣ３と表す。ＡＣＣ３は第０
〜３チャンネルのデータを合計したものになり、ラッチ
５６０に書き込まれ、ＤＡＣ６００へ出力される。ラッ
チ５６０の内容は、１サンプリング周期に１回更新され
ることになる。この様子は、図１３および図１０に示さ
れている。こうして左チャンネルの楽音データが出力さ
れる。

【０１４３】加算器５５７とリセット付きラッチ５５９
およびラッチ５６１においても、同様に演算が行なわ
れ、ＤＡＣ６１０へ出力され、右チャンネルの楽音デー
タが出力される。

【０１４４】さらに、ＤＡＣ６００と６１０においてア
ナログ信号に変換され、サウンドシステム６２０によっ
て左右両チャンネルの楽音が発音される。

【０１４５】以上のように本実施例によれば、波形メモ
リを読み出すための波形アドレスを一旦記憶し、対応す
る波形データが既に読み出されているか否かを示す有効
フラグや発音の有無や音量などに応じて優先度をつけて
波形アドレスを選択することにより、波形の補間演算の
次数を高め、ノイズの少ない楽音を発生することができ
る。

【０１４６】なお、本実施例では、波形アドレスの選択
のための優先度を４種類の優先度テーブルを用いて決定
したが、音色、楽曲におけるパートなど他の音楽的要素
も優先度決定のために用いてもよいことは言うまでもな
い。

【０１４７】また、本実施例では、補間演算の次数を１
次から３次までの３段階としたが、次数は任意に決定し
てもよいことは言うまでもない。

【０１４８】また、本実施例では、１チャンネル分の演
算時間あたりの波形メモリの読み出し回数を２回とし、
補間演算の次数の最小値を１としたが、波形メモリの読
み出し回数を増やせば、補間演算の次数の最小値を１よ
り大きくすることができることは言うまでもない。

【０１４９】また、本実施例では、補間演算の方式とし
て多項式近似を用いたが、他の数学的近似方法を用いて
もよいことは言うまでもない。

【０１５０】また、本実施例では、最大同時発音数を４
として４チャンネルの時分割演算を行なったが、最大同
時発音数は演算量や演算速度や回路規模に応じて任意に
決定してもよいことは言うまでもない。

【０１５１】また、本実施例では、補間演算のための係
数メモリを、係数毎に別々にしたが、全部の係数メモリ
の合計容量は同じままで、少ない個数にまとめてもよい
ことは言うまでもない。

【０１５２】また、複数ある乗算器や加算器、メモリな
どをさらに時分割して使用して、それらの個数を減らし
てもよいことは言うまでもない。

【０１５３】

【発明の効果】以上のように本発明は、波形をサンプリ
ングして得た波形データを記憶した波形メモリと、前記
波形メモリを読み出すための波形アドレスを複数発生す
る波形アドレス発生手段と、前記波形アドレスを記憶す
る波形アドレス記憶手段と、前記波形アドレス記憶手段
に記憶された複数の波形アドレスの中から波形アドレス
を選択し波形メモリへ出力する波形アドレス選択手段
と、前記波形メモリから読み出された波形データを記憶
する波形データ記憶手段と、前記波形データ記憶手段に
記憶された波形データのうち前記波形アドレス記憶手段
に記憶されている波形アドレスに対応した波形データを
有効な波形データとして当該波形データの数に基づいて
補間演算の次数を決定する補間演算次数判定手段と、波
形データの補間演算を前記次数に従って行う補間演算手
段とを備え、時分割で複数の楽音を発生するように構成
したものであり、波形の補間演算の次数をできるだけ高
め、ノイズの少ない楽音を発生することができる優れた
楽音発生装置を実現できるものである。

【図面の簡単な説明】

【図１】本発明の実施例における楽音発生装置の構成図

【図２】本発明の実施例における波形アドレス発生手段
の構成図

【図３】本発明の実施例における波形アドレス記憶手段
と波形データシフト判定手段の構成図

【図４】本発明の実施例における波形アドレス選択手段
の構成図

【図５】本発明の実施例における波形データ記憶手段の
構成図

【図６】本発明の実施例における有効フラグ記憶部の構
成図

【図７】本発明の実施例における補間演算手段の構成図

【図８】本発明の実施例における補間演算手段の別の構
成図

【図９】本発明の実施例における波形混合手段の構成図

【図１０】本発明の実施例における全体動作のタイミン
グ図

【図１１】本発明の実施例における波形アドレス発生手
段と波形アドレス記憶手段と波形データシフト判定手段
のタイミング図

【図１２】本発明の実施例における波形データ記憶手段
のタイミング図

【図１３】本発明の実施例における補間演算手段と波形
混合手段のタイミング図

【図１４】（ａ）は１次補間の説明のための波形図（ｂ）は２次補間の説明のための波形図（ｃ）は３次補間の説明のための波形図

【図１５】本発明の実施例における波形アドレスと波形
データとアドレス差の説明のための波形図

【符号の説明】

１００波形アドレス発生手段１５０波形アドレス記憶手段２００波形アドレス選択手段２５０波形データシフト判定手段３００波形メモリ３５０波形データ記憶手段４００補間演算次数判定手段４５０補間演算手段５００エンベロープ発生手段５５０波形混合手段６００ＤＡＣ６１０ＤＡＣ６２０サウンドシステム７００時分割演算制御手段

Claims

(57)【特許請求の範囲】

【請求項１】波形をサンプリングして得た波形データ
を記憶した波形メモリと、前記波形メモリを読み出すた
めの波形アドレスを複数発生する波形アドレス発生手段
と、前記波形アドレスを記憶する波形アドレス記憶手段
と、前記波形アドレス記憶手段に記憶された複数の波形
アドレスの中から波形アドレスを選択し波形メモリへ出
力する波形アドレス選択手段と、前記波形メモリから読
み出された波形データを記憶する波形データ記憶手段
と、前記波形データ記憶手段に記憶された波形データの
うち前記波形アドレス記憶手段に記憶されている波形ア
ドレスに対応した波形データを有効な波形データとして
当該波形データの数に基づいて補間演算の次数を決定す
る補間演算次数判定手段と、波形データの補間演算を前
記次数に従って行う補間演算手段とを備え、時分割で複
数の楽音を発生するように構成したことを特徴とする楽
音発生装置。
【請求項２】前記波形アドレス選択手段は、既に前記
波形メモリから読み出され前記波形データ記憶手段に記
憶されている波形データに対応する波形アドレスは選択
しないように構成することにより、前記補間演算次数判
定手段は前記波形データ記憶手段に既に記憶された波形
データの数に基づいて補間演算の次数を決定するように
構成したことを特徴とする請求項１記載の楽音発生装
置。
【請求項３】前記波形アドレス選択手段は、波形アド
レスを選択する際の優先度判定部を有し、発音の有無、
音量、音色、楽曲におけるパートなどの音楽的要素のう
ち少なくとも１つに応じて優先度をつけて波形アドレス
を選択するように構成したことを特徴とする請求項１記
載の楽音発生装置。
【請求項４】前記補間演算次数判定手段で決定される
補間演算の次数が、１以上の整数となるように、１チャ
ンネル分の演算時間あたりの波形メモリの読み出し回数
を２回以上に設定するように構成したことを特徴とする
請求項１記載の楽音発生装置。