JPS6113757B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、デイジタル音色シンセサイザに関す
るものであつて、特に、デイジタルからアナログ
へのデコード（復号）において用いられる零次
（Zero−order）サンプル・ホールド回路によつて
発生される望ましくない雑音周波数を減じるため
の雑音除去回路に関するものである。

デイジタルデータを使用して、音楽音を生じさ
せるための多音シンセサイザは、周知の通りであ
る。たとえば、米国特許第3515729号は、波形デ
ータがメモリ中に記憶され、鍵盤上の選択された
鍵によつて決定される基本周波数において、１個
のまたはそれ以上の所定の波形の音楽音を発生す
るように使用されるデイジタルオルガンについて
述べている。デイジタル・データはデイジタル／
アナログ変換器によつてオーデイオ信号に変換さ
れる。デイジタル情報を使用してコンピユータ・
オルガンを提供するための別の音色シンセサイザ
については、米国特許第3809786号に述べられて
いる。これにおいて、望ましい音響波形を決定す
るデイジタル・データは、鍵盤上の１個またはそ
れ以上の鍵の操作に応じて、リアルタイムで計算
される。再び、デイジタル・データは、デイジタ
ル／アナログ変換器システムによつて、可聴（オ
ーデイオ）信号に変換される。「複音シンセサイ
ザーという題名で、1975年８月11日に提出した申
請中の米国特許第40856443号（特願昭51−93519
号：特開昭52−27621号）において、複数の別個
の音色発生器を有するシンセサイザが述べられて
いる。それぞれの音色発生器は、波形データを記
憶するためのシフトレジスタを含んでおり、デー
タは、楽音クロツクによつて制御される速度で送
り出され、楽音クロツクの周波数は、鍵盤上で選
択された特定の鍵によつて選択される。シフトレ
ジスタから転送されるデータは、デイジタル／ア
ナログ変換器に印加されて、所望の波形の対応す
るオーデイオ信号を発生する。これらのシステム
の各々において、デイジタル／アナログ変換器
は、一般に、零次サンプル値およびホールド値と
呼ばれ、時には“ボツクスカー（boxcar）”検知
器とも呼ばれるサンプルおよびホールド回路を具
えるものである。デイジタル数は、その瞬間振幅
が、デイジタル数の大きさによつて直接に決定さ
れるようなアナログ電圧にそれぞれのデイジタル
数値を変換することによつて、音響装置に適用さ
れるアナログ電圧に変換される。次に、サンプル
およびホールド回路は、その次のデイジタル数値
が、順々にその対応する電圧に変換され得るまで
出力における電圧レベルを維持する。

周期的間隔の全整数倍において、スペクトル成
分が形象化されるのは、データが周期的間隔で発
生するデイジタル変換システムの特徴である。デ
イジタル／アナログ変換器の場合には、この周期
的間隔は、連続的な変換がなされ、しばしばサン
プリング期間として参照される期間である。

デイジタル／アナログ変換のための補外装置
（extrapolating device）としての零次（Zero
order）サンプルおよびホールド回路の有効性
は、デイジタル・データ・シーケンスのスペクト
ル内容における最高周波数期間に関連してサンプ
リング周波数に依存する。一般的には、デイジタ
ル・データ・シーケンスにおける最高周波数期間
に比較して、サンプリング周波数が高ければ高い
程、望ましくない高調波成分の抑圧は、より一層
有効になる。上記の特許明細書に述べられている
ような型のデイジタル音色発生器においては、デ
イジタル／アナログ変換器のためのサンプリング
周波数は、最高周波数のための最低の有効サンプ
リング速度よりも高くなるように選択された。上
記のシステムにおいて、最高楽音C₇の基本周波
数は、₀₇＝2093Hzである。その場合に、サンプ
リング周波数_Sは、２×16×2093＝66976KHz以
上にされた。これは、鍵盤上で最高楽音の16倍音
の周波数の２倍である。65.4Hzの周波数を有する
楽音C₂が演奏される場合を考えると、零次サン
プルおよびホールド回路によつて基本周波数の減
衰は無視できるものとなる。イメージ周波数_S
−_C5において、零次サンプルおよびホールド回
路は、理論的には、イメージ信号について−
60.2dbの減衰を与える。

しかし、前述の特許において説明されているよ
うな音色発生器の場合においては、発生された音
色のサイクル当りの一定数のサンプル点（ポイン
ト）、例えば、発生された可聴信号のサイクル当
り32個の異なるサンプル点が存在する。かくし
て、効果的なサンプリング周波数は、そのような
場合には、発生された音色の基本周波数の32倍に
限定される。従つて、デイジタル／アナログ変換
器がより高い周波数でデータをサンプルするにし
ても、上り高いサンプル速度によつて付加的情報
は何も抽出されない。なぜなら変換器による連続
的サンプリングは、単に同一のポイントをくりか
えすだけであるからである。

有効サンプリング速度は、基本波を単に32倍す
るのみであるので、C₂に対する影像周波数は、
単に2027：62であり、零次サンプルおよびホール
ド回路は、−29.8dbの理論減衰を与える。これは
減衰の実質レベルであるかのように見えるかもし
れないが、人間の耳の感度は、2027.6Hzの影像周
波数におけるときの方が、65.4Hzの基本周波数に
おけるときよりも大きいのである。人間の耳にと
つての、周波数機能上の音の大きさの等化曲線
は、はじめてフレツチヤーとマンソンによつて
1933年に研究されたが、それは、二つの周波数に
対し18dbの音の大きさのレベルの違いを示して
いる。かくして、耳は、前述の特許に述べられて
いるサンプリングの過程で発生される影像周波数
において約18dbだけより敏感なのである。かく
して、−29.8dbの有効減衰を有する代りに、耳の
感度のために、これは約−11.8dbだけ減少され
る。

前述の出願中の特許出願に述べられている多音
シンセサイザにおいて発生され、耳の感度のため
に影像周波数を２倍するデータサンプルの数が、
32点から64点に増加されても、有効減衰はなお−
16dbより大きくないので、不所望の影像周波数
が著しく開きとられることを阻止するのに不十分
である。

サンプリングの過程で影像周波数が発生する音
の減少のための自明の解決法は、デイジタル／ア
ナログ変換器に続いて低減フイルタを使用するこ
とである。そのような配置は、各音色が独立した
チヤンネルを通じて発生される場合にのみ可能で
ある。その場合においても、フイルタの遮断周波
数は、発生される楽音の基本周波数と共に変化さ
れなければならないであろう。低減フイルタは、
米国特許3515792号に述べられていてデイジタル
オルガンにおいて、例えば、音色変換器が普通の
デイジタルチヤンネルと単一出力のデイジタル／
アナログ変換器チヤンネルを共用するような時間
多重が使用される場合には、全く使用されること
はできない。

本発明は、デイジタル音色発生器に対する零次
サンプルおよびホールド復号器（デコーダ）の減
衰特性を改善するための回路配置に関するもので
ある。この回路は、合成される音色の各基本周期
におけるデータ点（ポイント）の数を増加するこ
となく、また、音色発生システムのクロツク速度
を増加することなく、改良された減衰特性を達成
する。本発明によれば、これは、連続デイジタ
ル・データ点（ポイント）の間に線型補間
（linearinterpolation）をおくための回路を与える
ことによつて達成される。本発明の一実施例にお
いて、少なくとも７個の付加データ・ポイント
は、もとの順序の２個の連続的データ・ポイント
の各々の間に回路の補間によつて挿入される。従
つて、サンプリング速度は、８個のフアクタによ
つて有効に増大される。要約して言うならば、こ
れは、回路配置を行なうことによつて達成され
る。この回路配置においては、可聴信号上の一連
のサンプル点（ポイント）の振幅を限定する記憶
されたデータ語は、発生された楽音のピツチによ
り決定される速度で第１および第２レジスタに連
続的に転送される。その上、更に、第１レジスタ
から第２レジスタに転送されるとき、データ語
は、同一の所定速度でデイジタル／アナログ変換
器の入力に転送される。第１および第２レジスタ
に結合している減算および割算手段は、２個のレ
ジスタの中のデイジタル語の値における差に比例
する出力信号を発生する。この差信号（di
erence signal）は、第１レジスタからデイジタ
ル／アナログ変換器へ、前記所定速度よりも実質
的に大きい速度で、入力値を反復して増大するの
に使用される。デイジタル／アナログ変換器は、
増分速度と等しいか或いはより大きいサンプリン
グ速度で作動される。

本発明により十分に理解するために、添付の図
を参照しなければならない。

第１図を参照するに、ブロツク図形式で、前述
の申請中の米国特許第4085644号（特願昭51−
93519号：特開昭52−27621号）において述べられ
ている型の音色発生器に関連して操作するのに特
に適合した雑音減衰回路が示されている。そこで
述べられている様に、デイジタル音色発生器は、
楽音シフトレジスタ３５を具えている。楽音シフ
トレジスタは、デイジタル的に符号化された多数
の語で負荷されており、各語は、発生されるべき
音色波形上のサンプル点の振幅を表わしている。
楽音シフトレジスタに記憶される語の数は、発生
される可聴信号の１サイクルを限定するために用
いられるサンプル点の数に対応する。サンプル点
の数は、あらかじめ固定された数、例えば64であ
る。このデータは、基本周波数あるいは発生され
る可聴音色のピツチによつて決定される速度にお
いて、楽音シフトレジスタから繰り返し送られ
る。この目的のために、シフトパルスは、発生さ
れる音色の基本周波数に直接的に比例するように
周波数が制御されている楽音クロツク３７から導
き出される。より詳細に、例えば、申請中の米国
特許第4067254号（特願昭51−140616号：特開昭
52−65415号）これは、1975年11月25日付で出願
された「周波数ナンバー制御クロツク装置」であ
るが、これに詳細に述べられたような方法で楽音
クロツクの周波数が制御される。前記出願のなか
で述べられているような楽音クロツクは、発生さ
れる楽音のこの基本周波数を64倍の倍数で操作す
る。そして、その64のデータ語は、基本周波数の
１周期中にシフトレジスタから読み出される。

本発明の実施例においては、楽音クロツク３７
の周波数は、発生される楽音の基本周波数の８×
64倍となるように制御される。楽音クロツク３７
からの出力は、モジユロ８計数器２００に適用さ
れる。これは、８番目のクロツクパルス毎に楽音
シフトレジスタ３５のシフト入力に効果的に結合
するため８による割算回路として動作する。かく
して、楽音シフトレジスタ３５は、なお、発生さ
れる音色の基本周波数１周期の間に64回シフトさ
れる。

レジスタ３５から、各語がシフトされるたびに
それは、楽音シフトレジスタ３５の入力にフイー
ドバツクされ、また、ホールドレジスタ２０２に
結合される。ホールドレジスタ２０２の前の内容
は、順次に遅延レジスタ２０４に結合される。か
くして、若しAjが、時間tjにおいてシフトレジス
タからホールドレジスタ２０２へ転送されるデー
タ語を表わすならば、語Ａ_j-1は、時間ｔ_jにおい
て遅延レジスタに記憶される。楽音シフトレジス
タ３５からホールドレジスタへ、および、ホール
ドレジスタから遅延レジスタへのデータ語の転送
は、計数器２００から抽出されるシフトパルスに
同期化する。

ホールドレジスタ２０２及び遅延レジスタ２０
４の内容は、減算および８による演算回路２０６
の２個の入力に適用される。回路２０６は、ホー
ルドレジスタの値Ａ_jから遅延レジスタ２０２の
値Ａ_j-１を減算する。その差分値は、そのとき、
差分値の２進デイジツトを右方へ３桁シフトする
ことによつて８で割算される。そのとき、減算回
路２０６の出力の値Ｄ_jは、（Ａ_j−Ａ_j-1）／８と
等しくなる。代数符号を含むこの出力値は、加算
器２０８に適用される。この加算器は、値Ｄ_jを
累算器（アキユムレータ）レジスタ２０１に蓄積
された値に加算する。時間ｔ_jにおいて累算器レ
ジスタ２０１の現在値は、Ａ_j-1であり、これ
は、計数器２００の出力に応動して８番目のクロ
ツクパルスごとにゲート２０３を介してホールド
レジスタの出力から導き出されたものである。加
算器の出力は、計数器２００から導き出される残
りの７つのクロツクパルスの各々とともにゲート
２１２によつて累算器２１０の入力にゲートされ
る。かくして、累算器２１０の内容は、楽音クロ
ツク３７からの時間ｔ_jにおいて減算および演算
回路２０６の出力によつて各クロツクパルスに続
いて７回増分される。時間ｔ_j+1における次のク
ロツクパルスにより累算器は、ホールドレジスタ
２０２から抽出されたデータ語Ａ_jを負荷され、
それと同時に、ホールドレジスタは、ゲート２０
５を介してシフトレジスタから次のデータ語Ａ_j+
１を受け取る。

累算器２１０の内容が楽音クロツク３７と同期
して増分されるとき、増分値の各々は、デイジタ
ル／アナログ変換器２１４に結合され、各デイジ
タル値をサンプルおよびホールド回路２１６によ
る連続変換値の間に維持される比例電圧レベルに
変換する。サンブルおよびホールド回路２１６か
らの電圧出力は、音響システム２２０に印加さ
れ、連続的電圧サンプル値は、所望の波形を限定
する。

各データ語は、楽音シフトレジスタ３５からホ
ールドレジスタ２０２へ、楽音クロツク３７から
第８番目のクロツクパルスごとに累算器２１０に
転送されることがわかるであろう。データ語の累
算器への転送の間に、累算器２１０の内容は、シ
フトレジスタ３５から抽出される連続データ点間
の差の1/8に対応する増分量によつて７回増分さ
れる。かくして、この回路は、実際には、データ
語の間で補間し、各々の段階（ステツプ）を８増
分ステツプに分割することによつて連続データ点
の間のステツプを円滑にする。デイジタル／アナ
ログ変換器２１４のサンプリング速度は、補間速
度と同一周波数、即ち、楽音クロツク３７の出力
の周波数におけるものである。しかし、デイジタ
ル／アナログ変換器２１４及びサンブルおよびホ
ールド回路２１６が、楽音クロツク３７によつて
設定される補間波数と同一かそれより大きい周波
数において操作され得るということは注目すべき
ことである。

第１図に関連して述べた回路は、単一音色発生
器に対する雑音抑圧回路を開示している。この回
路は、すべての音色発生器からの可聴信号の電圧
を加算する加算回路網を介して音響システムに結
合される各音色発生器のサンプルおよびホールド
回路からのアナログ電圧出力により各音色発生器
に対し二重にされうるであろう。代りに、第２図
で示されているように、各音色発生器に対する累
算器は、２１０ａ，２１０ｂ，２１０ｃで示した
如く、データ選択回路２２２を介して時分割原理
で単一デイジタル／アナログ変換器２１４に印加
される。データ選択回路は、楽音クロツク３７の
最高周波数の倍数である高さを少なくとも有する
周波数を具える変換クロツク源２２４から抽出さ
れる高速切換あるいは整流子回路である。ここで
はその倍数は、データ選択回路によつてサンプル
された音色発生器の最大数に対応する。

第１図の回路は、米国特許第3809786号に述べ
られている回路の累算器１６の出力にホールド回
路２０２を結合することによつて、この特許で述
べられているコンピユータオルガンにおける雑音
抑圧回路としても使用され得る。同時に、楽音ク
ロツク３７は、発生される楽音の基本周波数に比
例して作動するのではなくて、計算サイクルの反
復周波数の８倍、即ち８／ｔ_xで作動する。

第３図を参照するに、前述した回路のデイジタ
ル補間ではなく、アナログ補間を与える雑音減少
回路の代りの実施例が示されている。

更に、シフトレジスタ３５からのデータ語は、
連続的にホールドレジスタ２０２および遅延レジ
スタ２０４に転送され、従つて連続データ語Ａ_j-
１およびＡ_jは、夫々遅延レジスタおよびホール
ドレジスタに蓄積される。レジスタ２０２および
２０４に結合される減算回路２２６は、差信号Ｄ
_j＝Ａ_j−Ａ_j-1を発生する。

データ値Ａ_j-1は、デイジタル／アナログ変換
器２３０に印加され、比例出力電圧を与える。こ
の電圧は、常にアナログ積分器回路２３２の初期
条件を設定するのに使用される。差データＤ_j
は、また、デイジタル／アナログ変換器２３４に
印加され、アナログ積分器回路２３２の入力に印
加される比例出力電圧を発生する。積分器回路の
出力は、直線的に変化する電圧であり、その変化
速度は、デイジタル／アナログ変換器２３４から
抽出される入力電圧の振幅に比例する。積分器の
出力における初期電圧は、デイジタル／アナログ
変換器２３０への出力に比例する。積分器２３２
の出力において、新しいデータ語の各々が、新し
い初期電圧レベルを設定するとき、その傾斜は、
減算回路によつて抽出される新しい差の値に従つ
て変化される。かくして、積分器の出力は、連続
データ語によつて決定される電圧レベル間の補間
を発生し、それによつて、データサンプル間の直
線補間を与える。

米国特許第3515792号においては、代りのデイ
ジタルオルガンの設計が示されており、この設計
においては、デイジタル波形データは、連続デー
タ点の振幅形式で蓄積されているのではなくて、
連続データ点間の振幅差の形式で蓄積されてい
る。このような場合においては、若し振幅点の順
序が、例えば、A₁からA₃₂までであれば、増分の
順序はD₁＝A₂−A₁，D₂＝A₃−A₂，……D₃₂＝A₁
−A₃₂となる。値D₁からD₃₂までが加算される場
合には、部分合計の順序はS₁＝D₁＝A₂−A₁，S₂
＝S₁＋D₂＝A₃−A₁……S₃₁＝S₃₀＋D₃₁＝A₃₂−
A₁，S₃₂＝S₃₁＋D₃₂＝０となる。このことから、
若しA₁が０に等しい場合には、部分合計は、振
幅A₁，A₂，……A₃₂等の反復順序即ち、所望波形
のサンプル点の振幅に等しくなる。

第４図を参照するに、振幅増分の順序を直線補
間に合体させる所望アナログ波形に変換するため
の雑音抑圧回路が示されている。

振幅増分値Ｄ_jは、順々に、例えば、デイジタ
ルオルガン用の前述の米国特許第3515792号に詳
細に述べられているような方法で発生される。振
幅増分を表わすデイジタルデータは、所定の速度
_１においてクロツク源２５２からのクロツクパ
ルスにより加算・累算器にシフトされる。この周
波数は、発生される音色の基本周波数の関数とし
て変化する。系列Ｄ_jは、A₁が０に等しいような
方法で発生されるものと仮定すれば、加算・累算
器２５０は、入力振幅増分Ｄ_jの連続する和
（running、sum）を加算する。

振幅増分値Ｄ_jの各々は、また、８分割回路２
５６を介してホールドレジスタ２５２に結合され
る。回路２５６は、実際に、２進符号化入力を３
桁だけ右方へシフトを行なう。かくして、各振幅
増分Ｄ_jに対する値Ｄ_j／８は、クロツク周波数
_１においてホールドレジスタ２５４中にシフトさ
れる。ホールドレジスタにおける値は、ANDゲ
ート２５８によつて、第２加算・累算器２６０に
ゲートされる。ゲート２５８は、周波数_２＝８
_１にあるクロツク源よりクロツクパルスにより
ストローブされる。加算・累算器２５０の内容
は、クロツク速度_１にあるクロツク源２５２か
らの各クロツクパルスにより加算・累算器２６０
にシフトされる。かくして、加算・累算器２６０
は、各クロツク間隔の開始においてＡ_j+1の値を
含む。この値は、そのとき、パルス速度_２にお
ける連続的クロツクパルスのホールドレジスタ２
５４の増分値により連続段階で増分される。

累算器２６０の内容は、デイジタル／アナログ
変換器２６４およびサンプルおよびホールド回路
の入力に転送され、音響システム２６８を駆動す
る階段状出力電圧を発生する。サンプリング速度
は、少なくとも周波数_２におけるものである
が、より高いものでもよい。連続的振幅増分を加
算するシステムに誤差の形成を防ぐために、32個
のデータサンプルのサイクルが完了した後毎に加
算・累算器をクリアすることが望ましい。これ
は、クロツク源２５２からのクリヤパルスによつ
てなされるであろう。

以上の説明から、直線補間を導入することによ
つて効果的にサンプリング速度を増大することに
より、デイジタル／アナログ変換器におけるデイ
ジタル音色発生器によつて発生される雑音を減少
或いは抑圧するための配置が提供されることが理
解されよう。本発明は、これまで提案されてきた
デイジタル音色発生器の数多くの異なるタイプに
応用されうるものである。本発明は、説明されて
きた特殊の音色発生器のみに限定されるものでは
なく、波形を限定するデイジタルデータが、デイ
ジタル／アナログ変換器の操作の有効サンプリン
グ速度を制限するいかなるデイジタル音色発生器
にも応用可能であることは明らかである。

以下本発明の実施の態様を列記する。

１ 信号変換手段は、累算器の出力に結合され、
その信号変換手段は、累算器において、連続的
データ語の各々の間で増分値の前記系列を受け
取る前記特許請求の範囲第３項記載の装置。

２ 変換手段は、累算器が加算器によつて増分さ
せられる速度に等しいか或いはそれよりも大き
い速度において、周期的に累算器の内容をサン
プリングするための手段を具える前記第１項記
載の装置。

【図面の簡単な説明】

第１図は、単一音色発生器により操作するため
の本発明の実施例のブロツク図である。第２図
は、多重音色発生器により操作するため第１図の
回路の変型のブロツク図である。第３図は、本発
明の別の実施例のブロツク図である。第４図は、
あるサンプル点から他のサンプル点へ、デイジタ
ル・データが、振幅の変化を表わす場合に適用で
きる本発明の更に他の実施例を示す。

Claims (1)

1. 【特許請求の範囲】 １ 可聴信号の連続する振幅値の差分をデイジタ
   ルデータとする信号源、 クロツク周波数_１を受けて周期的なクリヤ信
   号を含む複数の制御信号を発生するクロツク発生
   手段、 前記信号源からの出力に結合され信号源からの
   入力値の１／ｎのデイジタル値を出力する割算手
   段、 前記割算手段の出力に結合され、周波数_２＝
   ｎ・_１において累積された和に割算手段の出力
   を周期的に加算し、かつ前記クリア信号で周期的
   にクリヤされる加算器・累算器手段、 前記加算器・累算器手段の出力に結合され、少
   なくとも_２より高い周波数において累算された
   値を周期的にアナログ値に変換するためのデイジ
   タル／アナログ変換手段、 から構成したことを特徴とする楽音発生器用雑
   音減少回路。