JPS61182097A - 電子楽器における雑音減少装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は電子楽音合成に関するものであり、特に１個の
主タイミングクロックからすべての楽音を発生させる装
置の改良に関する。

発明の概要 可聴（ａｕｄｉｂｌｅ）楽音波形の１周期を定める等間
隔に置かれた点の対応する数の振幅に対応する複数のデ
ータワードを発生する楽音の基本周波数に対応する平均
速度で変換する楽器において、選択された楽音の全周波
数範囲を選択的に発生させるために１個のクロック源を
用いた周波数発生器が具えられている０作動された鍵ス
イッチに対応する周波数ナンバーをアキュムレータ中の
それ自体に周期的に加算する非整数周波数発生器が実施
されている。アキュムレータ内容の整数部分はメモリに
記憶された波形値をアドレスアウトするのに用いられる
。アキュムレータ内容の小数部分は、現在の読出された
波形データ値又は以前に読出された波形データ値をＤ−
Ａ変換器によってアナログ信号に変換する時を選択する
のに用いられる。

この時間選択は累算された内容の整数部分に対応づけら
れた波形アドレスの間隔が等しくないアドバンスによっ
て生じる望ましくないスペクトル雑音成分を減少させる
。

先行技術の説明 楽器の作動された鍵盤スイッチに対応するメモリアドレ
スアドバンス速度でメモリから波形データ点をアドレス
アウトするために一般に用いられる構成は、“周波数ナ
ンバーシステム”の−船名によって知られている方法を
用いることである。

周波数ナンバーメモリアドレッシングサブシステムにお
いては、作動されたくａオン”の位置にある）各鍵スイ
ッチに対応する周波数ナンバーが割当てられる。この割
当てられた周波数ナンバーは、論理主クロツク周波数と
乗算されると、楽音波形を表わすデータを記憶するメモ
リからデータがアクセスされるメモリアドレスアドバン
ス速度を発生させる。そのような非整数分周システムの
使用には、不快な雑音を発生させる機構が本来具ってい
る。この雑音が導入されるのは、周波数ナンバーが単純
な整数ではなくて無理数である２７Ｘの何らかの倍数で
あるからである０周波数ナンバーシステムに非整数分周
器を用いると、周波数ナンバーに対応する所望する正確
な平均周波数で発生するパルスをもったパルス列が発生
する。しかし、そのようなパルス列は間隔が一定してい
ないパルス間間隔を有する。

１個の主発振器から非整数周波数分割を実施するために
周波数ナンバーを用いるサブシステムは、そのいづもれ
か“選択的に制御された速度でメモリをアドレスする方
法および装置”と題した米国特許第３．６３９．９１３
号および第３．７４３．７５５号に記述されている。

周波数ナンバーシステムを非整数分周器を実施するため
に用いてメモリに波形データを記憶する楽音全生気にお
けるメモリアドレッシングデータを作る場合には、メモ
リアドバンス情報の間隔が等しくないと楽音発生システ
ムにきわめて不快な雑音を導入することになる。この雑
音は楽音の基本周波数とは高調波的に関係のない望まし
くない周波数成分の形で現われる。その結果何らかの種
類の一定しない音のひずみによって生じると思われる不
快な音響効果が生じる。

記憶された波形データ点を波形メモリから読出すために
用いられている周波数ナンバーシステムに固有の雑音を
減らすために、記憶されたデータ点値間の波形補間が用
いられている。“楽音波形発生器”と題する米国特許第
４．０３６．０９６号には、楽音波形のデジタル数字表
示の同一値を記憶するために２つのメモリが用いられて
いるシステムが記述されている。特定の瞬間の時間に対
する所望するデータ値は、記憶された２セットの波形デ
ータ点から直線補間値を計算することによって得られる
。

周波数ナンバーメモリアドバンスシステムにおける改良
された雑音減少が“電子楽器用楽音周波数発生器”と題
する米国特許第４，２５６，０６３号に記述されている
。この特許は、楽音波形１周期を定める等間隔に置かれ
た点の対応する数の振幅に対応する複数のデジタルデー
タワードを発生する楽音のピッチに比例する平均メモリ
アドバンス速度で読出す楽音発生システムを記述した。

全範囲の楽音を選択的に発生させる１個の主クロツク源
を用いる周波数タイミング発生器が用いられている。

加算器−アキユムレータ組合せに含まれるアキュムレー
タの内容に周波数ナンバーを反復して加算することによ
って動作する非整数周波数クロック発生器が実施されて
いる。累算された和の最上位ビットは、波形メモリに記
憶されている波形データ値をアクセスするのに用いられ
る。メモリアドバンスデータの不等間隔によって生じる
雑音は、最適振幅加重値（Ｗｅｉｇｈｔｉｎｇ　　　Ｖ
ａｌｕｅ）を一連の出力データ値に適用し、これらの重
みつき振幅値を合計して１つのデータ値を得て、それを
アナログ信号に変換して所望する楽音信号として与える
ことによって減少される。

メモリに記憶された楽音波形のデータ値を読出すために
周波数ナンバーメモリアドレッシングサブシステムを用
いる波形メモリアドレッシングシステムにおいて出会う
雑音問題の根源は、メモリアドレスが周波数ナンバーの
反復して累算された和から得られることである。この累
算された和は整数部分と分数又は小数部分とからなる。

整数部分は波形メモリからデータ点をアクセスするため
にアドレスとして用いられる。残念ながら必要とされる
波形値は、整数部分と小数部分との両方を含む全体の累
算された和に対応する値ではない。

波形メモリは和のすべての可能性のある小数部分に対す
るデータ点を含まない。記憶された波形データ点をアク
セスするのに整数部分のみを用いると、その結果性じる
波形は望ましくないスペクトル成分の形で雑音を含む。

累算された周波数ナンバーを用いる波形メモリアドレッ
シングシステムにおける雑音を減らすために一般に用い
られる技術は、累算された周波数ナンバーの整数部分と
小数部分の両方に対応する記憶されている欠測データ値
（ｍｉｓｓｉｎｇ　　ｄａｔａｖａｌｕｅ）に近似する
ために直線補間計算アルゴリズムを用いることである。

利用できる全体の小数部分部分を用いる代わりに、記憶
された連続データ点間の間隔を２のベキである何らかの
分数に分割する方がハードウェア構成からみて経済的な
ことがしばしばある０次に、累算された周波数ナンバー
の小数部分はその小数部分より小さいか又はその小数部
分に等しい２のベキによって近似される。

雑音減少技術として周波数ナンバーシステムに直線補間
を用いることにはもともと限界がある。

そのような技術では、記憶された連続するデータ点間の
波形は暗黙のうちに直線と仮定されているので、直線補
間は累算された周波数ナンバーに対応する真の波形デー
タ値の近似値をせいぜい与えることができるにすぎない
０発生した楽音波形におけるこの誤差又はグリッチは、
周波数ナンバーの不合理性（ｉｒｒａｔｉｏｎａｌｉｔ
ｙ）の故に読出された波形の連続する周期のうちのいろ
いろな場所で起きる。最終的な結果として、所望しない
スペクトル成分を含む残留雑音が起きる。もう１つの雑
音源は、２のベキである固定分数による累算された周波
数ナンバーの小数部分に対する近位法を用いることであ
る。そのような補間分数の数を増やしても雑音減少を改
善するには殆んど役立たない。という訳は、制限的誤差
源は記憶された連続的波形サンプル点間の直線近似にあ
るからである。

発明の目的 本発明は累算周波数ナンバーシステムにおける残留雑音
を減少させ、しかも直線補間計算アルゴリズムを用いな
い新規なサブシステムを提供する。

発明の要約 米国特許第４．０８５，６４４号（特願昭５ｌ−９３５
１９）に記述されている種類の複音シンセサイザにおい
ては、計算サイクルとデータ転送サイクルが独立して反
復実施されてデータを与え、このデータが楽音波形に変
換される。一連の計算サイクルが実施され、その各計算
サイクルが実施され、その各計算の期間中に主データセ
ットが発生する、主データセットは楽音波形の１周期を
定める１セットのデータ点を含む。

作動された鍵盤スイッチに対応する周波数ナンバーが発
生する。この周波数ナンバーは加算器とアキュムレータ
との組合せのうちのアキュムレータに周波数ナンバーを
周波数ナンバーを加算することによって非整数周波数発
生器を実施するのに用いられる０周波数ナンバーの累算
された和の整数部分は、計算サイクルの終りに波形メモ
リに記憶されている主データセットの要素をアドレスア
ウトするのに用いられる。周波数ナンバーの累算された
和の小数部分は、別の周波数ナンバーの加算が整数部分
に対する増分を生じさせるかどうかを決定するのに用い
られる。そのような増分が起きると、位相選択手段は次
の主データセット点が波形メモリから読出される時間を
進める（ａｄｖａｎｃｅ）この選択された時間アドバン
ス回路は、本発明のシステムのアドバンス時間選択機構
がないと発生する望ましくないスペクトル雑音の量を減
少させる。

発明の詳細な説明 本発明は“複音シンセサイザ”と題する米国特許第４．
０８５．．６４４号（特願昭５ｌ−９３５１９）に詳述
されている種類のノートクロック発生システムの改良を
指向する。この特許はここに参考のために述べである。

下記の説明において、参考のためにのべである特許に説
明されているすべてのシステム素子は、米国特許第４　
、０８５．６４４号（特願昭５ｌ−９３５１９）に現わ
れる同一数字の素子に対応する２桁数字によって識別さ
れる。

第１図は参考のために述べた米国特許第４．０８５゜６
４４号（特願昭５ｌ−９３５１９）に記述されているシ
ステムに対する変形および付加物として記述されている
本発明の実施例である。

上記の参考のために述べである米国特許に記述されてい
るように、複音シンセサイザは楽器鍵盤スイッチ１２の
配列を含む。１つ又は複数の鍵盤スイッチがスイッチ状
態を変化させて作動されるとく１オン”のスイッチ位置
になると）、音調検出・割当装置１４は作動された状態
に状態変化をした、検出すれた１！盤スイツチを符号化
し、作動された鍵スイッチに対応するノート情報を記憶
する。楽音発生器２０１　というラベルを付けられてい
るブロックに含まれる楽音発生器は、音調検出・割当装
置１４により発生された情報を用いて作動された各鍵ス
イッチに割当てられる。

音調検出・割当装置サブシステムの適当な構成は米国特
許第４，０２２，０９８号（特願昭５ｌ−１１０６５２
）に記述されている。この米国特許はここに参考のため
に述べである。

１つ又は複数の鍵スイッチが作動されると、実行制御回
路１６は反復する一連の計算サイクルを開始する。各計
算サイクルの期間中に、主データセットが計算される。

各主データセットは後述する方法で楽音を作るのに用い
られる６４のデータワードを含む。発生した楽音中の高
調波の最大数は３２、又は主データセットを構成するデ
ータ点の数の１７２にすぎない。

作動された鍵スイッチが鍵盤上で作動されたままの状態
になっているか又は押下されたままになっている一方で
、反復する一連の計算サイクルの期間中に主データセッ
トを連続的に再計算し記憶し、このデータをノートレジ
スタにロードできることが望ましい、楽音発生器２０１
　というラベルが付けられているシステムに含まれる各
楽音発生器に対応づけられたノートレジスタがある。

参考のために述べた米国特許第４．０８５．６４４　　
号（特願昭５１−９３５１９　）に記述されているよう
に、各計算サイクルの開始時に高調波カウンタ２０はそ
の最小、又は零カウント状態に初期設定される。

ワードカウンタ１９が実行制御回路１６によって増分さ
れそのモジュロカウンティング実施の故にその最小、又
は零カウント状態に戻る度毎に、実行制御回路１６は信
号を発生させ、この信号は高調波カウンタ２０のカウン
ト状態を増分させる。ワードカウンタ１９は主データセ
ットを構成するデータワード数である６４をモジュロと
してカウントするように実施されている。

各計算サイクルの開始時に、加算器−アキュムレータ２
１中のアキュムレータは実行制御回路１６によって零値
に初期設定される。ワードカウンタ１９が増分される度
毎に、加算器−アキュムレータ２１は高調波カウンタ２
０の現在のカウント状態をアキュムレータに含まれる和
に加算する。この加算はモジュロ６４で実施されている
。

加算器−アキニレレータ２１中のアキュムレータの内容
は正弦波関数表２４から三角関数値をアクセスするため
にメモリアドレスデコーダ２３によって用いられる。正
弦波関数表２４はＤの間隔で０くθ＜６４に対する三角
関数５ｉｎ（２πθ／６４）の値を記憶する固定メモリ
として実施するのが有利である。

Ｄは表（テーブル）分解（ｒｅｓｏｌｕｔｉｏｎ）定数
である。

メモリアドレスデコーダ２５は、高調波カウンタ２０の
カウント状態に応答して高調波係数メモリ２６に記憶さ
れている高調波係数を読出すのに用いられる。高調波係
数メモリ２６は３２の高調波係数を記憶し、それらの値
は発生した楽音中の３２の高調波の強さを決定する。

乗算器２８は正弦波関数表２４から読出された三角関数
データ値の値と、高調波係数メモリ２６から読出された
高調波係数の値との積を作り出す。乗算器２８によって
形成され作られた積の値は１人力として加算器３３へ与
えられる。

主レジスタ３４の内容は各計算サイクルの開始時に実行
制御回路１６によって零値に初期設定される。

実行制御回路１６によって与えられたタイミング信号に
応答してワードカウンタ１９が増分される度毎に、主レ
ジスタ３４の内容がワードカウンタ１９のカウント状態
に対応するアドレスにおいて読出され、１人力として加
算器３３へ与えられる。加算器３３へのデータ入力の和
は、ワードカウンタ１９のカウント状態に等しい、又は
対応するメモリ位置において主レジスタ３４に記憶され
る。ワードカウンタ１９が１サイクル６４カウントの完
全な３２サイクルだけ循環すると、主レジスタ３４は主
データセットを含む。

反復する一連の計算サイクル中の各計算サイクルに引き
続いて、転送サイクルが開始され実行される。転送サイ
クルの期間中に、主データセットは主レジスタ３４から
割当てられたノートレジスタへコピーされる。楽音発生
器２０１　というラベルが付けられているシステムブロ
ックに含まれる各楽音発生器に対応づけられたノートレ
ジスタがある。

第２図は楽音発生器２０１　というラベルが付けられて
いるシステムブロックに含まれる楽音発生器のうちの１
つの詳細を示す、第２図には１つの楽音発生器だけが明
示されているが、複数の楽音発生器の各々について同様
な配置がくり返されることが暗黙のうちに仮定されてい
る。

鍵盤スイッチが作動されたことを音調検出・割当装置１
４が検出すると、対応する周波数ナンバーが周波数ナン
バーメモリ１００から読出される。周波数ナンバーメモ
リ１００は２　　（＃−“ハ２）の値ヲ有する２進数書
式で記憶されたデータワードを含むアドレス可能な固定
メモリ　（ＲＯＭ）として実施することができる。但し
、ＮはＮ＝１．２．・・・、Ｍの値の範囲を有し、Ｍは
楽器鍵盤上の鍵スイツチ数に等しい。周波数ナンバーは
システムの論理クロックの周波数に関する発生した楽音
周波数の比を表わす。周波数ナンバーの詳細な説明は“
複音シンセサイザ用音調周波数発生器”と題する米国特
許第４．１１４．４９６号（特願昭５３−１０４１）に
含まれている。この特許はここに参考のために述べであ
る。

周波数ナンバーメモリ１００から読出された周波数ナン
バーは周波数ナンバーラッチ１０１に記憶される。

論理クロック１０２は等間隔に置かれたパルスの列を発
生させる。カウンタ１０４は論理クロック１０２によっ
て与えられたタイミングパルスによって増分される。カ
ウンタ１０４はモジュロ８をカウントするように実施さ
れている。その他のモジュロカウントをカウンタ１０４
に使用できることは雑音減少サブシステムの下記の説明
から明らかである。

カウンタ１０４の最大カウント状態は位相分解数（ｐｈ
ａｓｅ　　ｒｅｓｏｌｕｔｉｏｎ　ｎｕｇ＊ｂｅｒ）と
呼ばれる。

カウンタ１０４がその最小カウント状態１に増分される
度毎に、アドバンス（ＡＤＶＡＮＣＥ）信号が発生し、
加算器−アキュムレータ１０３および小数部加算器１０
５へ与えさらる。１０進数カウント伏態１は２進数カウ
ント状態零又は０００に相当する。

アドバンス信号に応答して、周波数ナンバーラッチ１０
１に記憶された周波数ナンバーは加算器−アキュムレー
タ１０３に含まれるアキュムレータの内容に加算される
。このアキュムレータの内容は周波数ナンバーの累算さ
れた和である。

主データセットからの波形データ点は、加算器−アキュ
ムレータ１０３に含まれている累算された周波数ナンバ
ーの６つの最上位ビットに応答してノートレジスタから
読出される。これらの６つの最上位ビットは累算された
周波数ナンバーの整数部分に対応する。

比較５１５１はノートレジスタから読出されたデータ値
と次点メモリ　（ｎｅｘｔ　ｐｏｉｎｔ　　■ｅｓｏｒ
ｙ）１１０に記憶されているデータ値とを比較する。こ
れらの２つのデータ値が等しくないと、比較器１５１は
記憶（ＳＴＯＲＥ）信号を発生させる。記憶信号に応答
して、次点メモリ１１０内にあるデータ値は現在点メモ
リ１１１内へ転送され、ノートレジスタ４７から読出さ
れたデータ値は次点メモリ１１０に記憶される。

これらの比較および記憶動作の結果、現在の波形データ
点は現在点メモリ１１１に記憶され、次の波形データ点
は次点メモリ１１０に記憶される。第２図に示されてい
る論理の残りの部分は、現在の波形データ点又は次の波
形データ点がＤ−Ａ変換器４７へ与えられる時を決定す
るのに用いられる。

カウントデコーダ１０６はカウンタ１０６の２進カウン
ト状態を復号し、データ選択回路１０９に接続されてい
る線のうちの１本に信号を与える。第２図には３本の線
のみが明示されているが、これは作図上の便宜のためで
あって、カウンタ１０４のモジュロ８の実施に対応する
８本の線を代表している。

小数部加算器１０５は周波数ナンバーラッチ１０１含ま
れている周波数ナンバーを加算器−アキュムレータ１０
３に含まれている累算された周波数ナンバーの分数又は
小数部分に加算する。この加算はカウンタ１０４が発生
させたアドバンス信号に応答して行われる。累算された
周波数ナンバーの小数部分は６つの最上位ビットに続く
２進ワードのビットの残りの部分からなる。

アドバンス信号に応答して、比較器１０７は小数部用算
器１０５が発生させた和と２進値１とを比較する。その
和が１より大きいか、又は１と等しいと、比較器１０７
はオーバフロー信号を発生させる。

オーバフロー信号の発生は、加算器−アキュムレータ１
０３中のアキュムレータが周波数ナンバーラッチ１０１
に記憶された周波数ナンバーによって次に増分される時
に、累算された周波数ナンバーの６つの最上位ビットで
現わされる数が１だけアドバンスすることを示す。この
ことは、次のアドレス信号が発生すると、新たなデータ
点が１増分のメモリアドバンスアドレスに対しノートレ
ジスタ４７から読出されることを示す。

比較器１０７によるオーバフロー信号の発生に応答して
、次のアドバンス信号がカウンタ１０４によって発生さ
れる前の成る次点において次点メモリ１１０に記憶され
たデータ点を選択する必要がある。

時点メモ１月１０に記憶されたデータ値又は現在点メモ
リ１１１に記憶されたデータ値の選択はデータ選択回路
１０９によって行われる。

比較器１０７が発生させたオーバフロー信号に応答して
、小数部デコーダ１０８は加算器−アキュムレータ１０
３に含まれる累算された周波数ナンバーの分数又は小数
部分の３つの最上位ビットを復号する。復号されたナン
バーは、信号データを小数部デコーダ１０８からデータ
選択回路１０９へ転送する８本の信号線のうちの１本を
通じて伝送される。

オーバフロー信号が発生しない場合には、データ選択回
路１０９は現在点メモリ１１１に記憶されたデータ点を
Ｄ−Ａ変換器４７へ転送する。オーバフロー信号が発生
し、カウンタ１０４のカウント状態が加算器−アキュム
レータ１０３に含まれる累算された周波数ナンバーの小
数部分の３つの最上位ビットによって表わされるナンバ
ーより大きいか又はそのナンバーに等しいと、データ選
択回路１０９は次点メモリに記憶されたデータ値をＤ−
Ａ変換器４７へ転送する。このデータ選択は小数部デコ
ーダ１０８およびカウントデコーダ１０６によってデー
タ選択回路１０９へ伝送されたデータに応答して行われ
る。

データ選択回路１０９の実施例は第３図に示されている
。小数部デコーダ１０８からの８本の信号線は図示され
ているように１セットのオアゲー目１５に接続されてい
る。線１はオアゲートの各々に接続されている。線２は
１セットのオアゲート２〜８に接続されている。線３は
１セットのオアゲート３〜８に接続されてる。平明にす
るためにその他の線については詳細な接続は示されてい
ないが、それらの線は最初の３本の線について示した方
法と同様の方法で接続されている。

１セットのオアゲート１１５の各々からの出力信号は、
１セット８つのアンドゲート１１６のうちの対応するゲ
ートの入力に接続される。カウントデコーダ１０６から
の対応ず葛信号もまた１セットのアンドゲート１１６に
接続される。１セットのアントゲ−［１６からの出力信
号はオアゲートｌ１７によって結合される。

オーバフロー信号が発生すると、アンドゲート１１Ｂは
累算された周波数ナンバーの小数部分の３つの最上位ビ
ットに等しい２進数より大きい、又はそれに等しいカウ
ンタ１０４の各カウント状態に対して２進“ｌ”論理状
態信号を発生させる。アンドゲート１１８からの“１”
状態に応答して、次点メモリ１１０に記憶されているデ
ータ値がＤ−Ａ変換器４７へ転送される。アンドゲート
１１８からの“０”状態に応答して、現在点メモ１月１
１に記憶されているデータ値がＤ−Ａ変換器４７へ転送
される。

Ｄ−Ａ変換器４７が発生させた出力信号は前言システム
１１によって可聴楽音に変換される。

第４図は複音発生器の拡張である本発明の１実施例を示
す。第４図は２つの楽音発生器のみが明示されているが
、より多数の楽音発生器への拡張は第４図および下記の
システム動作の説明から自明である。１００代の数字の
、ついているシステム素子ブロックは第１楽音発生器に
属するか、又は全部の楽音発生器によって共有されてい
る。２００代の数字のついているシステム素子ブロック
は第２楽音発生器に属する。計算サイクルが終了すると
、主レジスタ３４（第１図）内にある主データセットは
転送サイクルの期間中にノートレジスタ４７およびノー
トレジスタ２４７にコピーされる。

最初の検出された鍵盤スイッチ閉鎖に応答して、鍵検出
・割当装置１４は周波数ナンバーメモリ１００から対応
する周波数ナンバーをアドレスアウトし、この周波数ナ
ンバーは周波数ナンバーラッチ１０４に記憶される。第
１鍵盤スイツチが作動されたままになっている間に起き
る第２の検出された鍵スイツチ閉鎖に応答して、鍵検出
・割当装置１４は周波数ナンバーメモリ１００から対応
する周波数ナンバーをアドレスアウトし、この周波数ナ
ンバーは周波数ナンバーラッチ２０１に記憶される。

第１楽音発生器の加算器−アキュムレータ１０３は、カ
ウンタ１０４が発生させたアドバンス信号に応答してそ
の周波数ナンバー増分を受けとる。カウンタ１０４がｌ
Ｏ進カウント数１　（２進カウント０００）に対応する
その最小カウント状態にあると、アドバンス信号が発生
する。カウンタ１０４が１０進カウント２に対応するそ
の第２カウント状態にあると、第２楽音発生器に対応づ
けられた加算器−アキュムレータ２０３は周波数ナンバ
ー増分を受けとる。

Ｄ−Ａ変換器４７の前に挿入される加算器１３０が必要
な理由は、時間置換雑音減少サブシステムを用いた場合
には、他の楽音発生器の１つもまたすべての楽音発生器
によって共有されているＤ−Ａ変換器４７へ出力データ
点を与えるのと同時に２つ以上の楽音発生器がその次の
データ点に変化する可能性がきわめて高いからである。

第２図に示されているシステムでは、Ｄ−Ａ変換器４７
の変換速度は論理クロック１０２が発生させたタイミン
グパルスによって計時される。この変換速度は直線補間
計算アルゴリズムを用いた雑音減少サブシステムに通常
用いられる変換速度より８倍早い。

第５図に示しであるサブシステム配置は、Ｄ−Ａ変換器
４７に必要な変換速度を低下させるのに用いることがで
きる。データ選択回路１０９が比較器１０７からオーバ
フロー信号を受信しカウントデコーダ１０６からの信号
が小数部デコーダの信号と一致すると、サンプル信号が
発生する。このサンプル信号に応答して、Ｄ−Ａ変換器
４７はその人力２進信号をアナログ信号に変換する。こ
の方法によってＤ−Ａ変換器４７の変換速度はその入力
データが変化する時間に適合する。従って、変換速度は
雑音減少装置のない、又は従来の直線補間計算アルゴリ
ズムを用いる波形メモリ続出システムに必要な速度より
決して早くはならない。サンプル信号は第３図に示すア
ンドゲート１１８の出力から得ることができる。

以下本発明の実施の態様を列記する。

１、前記高調波アドレッシング手段は、タイミング信号
を与えるクロックと、 前記楽音波形の１周期に対応する前記複数のデータ語数
をモジュロとして前記タイミング信号をカウントするワ
ードカウンタと、 前記ワードカウンタがその最小カウント状態に戻る度毎
に増分される高調波カウンタと、前記高調波カウンタの
カウント状態に応答して、前記の予め選択された１セッ
トの高調波係数の要素を前記高調波係数メモリから読出
す高調波アＶレスデコーダを含む、 特許請求の範囲第１項による装置。

２、前記計算手段は、 前記タイミング信号に応答して前記高調波カウンタのカ
ウント状態をアキュムレータの内容に連続的に加算する
加算器−アキュムレータと、複数の三角正弦波関数値を
記憶する正弦波関数表と、 前記アキュムレータの内容に応答してアドレス信号を発
生させるアドレスデコーダ手段と、前記アドレス信号に
応答して前記正弦波関数表から三角正弦波関数値を読出
す正弦波関数アドレッシング手段と、 前記正弦波関数表から読出された前記三角正弦波関数値
および前記高調波係数メモリから読出された高調波係数
に応答し、前記楽音波形を定める等間隔に置かれた点の
振幅に対応する前記複数のデータワードを計算し前記波
形メモリ手段に記憶する主データセット計算手段とを含
む、 前記第１項による装置。

３、前記周波数発生手段は１セットの周波数ナンバーを
記憶する周波数ナンバーメモリ手段を含む特許請求の範
囲第１項による装置。

４、前記割当装置手段は、 前記複数の鍵スイッチのうちの作動された鍵スイッチに
応答して、対応する周波数ナンバーを前記周波数ナンバ
ーメモリ手段から読出す周波数ナンバーアドレッシング
手段を含む前記第３項による装置。

５、前記位相検出手段は、 前記波形メモリ手段から読出された前記データワードを
記憶する次点メモリ手段と、現在点データ値を記憶する
現在点メモリ手段と、 前記波形メモリ手段から読出されたデータワードの数値
が前記次点メモリ手段に記憶されているデータワードの
数値と等しいと比較信号を発生させる第１比較器手段と
、 前記比較信号が発生しないと、前記次点メモリ手段に記
憶されているデータワードを転送し前記現在点メモリ手
段に記憶させるデータ転送手段とを含む、 特許請求の範囲第１項による装置。

６、前記加算器−７キユムレー夕は、−位相タイミング
信号を与える論理クロックと、特定の位相分解数（ｐｈ
ａｓｅ　ｒｅｓｏｌｕｔｉｏｎ　ｎｕｍｂｅｒ）をモジ
ュロとして前記位相タイミング信号をカウントする位相
カウンタとを含む、 前記第５項による装置。

７、前記位相検出手段は更に、 周波数ナンバーの前記の累算された和の小数部分に加算
された前記の選択された周波数ナンバーが１に等しい、
又は１より大きい数値を有するとオーバフロー信号を発
生させる第２比較器手段と、 前記オーバフロー信号が発生すると前記現在点メモリ手
段に記憶された現在点データ値を選択し、オーバフロー
信号が発生し前記位相カウンタのカウント状態が前記の
累算された周波数ナンバーの和の小数部分より大きいか
又はその小数部分に等しいと前記次点メモリ手段に記憶
されたデータ語を選択するデータ選択手段と、を含む、 前記第６項による装置。

８、前記データ選択手段は、 前記次点メモリに記憶されている前記データワードが選
択されると変換信号を発生させる変換信号発生手段を含
む、 前記第７項による装置。

９、前記変換手段は、 前記データ選択手段によって選択されたデータワードを
前記変換信号に応答してアナログ信号に変換するＤ−Ａ
変換器手段を含む、前記第８項による装置。

１０、前記周波数ナンバー発生手段は１セットの周波数
ナンバーを記憶する周波数ナンバーメモリ手段を含む特
許請求の範囲第２項による装置。

１１、前記割当装置手段は、 前記複数の鍵スイッチのうちの作動された鍵スイッチに
応答して、対応する周波数ナンバーを前記周波数ナンバ
ーメモリから読出す周波数ナンバーアドレッシング手段
を含む、 前記第１０項による装置。

１２、前記位相検出手段は、 前記波形メモリ手段から読出された前記データワードを
記憶する次点メモリ手段と、現在点データ値を記憶する
現在点メモリ手段と、 前記波形メモリ手段から読出されたデータワードの数値
が前記次点メモリ手段に記憶されたデータワードの数値
に等しいと比較信号を発生させる第１比較器手段と、 前記比較信号が発生しないと、前記次点メモリ手段に記
憶されたデータワードを転送し前記現在点メモリ手段に
記憶するデータ転送手段とを含む、 特許請求の範囲第２項による装置。

１３、前記加算器−アキュムレータは、位相タイミング
信号を与える論理クロックと、特定の位相分解数（ｐｈ
ａｓｅ　ｒｅｓｏｌｕｔｉｏｎ　　ｎｕｍｂｅｒ）をモ
ジュロとして前記位相タイミング信号をカウントする位
相カウンタとを含む、 前記第１２項による装置。

１４、前記位相検出手段は更に、 前記の累算された周波数ナンバーの和の小数部分に加算
された前記の選択された周波数ナンバーが１に等しい、
又はｌより大きい数値を有するとオーバフロー信号を発
生させる第２比較器手段と、 前記オーバフロー信号が発生すると前記現在点メモリに
記憶されている現在点データ値を選択し、前記オーバフ
ロー信号が発生し前記位相カウンタのカウント状態が前
記の累算された周波数ナンバーの小数部分より大きいか
又はその小数部分に等しいと前記次点メモリ手段に記憶
されているデータワードを選択するデータ選択手段とを
含む、 前記第１３項による装置。

１５、前記データ選択手段は、 前記次点メモリに記憶されている前記データワードが選
択されると変換信号を発生させる変換信号発生手段を含
む、 前記第１４項による装置。

１６、前記変換手段は、 前記データ選択手段によって選択されたデータワードを
前記変換信号に応答してアナログ信号に変換するＤ−Ａ
変換器手段を含む、前記第１５項による装置。

【図面の簡単な説明】

第１図は、楽音波形発生器のシステムブロック図である
。 第２図は、楽音発生器のブロック図である。 第３図は、データ選択回路１０９の論理図である。 第４図は、本発明の別の実施例である。 第５図は、本発明の第２の別の実施例である。 第１図において、１２は楽器鍵盤スイッチ、１４は音調
検ａｔ当装置、１６は実行制御回路、１９はワードカウ
ンタ、２０は高調波カウンタ、２１は加算器−アキュム
レータ、２２はゲート、２３はメモリアドレスデコーダ
、２４は正弦波関数表、２５はメモリアドレスデコーダ
、２６は高調波係数メモリ、２８は乗算器、３３は加算
器、３４は主レジスタ、２０１は楽音発生器。

Claims (1)

1. 【特許請求の範囲】 １、楽音波形を定める等間隔に置かれた点の振幅に対応
   する複数のデータワードを予め選択された１セットの高
   調波係数から計算し、逐次転送し、発生する楽音のピッ
   チに比例した速度で楽音波形に変換する複数の鍵スイッ
   チを有する鍵盤作動楽器との組合せにおいて、 予じめ選択された１セットの高調波係数を記憶する高調
   波係数メモリ手段と、 波形メモリ手段と、 １セットの高調波係数を前記高調波係数メモリ手段から
   読出す高調波アドレッシング手段と、高調の読出された
   １セットの高調波係数に応答し、前記楽音波形を定める
   等間隔に置かれた点の振幅に対応する前記複数のデータ
   ワードを計算し前記波形メモリ手段に記憶する計算手段
   と、 前記楽器が発生させた楽音の基本周波数に対応する周波
   数ナンバーを与える周波数ナンバー発生手段と、 前記複数の鍵スイッチのうちの作動された鍵スイッチに
   応答し、前記周波数ナンバー発生手段から周波数ナンバ
   ーを選択する割当装置手段と、 前記の選択された周波数ナンバーを連続的に加算し、整
   数部分と小数部分とからなる周波数ナンバーの累算され
   た和を発生させる加算器−アキュムレータ手段と、 前記加算器−アキュムレータ手段に含まれる周波数ナン
   バーの累算された和の整数部分に対応するアドレスにお
   いて前記波形メモリ手段からデータワードを読出すメモ
   リアドレッシング手段と、 前記加算器−アキュムレータ手段に含まれる周波数ナン
   バーの累算された和の整数部分および小数部分に応答し
   、前記波形メモリ手段から読出されるデータワードを選
   択する位相検出手段と、 前記位相検出手段からの前記の選択されたデータワード
   を前記楽音に対応するアナログ信号に変換する変換手段
   と、を臭えることを特徴とする 楽音のなかの望ましくない周波数成分を減少させる装置
   。 ２、楽音波形を定める等間隔に置かれた点の振幅に対応
   する複数のデータワードを逐次波形メモリから読出し発
   生する楽音のピッチに比例した速度で楽音波形に変換す
   る複数の鍵スイッチを有する鍵盤作動楽器との組合せに
   おいて、楽音波形を定める等間隔に置かれた点の振幅に
   対応する前記複数のデータワードを記憶する波形メモリ
   手段と、 前記楽器により発生された楽音の基本周波数に対応する
   周波数ナンバーを与える周波数ナンバー発生手段と、 前記複数の鍵スイッチのうちの作動された鍵スイッチに
   応答して、前記周波数ナンバー発生手段から周波数ナン
   バーを選択する割当装置手段と、 前記の選択された周波数ナンバーを連続的に加算し、整
   数部分と小数部分とからなる周波数ナンバーの累算され
   た和を発生させる加算器−アキュムレータ手段と、 前記加算器−アキュムレータ手段に含まれる周波数ナン
   バーの累算された和の整数部分に対応するアドレスにお
   いて前記波形メモリ手段からデータワードを読出すメモ
   リアドレッシング手段と、 前記加算器−アキュムレータ手段に含まれる周波数ナン
   バーの累算された和の整数部分および小数部分に応答し
   、前記波形メモリ手段から読出されるデータワードを選
   択する位相検出手段と、 前記位相検出手段からの前記の選択されたデータワード
   を前記楽音に対応するアナログ信号に変換する変換手段
   と、を具えることを特徴とする 楽音のうちの望ましくない周波数成分を減少させる装置
   。