JPS6229794B2

JPS6229794B2 -

Info

Publication number: JPS6229794B2
Application number: JP56036595A
Authority: JP
Inventors: Takeshi Mitarai
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-03-16
Filing date: 1981-03-16
Publication date: 1987-06-29
Also published as: JPS57151998A

Description

【発明の詳細な説明】

この発明は電子楽器のエンベロープ制御装置に
関する。本出願人は先に、特願昭55−167583、発明の名
称「電子楽器のエンベロープ制御方式」による特
許出願を行なつた。この特許出願は、正弦波（あ
るいは余弦波）を記憶する波形メモリから、音階
周波数に応じた２つの正弦波（あるいは余弦波）
を同一周波数で且つ方向が互いに逆で、しかも同
じ量の位相シフトがなされた２つの波形として読
出し、また、読出された上記２つの波形を合成し
て、１つの正弦波（あるいは余弦波）を得るよう
にし、更にこのように合成して得られた正弦波
（あるいは余弦波）のエンベロープ制御を上記位
相シフト量を変化させることにより行なうように
した電子楽器である。而してこの電子楽器で波形
メモリから読出される正弦波を計算式で示すと、
例えば sin2π（ａ＋ｂ／２^ｎ） ………式(1) −sin2π（ａ−ｂ／２^ｎ） ………式(2) である。茲で、ａは音階周波数を与える周波数情
報を所定時間間隔（サンプリング周期）で累算し
て得られるデータ、ｂはエンベロープ情報を示す
データである。したがつて、上記式(1)、式(2)を合成して得られ
る波形は、 sin2π（ａ＋ｂ／２^ｎ）−sin2π（ａ−ｂ／２^ｎ）＝2cos2πａ／２^ｎ sin2πｂ／２^ｎ ………式(3) である。この場合、余弦波cos2πａ／２^ｎに対し、 2sin2πｂ／２^ｎをエンベロープ制御値として、エンベロープ制御が行なえるものである。ところで、上記エンベロープ制御値2sin2πｂ／２^ｎにおいてデータｂを、例えば、均等に増加あるい
は減少させた場合、第１図のような変化をするエ
ンベロープ波形が得られる。この場合、アタツク
部Ａでは、データｂを増加させ、デイケイ部Ｄで
は、減少させ、サステイン部Ｓでは変化を止め、
更にリリース部Ｒでは、データｂを減少させるも
のである。そして、上記アタツク部Ａ、デイケイ
部Ｄ、リリース部Ｒの各曲線がsin2πｂ／２^ｎにより得られる部分である。然しながら、第１図のエンベロープ波形の減衰
部、即ち、デイケイ部Ｄ、リリース部Ｒは共に、
上に凸の曲線となつており、減衰音の特性は下に
凸の指数関数型が楽音の場合適当であり、したが
つて、第１図の減衰エンベロープ曲線は、不適当
なものである欠点が残されている。このため、第１図の正弦波的エンベロープ波形
を指数関数的エンベロープ波形に変換する必要が
ある。そこで、正弦波（余弦波でもよい）を第２
図に示すような２つの直線L₁，L₂と仮定して、
この直線的変化を指数関数的変化に変換すること
が考えられる。ここで、直線L₁は、第２図に示
すように、正弦波の最大振幅値1.0の点（位相角
０度）と、この点から位相角が45度進んだ振幅値
１／√２の点とを結んで得られる直線であり、ま
た直線L₂は、上記位相角45度の点と位相角90度
（振幅値０）の点とを結んで得られる直線であ
る。そして、直線L₁，L₂について考えてみる
と、各直線L₁，L₂を夫々指数関数的曲線に変換
させる一方法として、基本時間Ｔごとに振幅を1/
２ずつ減衰させる方法が考えられる。なお、指数関数的なエンベロープを得る方法と
して、本出願人は、先に特願昭56−26994「エン
ベロープ減衰波形発生装置」による特許出願を行
なつた。このようにすれば、計算式から振幅値１／√２の点は、上記式(4)にｘ＝Ｔ／
２を代入するとき得られるから、直線L₁は基本
時間Ｔの半分のＴ／２の速度で減衰させればよい
ことが分かる。即ち、直線L₁の減衰速度を直線
L₂の減衰速度の２倍とするとき、直線L₁，L₂
は、ほぼなめらかな下に凸の指数関数的な曲線と
なるものである。上述のようにして、エンベロープの減衰曲線を
補正する回路を付加した場合、第１図に示すエン
ベロープ波形は、第３図に示す如きエンベロープ
波形に変換されるもので、即ち、第３図にみられ
るように、エンベロープ波形のデイケイ部D′、
リリース部R′は確かに好ましい減衰曲線となつ
ているが、一部、アタツク部A′も上記補正回路
を介するために下に凸の曲線となつて音楽的に好
ましくない点がまだ残されていることが分かる。
そこで、このアタツク部A′を少くとも直線に変
換する補正を更に行なう必要があるが、これはア
タツク部A′作成時のクロツクの周波数を可変と
したり、或いはカウンタの出力に所定タイミング
毎に、一定値（加数）を加えてアタツク波形を得
る場合に、上記加数を可変としたりする方法に
て、アタツク部A′の補正を行なうことが可能で
ある。この発明は、以上説明した事情を背景としてな
されたもので、その目的とするところは、正弦波
（余弦波）合成方式の電子楽器において、理想的
なエンベロープ波形によるエンベロープ制御を可
能とした電子楽器のエンベロープ制御装置を提供
することである。以下、第４図ないし第１２図を参照してこの発
明の一実施例を説明する。第４図は本実施例の主
要回路図を示すもので、図中１は、複数の演奏キ
ーが配設されたキーボードである。このキーボー
ド１からは、操作された演奏キーに対応するキー
コードが発生するようになつている。このキーコ
ードは、当該演奏キーのオクターブとノート（音
階）を示すコードである。上記キーコードは、周波数情報変換ROM（リ
ードオンリメモリ）２に供給される。この周波数
情報変換ROM２には、キーコードに対応する周
波数情報（即ち、位相角を示す情報）が記憶され
ており、この周波数情報は、累算器３に供給され
て累算指令（クロツクφについては後述する）
ごとに累算される。累算器３からは、例えば、13ビツトデータが出
力し、加算器４のＡ入力端子（A₁₂〜A₀）に供給
される。なお、上記13ビツトデータの最上位ビツ
ト（符号ビツト）のデータのみ排他的オアゲート
６₁₂を介し、Ａ入力端子A₁₂に供給されている。
一方、加算器４のＢ入力端子B₁₁〜B₀には、エン
ベロープ情報発生回路５からの12ビツトデータ
（データＺ）が排他的オアゲート６₁₁〜６_０を介
して供給される。また、加算器４のＢ入力端子
B₁₂（符号ビツト）及びキヤリー入力端子Cinに
は、クロツクφが供給される。上記エンベロープ情報発生回路５には、エンベ
ロープ制御指令、例えばキーボード１の演奏キー
のオン／オフ情報、あるいは予めスイツチにより
設定されたADSR（アタツク、デイケイ、サステ
イン、リリース）の各情報等が供給され、その情
報に応じて、エンベロープ制御するための12ビツ
トデータ（上記データＺ）が作成され、また、こ
のデータＺが上記排他的オアゲート６₁₁〜６_０に
与えられる。而してこの12ビツトデータは、この
発明の目的に沿つてエンベロープのアタツク部の
補正と、デイケイ、リリースの各部による減衰エ
ンベロープの補正が夫々なされているが、詳細は
後述する。なお、この排他的オアゲート６₁₁〜６
_０および排他的オアゲート６₁₂の一端には夫々、
クロツクφが与えられる。したがつて、クロツクφが“０”レベルのとき
には、加算器４は、上記Ａ入力端子とＢ入力端子
から夫々与えられる各13ビツトデータを加算し、
Ｓ出力端子S₁₂〜S₀から13ビツトデータとしてそ
の結果データを出力する。一方、上記クロツクφ
が“１”レベルのときには、加算器４は、Ａ入力
端子へ、上記符号ビツトのみレベルを反転して入
力される13ビツトデータと、Ｂ入力端子B₁₂への
入力データは、そのまま、またＢ入力端子B₁₁〜
B₀へ与えられる12ビツトデータはその各ビツト
のレベルを反転し、且つその値に「＋１」したデ
ータとを加算し、Ｓ入力端子から13ビツトの結果
データを出力する。加算器４から出力される13ビツトデータは、サ
イン波部７に与えられ、該サイン波部７のアドレ
ス指定を行なう。このサイン波部７には、第５図
に示す如きサイン波の波高値（振幅値）が２¹³
（8192）のサンプル点に分割されて記憶されてい
る。そしてサイン波部７からは、11ビツトデータ
（D₁₀〜D₀）が波高値を示すデータとして出力され
る。即ち、最上位ビツト（D₁₀）は符号ビツトで、
また第10ビツトないし最下位ビツト（D₉〜D₀）
は、小数点以下のデータを示すビツトである。な
お、第６図には、第５図のサイン波のうち、位相
角０〜90度までの波形（波高値）の詳細を示す。
而して位相角90（π／２）〜180（π）度までの
波形は位相角０〜90（π／２）度の波形と位相角
90（π／２）度を中心に線対称の関係にあり、ま
た、位相角180（π）〜360（２π）度の波形は、
位相角０〜180（π）度までの波形の符号を反転
したものに等しい関係にある。サイン波部７からの11ビツトデータは、累算器
８のＡ入力端子A₁₀〜A₀に与えられ累算される。
なお、この累算器８は、上記クロツクφがインバ
ータ９により反転された信号、即ち、クロツク
の立上りのタイミングでリセツトされる。そして
累算器８からは、12ビツトデータがその出力端子
S₁₁〜S₀から出力される。即ち、この12ビツトデ
ータのうち、最上位ビツト（S₁₁）は符号ビツト、
第11ビツト（S₁₀）は２位のビツト、第10ビツト
（S₉）〜最下位ビツト（S₀）は小数点以下のデータ
を示すビツトである。上記累算器８から出力される12ビツトデータ
は、ラツチ１０にクロツクの立上りのタイミン
グにて読込まれ、また、その出力データはＤ／Ａ
変換器に与えられて、アナログ信号に変換され、
音響変換回路を介して放音される。次に、第７図を参照して上記エンベロープ情報
発生回路５の具体的構成を説明する。図中、１５
は加算器で、この加算器１５は、Ａ入力端子A₆
〜A₀、Ｂ入力端子B₆〜B₀へ夫々入力される７ビ
ツトデータを加算し、その結果データ（７ビツト
データ）をＳ出力端子S₆〜S₀から出力する。而し
て加算器１５のＡ入力端子には、上記結果データ
がクロツクφにより読込動作が行なわれるバツフ
ア１６を介し、リサーキユレートされて、供給さ
れる一方、Ｂ入力端子には、エンベロープのアタ
ツク期間中は、後述するクロツクCKAO〜CKA7
が各クロツクの出力タイミングで＋１データとし
て供給され、またデイケイ期間中は、７ビツトオ
ール“１”データがクロツクCKDの出力タイミ
ングで−１データとして供給され、更に、サステ
イン期間中は、７ビツトオール“０”データが供
給され、また、リリース期間中はクロツクCKD
がその出力タイミングで−１データとして、供給
される構成となつている。即ち、上記結果データのうち、上位３ビツトデ
ータS₆〜S₄がバツフア１６を介し、デコーダ１７
に供給されている。このデコーダ１７には、また
制御部（図示略）から出力される信号Ｕ／Ｄが供
給されている。この信号Ｕ／Ｄは、エンベロープ
のアタツク期間中“１”レベルの信号として出力
される一方、デイケイ、サステイン、リリースの
各期間、即ち、減衰エンベロープの期間は“０”
レベルの信号として出力される信号である。そし
てデコーダ１７の出力ラインl₀〜l₇からは、上記
信号Ｕ／Ｄが“１”レベルの期間中において、上
記結果データS₆〜S₄が「000」〜「111」に順次変
化するとき、順次“１”信号が出力し、対応する
ゲート回路G₀〜G₇を駆動して、各ゲート回路G₀
〜G₇を開成する。また、信号Ｕ／Ｄが“０”レ
ベルの期間中においては、デコーダ１７の出力ラ
インl₈から“１”信号が出力し、ゲート回路G₈を
開成する。一方、ゲート回路G₀〜G₇には夫々、第８図に
示すような周期で出力されるクロツクCKA0〜
CKA7が供給され、また、ゲート回路G₈には、ク
ロツクCKDが供給されている。そして各ゲート
回路G₀〜G₈の開成中に各ゲート回路G₀〜G₈から
出力されるクロツクCKA0〜CKA7、CKDは
夫々、アンドゲート１８に与えられる。茲で、上記クロツクCKA0は、第８図に示すよ
うにクロツクCKA1の1/2周期（周波数２倍）で
出力されるクロツクであり、また、クロツク
CKA1は、クロツクCKA2の1/2周期で出力される
クロツクであり、以下、同様にしてクロツク
CKA3〜CKA7は順次周期が倍となるクロツクで
ある。また、クロツクCKDは図示しないが、上
記クロツクCKA0〜CKA7の何れかと同一周期、
または、クロツクCKA0〜CKA7と分周関係にあ
るクロツクである。次に、上記アンドゲート１８の他の入力信号に
ついて説明する。即ち、上記結果データS₆〜S₀が
バツフア１６、また対応するインバータ１９_６〜
１９_０を介し、アンドゲート２１に夫々入力され
ている。また、アンドゲート２１には、信号Ｕ／
Ｄがインバータ２０を介し入力されている。而し
てアンドゲート２１の出力は、信号CDと称し、
制御部に送出されるほか、インバータ２２を介
し、アンドゲート１８に与えられている。また、上記結果データの上位４ビツトデータS₆
〜S₃および信号Ｕ／Ｄが共に、アンドゲート２３
に供給され、また、その出力は信号CAと称し、
制御部に送出されるほか、インバータ２４を介し
アンドゲート１８に供給される。更に、アンドゲ
ート１８には、サステイン期間中“０”レベル、
サステイン期間以外のアタツク、デイケイ、リリ
ースの各期間中“１”レベルの信号として、制御
部から送出される信号CSが供給されている。そ
してアンドゲート１８の出力は、加算器１５のＢ
入力端子B₆〜B₀の入力側に設けられたゲート回
路２５_６〜２５_０を駆動し、開閉制御する。ま
た、ゲート回路２５_０には、信号Ｕ／Ｄがアンド
ゲート２６を介し入力される一方、ゲート回路２
５_６〜２５_０には夫々、信号が７個のアン
ドゲート群２７を介し、入力されている。アンドゲート１８，２６の入力信号およびアン
ドゲート群２７の入力信号を上記構成によるよう
にした結果、加算器１５のＢ入力端子への入力デ
ータが上述したように、アタツク、デイケイ、サ
ステイン、リリースの各期間において夫々、異な
るようになり、バツフア１６の出力データｙは、
第９図に示すような状態で変化するものとなる。
而して、第９図にみられるように、上記回路によ
つてエンベロープのアタツク部Ａが補正され、音
楽的に好ましい上に凸の曲線となるものである。次に、第９図に示した出力データｙの直線的な
減衰エンベロープ曲線（デイケイ部Ｄ、リリース
部Ｒ）を、第１０図に示すような下に凸の減衰エ
ンベロープ曲線に補正する回路の構成を説明す
る。上記加算器１５の結果データの上位４ビツト
データS₆〜S₃がバツフア１６を介し、デコーダ２
８に与えている。そして、デコーダ２８の出力ラ
インL₀〜L₆からは、結果データS₆〜S₄が「000」
〜「110」に順次変化するとき、順次“１”信号
が出力し、また、出力ラインL₇からは結果デー
タS₆〜S₃が「1110」のとき“１”信号が出力し、
更に、出力ラインL₈からは結果データS₆〜S₃が
「1111」のとき“１”信号が出力する。上記出力ラインL₁〜L₈の出力信号は夫々、シ
フタを構成する対応するゲート回路２９_１〜２９
_８を駆動して開閉制御する。また、出力ライン
L₀〜L₆の出力信号は、夫々、対応するゲート回
路３０_０〜３０_６を駆動する。更に、出力ライン
L₀〜L₇の出力信号は夫々、対応するゲート回路
３１_０〜３１_７，３２_０〜３２_７，３３_０〜３３
_７を駆動する。一方、ゲート回路２９_１〜２９_８には夫々
“１”信号が入力され、また、ゲート回路３０_０
〜３０_６，３１_０〜３１_７，３２_０〜３２_７，３
３_０〜３３_７には夫々、上記加算器１５の結果デ
ータのデータS₃，S₂，S₁，S₀が入力されている。
そしてゲート回路２９_１〜２９_８の各出力信号は
夫々、データＺを出力する出力ラインZ₄〜Z₁₁に
供給されている。また、ゲート回路３０_０，３０
_１〜３０_６の各出力信号は夫々、出力ラインZ₃，
Z₃〜Z₈に供給されている。更に、ゲート回路３１
_０，３１_１〜３１_７の各出力信号は夫々、出力ラ
インZ₂，Z₂〜Z₉に供給されている。また、ゲート
回路３２_０，３２_１〜３２_７は夫々、出力ライン
Z₁，Z₁〜Z₈に供給されている。更にまた、ゲート
回路３３_０，３３_１〜３３_７の各出力信号は
夫々、出力ラインZ₀，Z₀〜Z₇に供給されている。
そして出力ラインZ₁₁〜Z₀の他端には信号“０”
が供給されている。上記構成により、第９図のデータｙは、第１０
図に示す波形のデータＺに補正され、好ましい減
衰エンベロープが得られる。次に、上記実施例の動作を説明する。先ず、回
路全体の一般的な動作を説明すると、クロツクφ
とその反転クロツク（累算指令）は夫々、交互
に“０”レベルと、“１”レベルを繰返すクロツ
クである。いま説明の便宜上、クロツクφが
“０”レベルのときをタイミングT₀、クロツクφ
が“１”レベルのときをタイミングT₁と称する
ことにする。したがつて、第４図に示す回路は２
つのタイミングT₀，T₁にて時分割的に動作する
ようになつている。即ち、上記累算器３は、累算
指令が“１”となる都度、操作されている演奏
キーに応じた周波数情報を加算し、その累算結果
データを加算器４に印加する。加算器４では、タイミングT₀では、Ｂ入力端
子へはエンベロープ発生回路５からのデータＺが
そのまま供給されるから、該データＺとＡ入力端
子へのデータとの加算が行なわれる。また、タイ
ミングT₁では、Ａ入力端子へは、上記累算結果
データの符号ビツトのみのレベルが反転して入力
され、また、Ｂ入力端子へは上記データＺの各ビ
ツトのレベルを反転し、且つ、その値に＋１した
データが入力されるから、加算器４はＡ入力端
子、Ｂ入力端子へのこれら入力データを加算する
動作を実行する。そして、各タイミングT₀，T₁
における各加算結果データは、サイン波部７に印
加される。したがつて、サイン波部７は、タイミングT₀
とタイミングT₁では、一般に異なつてアドレス
指定され、その結果、各々のタイミングでこのサ
イン波部７から読出されたデータは、累算器８に
より累算される。そして、その累算結果はラツチ
１０にクロツクの立上りのタイミングでラツチ
される。次に、エンベロープ情報発生回路５の動作を具
体的に説明すると、ある演奏キーがオンされる以
前には、バツフア１６はクリア状態にあり、デー
タｙは７ビツトオール“０”である。また、信号
CSは“１”として出力されている。上記演奏キーがタイミングt₀にてオンされる
と、信号Ｕ／Ｄが“１”として出力されはじめ
る。このため、インバータ２０の出力が“０”と
なり、したがつて、アンドゲート２１の出力が
“０”、即ち、インバータ２２の出力が“１”とな
る。また、アンドゲート２３の出力は、加算器１
５の出力データS₆〜S₀のうち、上位４ビツトデー
タS₆〜S₃がオール“１”になるまでの間、“０”
であり、したがつてこの間、インバータ２４の出
力は“１”である。この結果、演奏キーのオン操作と共に、アンド
ゲート１８が開放される。一方、デコーダ１７は
上記出力データS₆〜S₄をデコードし、いまこのデ
ータS₆〜S₄が「000」であるから先ず、出力ライ
ンl₀から“１”信号を出力し、ゲート回路G₀を開
成している。したがつて、上記ゲート回路G₀の
開成中、クロツクCKA0がアンドゲート１８に供
給され、該アンドゲート１８から出力されてゲー
ト回路２５_０〜２５_６に供給される。一方、いま信号Ｕ／Ｄが“１”のためアンドゲ
ート２６、アンドゲート群２７のうち、アンドゲ
ート２６のみが開成し、したがつてゲート回路２
５_０にのみ“１”信号が供給され、また、ゲート
回路２５_１〜２５_６には、“０”信号が供給され
ている。したがつて、加算器１５のＢ入力端子
B₆〜B₀には、クロツクCKA0の出力ごとに、デー
タ「0000001」、即ち、＋１データが供給され、Ａ
入力端子へのデータとの加算が行なわれる。この
結果、その加算結果データS₆〜S₀は「0000000」、
「0000001」、「0000010」、……と１つずつ増大し、
バツフア１６を介し、Ａ入力端子A₆〜A₀へリサ
ーキユレートされると共に、データｙとして出力
され、デコーダ２８、ゲート回路２９_１〜２９
_８，……３３_０〜３３_７へ供給される。そして16発のクロツクCKA0が出力し、タイミ
ングt₁にて上記加算結果データS₆〜S₀が
「0010000」となるとデコーダ１７は、その出力ラ
インl₁から“１”信号を出力しはじめ、この結
果、ゲート回路G₀が閉成し、且つゲート回路G₁
のみが開成し、クロツクCKA0の２倍の周期（周
波数1/2）のクロツクCKA1がアンドゲート１８
へ供給されはじめる。したがつて以後、、加算器
１５は、以前の1/2の速度で＋１動作を実行す
る。第９図のタイミングt₀〜t₁間の波形は、デー
タｙの変化し示している。一方、上記タイミングt₀〜t₁間において、デコ
ーダ２８では、出力ラインL₀のみから“１”信
号が出力し、ゲート回路３０_０，３１_０，３２
_０，３３_０のみを開成している。そして、出力ラ
インZ₀〜Z₃に夫々、加算器１５の加算結果データ
S₀〜S₃が供給され、また、出力ラインZ₄〜Z₁₁に
は共に、“０”信号が供給されている。したがつ
てタイミングt₀〜t₁間において出力データＺは、
「00000000S₃S₂S₁S₀」の変化を示し、第１０図の
タイミングt₀〜t₁に示す波形となる。タイミングt₁〜t₂間にクロツクCKA1が16発出
力する間、出力データｙは、第９図のタイミング
t₁〜t₂間に示す波形となる。そしてタイミングt₂
に上記加算結果データS₆〜S₀が「0100000」とな
ると、デコーダ１７は以後、出力ラインl₂のみか
ら“１”信号を出力してゲート回路G₂のみを開
成し、クロツクCKA1の２倍の周期のクロツク
CKA2をアンドゲート１８に供給しはじめる。こ
のため、タイミングt₂以後、加算器１５は、以前
の1/2の速度で＋１動作を実行する。一方、上記タイミングt₁〜t₂間において、デコ
ーダ２８では、出力ラインL₁のみから“１”信
号を出力し、ゲート回路２９_１，３０_１，３１
_１，３２_１，３３_１のみを開成している。そし
て、出力ラインZ₀〜Z₃に夫々、加算器１５の加算
結果データS₀〜S₃が供給され、また出力ラインZ₄
には、“１”信号が供給され、更に出力ラインZ₅
〜Z₁₁には共に、“０”信号が供給される。したが
つてタイミングt₁〜t₂間において出力データＺは
「00000001S₃S₂S₁S₀」の変化を示し、第１０図の
タイミングt₁〜t₂に示す波形となる。以下は上述同様な動作が、上記加算結果データ
S₆〜S₀が「1111000」となるタイミングt₈まで繰
返され、この間、タイミングt₃，t₄，t₅，t₆，t₇に
てデコーダ１７は出力ラインl₃，l₄，l₅，l₆，l₇か
ら順次“１”信号を出力開始し、クロツク
CKA3、CKA4、CKA5、CKA6、CKA7を順次ア
ンドゲート１８に供給する。この結果、加算器１
５はタイミングt₃，t₄，t₅，t₆，t₇から順次、それ
以前の1/2の速度による＋１動作を実行開始し、
第９図のタイミングt₃〜t₄，t₄〜t₅，t₅〜t₆，t₆〜
t₇，t₇〜t₈のようなデータｙの変化が示される。一方、上記タイミングt₂〜t₃，t₃〜t₄，t₄〜t₅，
t₅〜t₆，t₆〜t₇，t₇〜t₈の間、デコーダ２８では、
出力ラインL₂，L₃，L₄，L₅，L₆，L₇から順次
“１”信号を出力し、この間、出力ラインZ₁₁〜Z₀
から夫々出力するデータＺは、
「0000001S₃S₂S₁S₀」、「000001S₃S₂S₁S₀00」、
「00001S₃S₂S₁S₀000」、「0001S₃S₂S₁S₀0000」、
「001S₃S₂S₁S₀00000」、「01S₂S₁S₀0000000」と変化
し、第１０図に示す波形となる。タイミングt₈にて加算結果データS₆〜S₀が
「1111000」となると、アンドゲート２３の出力
（信号CA）が“１”となり、アタツク期間の終了
が制御部に示され、また、アンドゲート１８が一
時的に閉成する。一方、制御部は“１”の信号
CAを入力後、“０”の信号Ｕ／Ｄを出力しはじめ
る。このため、デコーダ１７は、出力ラインl₈か
ら以後、“１”信号を出力し、ゲート回路G₈のみ
を開成するので、クロツクCKDがアンドゲート
１８に与えられるようになる。而して信号Ｕ／Ｄ
が“０”に変化した時点から、アンドゲート２３
の出力が、再び“０”となり、したがつて、イン
バータ２４の出力も再び“１”となり、これによ
り、アンドゲート１８が再び開成し、上記クロツ
クCKDを出力しはじめる。ところで、信号Ｕ／
Ｄが“０”となつたため、信号が“１”と
なり、これに応じて以後、アンドゲート群２７が
開成し、ゲート回路２５_６〜２５_０と共に、
“１”信号を供給する。このため、加算器１５の
Ｂ入力端子B₆〜B₀には、アタツク期間の終了
（タイミングt₈）後、クロツクCKDの出力タイミン
グでオール“１”信号が入力されるようになる。
而して加算器１５は、Ａ入力端子A₆〜A₀への入
力データ「1111000」をＢ入力端子B₆〜B₀への入
力データ「1111111」とを加算し、この結果デー
タは「−１」されたデータ「1110111」となる。
そして、このようにして、８発のクロツクCKD
が出力しおわると、タイミングt₉となり、この
間、上記結果データは、−１ずつされて
「1110000」となる（第９図参照）。一方、タイミングt₈にてデコーダ２８の出力ラ
インL₈が“１”となるため、このタイミングt₈で
データＺが「100000000000」となり、次いで、１
発目のクロツクCKDの出力後からタイミングt₉に
なるまでの間、出力ラインL₇の出力が“１”と
なつてデータＺは「01S₂S₁S₀0000000」により１
ずつ減少し、第１０図のタイミングt₈〜t₉の波形
となる。なお、このt₈〜t₉の時間は、t₉〜t₁₀，t₁₁
〜t₁₂……の時間の1/2である。従つて、第２図に
おいて説明した如く、直線L₁（これがt₈〜t₉の部
分に相当する）の減衰時間が直線L₂（t₉〜t₁₁，
t₁₁〜t₁₂……の部分に相当する）の減衰時間に対
して半分となつている。そして更に、クロツクCKDが16発出力される
タイミングt₉〜t₁₀の間、上記加算結果データS₆〜
S₀は−１ずつされて、タイミングt₁₀では
「1100000」となる。一方、この間データＺは、出
力ラインL₆が“１”信号を出力しているため
「001S₃S₂S₁S₀00000」の変化をし、１ずつ減少す
る。そして、タイミングt₁₀にて、上記加算結果
データS₆〜S₀が「1100000」となると、この内容
が制御部により検出され、信号CSが“０”とさ
れる。即ち、いまの場合、このレベルがサステイ
ンレベルとされている。このため、アンドゲート
１８が閉成してクロツクCKDの出力が禁止さ
れ、これに応じて上記加算結果データS₆〜S₀が
「1100000」のまま保持され、したがつて、データ
Ｚも「001000000000」に保持される結果、デイケ
イ期間が終了してサステイン期間が開始する。次に、タイミングt₁₁にて演奏キーがオフされ
ると、制御部は信号CSを再び“１”として出力
し、アンドゲート１８を開成させる。このため、
クロツクCKDが再び出力開始し、加算器１５は
１ずつの減算動作を、クロツクCKDの出力タイ
ミング毎に実行する。即ち、タイミングt₁₁〜
t₁₂，t₁₂〜t₁₃，t₁₃〜t₁₄，t₁₄〜t₁₅，t₁₅〜t₁₆，t₁₆〜
t₁₇間において上記加算結果データS₆〜S₀の上位
３ビツトデータS₆〜S₄は夫々、「101」、「100」、
「011」、「010」、「001」、「000」となり、このた
め、タイミングt₁₁〜t₁₇間においては、データｙ
は、第９図に示すように一定速度で、直線的に減
衰する波形となる。一方、上記タイミングt₁₁〜t₁₂，t₁₂〜t₁₃，t₁₃〜
t₁₄，t₁₄〜t₁₅，t₁₅〜t₁₆，t₁₆〜t₁₇間において、デコ
ーダ２８では、出力ラインL₅，L₄，L₃，L₂，
L₁，L₀から順次“１”信号を出力し、このため
データＺは夫々、「0001S₃S₂S₁S₀0000」、
「00001S₃S₂S₁S₀000」、「000001S₃S₂S₁S₀00」、
「0000001S₃S₂S₁S₀0」、「00000001S₃S₂S₁S₀」、
「00000000S₃S₂S₁S₀」となつて、第１０図に示す
ような波形となり、タイミングt₁₇にてデータｙ
がオール“０”、したがつてデータＺもオール
“０”となると、エンベロープ制御動作が終了す
る。茲で、上述したエンベロープ情報制御回路５に
おけるエンベロープのアタツク部の補正動作と、
減衰エンベロープの補正動作の模様をタイミング
別に分類して第１表に示す。

【表】演奏キーのキーオン時から、そのキーオフ後、
エンベロープが終了するまでの間、第１０図に示
すように変化するデータＺは、上述したように、
排他的オアゲート６₁₁〜６_０を介し加算器４のＢ
入力端子へ印加され、Ａ入力端子へのデータと加
算される。いまこのことを数式を用いて表現すると、次の
ようになる。いま“ａ”を累算器３から出力され
るデータとする。そしてタイミングT₀では、各
データａ、Ｚは直接、加算器４の入力端子A₀〜
A₁₂，B₀〜B₁₂に与えられるため、加算器４の出力
はａ＋Ｚであり、そしてそのデータがサイン波部
７に供給されるため、累算器８に入力し累算され
るデータは、 sin2πａ＋Ｚ／２^１３＝sin（ａ＋Ｚ）π／４０９６
………式(5) となる。また、タイミングT₁では、累算器３から与え
られるデータａの最上位ビツト（符号ビツト）を
排他的オアゲート６₁₂にて反転し、更にエンベロ
ープ情報発生回路５から与えられるデータＺの各
ビツトを排他的オアゲート６_０〜６₁₁にて反転
し、且つ加算器４のキヤリー入力端子cinに
“１”信号を与えるため、累算器８にて累算され
るデータは、 −sin2πａ−Ｚ／２^１３＝−sin（ａ−Ｚ）π／４０９
６………式(6) となる。したがつて累算器８の出力は、 sin（ａ＋Ｚ）π／４０９６−sin（ａ−Ｚ）π／４０９
６＝2Cosａπ／４０９６sinＺπ／４０９６………式(7) となる。したがつて、上記エンベロープ情報発生回路５
の出力データＺ（即ち、排他的オアゲート６_０〜
６₁₁を介し加算器４のＢ入力端子へ印加されるデ
ータ）によつて、この実施例の電子楽器では、エ
ンベロープ制御が行なえることが判明したもので
あり、即ち、その場合のエンベロープ制御値は、 2sinＺπ／４０９６ ………式(8) である。第１１図は、上記式(8)に第１０図のデータＺを
入力して、その各値を図示したものであり、良好
なエンベロープが本実施例によつて得られたこと
が分かる。次に、第１２図を参照してエンベロープ制御に
ついて具体的に説明する。先ず、キーオン時でエ
ンベロープ波形が出力していないときには、エン
ベロープ情報発生回路５から出力するデータＺは
「０」である。したがつて、各T₀のタイミングで
は、サイン波部７から読出される波高値は式(5)か
らsinａπ／４０９６である。他方、各T₁のタイミング
では、サイン波部７から読出される波高値は式(6)か
ら−sinａπ／４０９６である。第１２Ａ図は、上記状態を説明するもので、同
図１は、タイミングT₀にてサイン波部７から読
出される波高値を、また、同図２はタイミング
T₁にてサイン波部７から読出される波高値を
夫々示している。このように、第１２Ａ図−１，
２は位相がπ（180゜）相違する為、波高値の符
号が反対であり、両者を加算した結果データ、即
ち、ラツチ１０の出力データは、第１２Ａ図−３
に示す如くなり、波形が何ら出力しないことにな
る。そしてキーオン後は、上記状態からエンベロー
プ情報発生回路５が出力データＺを「2048」（＝
「0100000000000」）に向けて徐々に増大すること
により、上記位相のずれが大きくなつて、出力波
形の波高値も徐々に小さくなつてゆく。第１２Ｂ
図−１，２，３は、この状態を示している。そして、上記出力データＺが「2048」となる
と、第１２Ｃ図−１，２に夫々示すように、タイ
ミングT₀，T₁にてサイン波部７から夫々読出さ
れる波高値は同一位相のデータとなり、その出力
波形は、第１２Ｃ図−３に示す如く、最大レベル
（振幅が２）となる。そのことは、T₀のタイミン
グで式(5)よりcosａπ／４０９６が読出され、またT₁の
タイミングで式(6)よりcosａπ／４０９６が読出され、両者
を加算することにより2cosａπ／４０９６の波形が出力する
ことからも自明である。したがつて、演奏キーのキーオン時において、
出力レベルが０レベルから最大レベルまで急激に
上昇するアタツク部では、上記出力データＺを
「０」から「2048」まで急激に増大すればよい
（第１０図参照）。そして、このアタツクの状態か
らデイケイの状態に移行するには、上記データＺ
を「2048」から所定値（例えば本実施例では
「512」）まで順次減少させる。そして、サステイ
ン状態では上記データＺを上記所定値（「512」）
に保持せしめる。この結果、出力レベルは一定と
なる。そして、演奏キーのキーオフ検出時から上
記データＺを「０」まで徐々に減少させれば、リ
リース状態となり、次いでデータＺが「０」とな
れば、出力レベルは０となり、楽音が出力しなく
なる。以上はADSRの各エンベロープ状態を有する場
合を説明したが、オルガン音のようにアタツク、
サステイン、リリースの３つのエンベロープ状態
を有する場合、あるいは他のエンベロープ状態を
有する場合についても同様にして、エンベロープ
制御を行なえる。尚、上記実施例では、サイン波部７を１個のみ
設けてタイミングT₀，T₁の２つのタイミングに
よる時分割処理によつて、上記式(7)を導く式(5)、
式(6)の２つのサイン波形を読出すようにしたが、
２個のサイン波部を設け、例えばその一方には累
算器３とエンベロープ情報発生回路５の各出力デ
ータの和の値を印加し、また、他方のサイン波部
には上記各出力データの差の値を印加し、而して
その結果、双方のサイン波部から出力されるデー
タを加算器で加算出力するようにすれば、時分割
処理を行なわずとも、上記２つのサイン波形を読
出すことは可能である。また、上記実施例では2¹³＝8192のサンプル点
に分割して、１周期のサイン波をサイン波部７に
記憶し、また、このサイン波を読出したが、一般
に２ⁿサンプル点に分割してサイン波を読出すよ
うにした場合、サイン波部から読出される第１、
第２の波形は、 sin2πａ＋Ｚ／２^ｎ ………式(9) −sin2πａ−Ｚ／２^ｎ ………式(10) となり、その合成波形は、 2Cosａπ／２^ｎ−１・sinＺπ／２^ｎ−１………式(
11) となる。更に上記データａ、データＺを加算器４のＡ入
力端子、Ｂ入力端子へ夫々入力させるとき、排他
的オアゲート６₁₂を除けば、次式の如く、本実施
例回路は動作することになる。 sin2πａ＋Ｚ／２^１３＋sin2πａ−Ｚ／２^１３＝2sinａπ／２^１２・cosＺπ／２^１２ ………式(12) そしてこの場合、エンベロープ制御値は、 2cosＺπ／２^１２ ………式（13）である。また、本実施例の回路に他のゲート回路を付加
する等すれば、 −sin2πａ＋Ｚ／２^１３＋sin2πａ−Ｚ／２^１３＝−2cosａπ／２^１２・sinＺπ／２^１２………式（14
）となし得、この場合のエンベロープ制御値は、 −2sinＺπ／２^１２ ………式（15）となる。その他、演算方式は種々変更しうることは明白
である。また、上記実施例では、サイン波部７に１周期
のサイン波を記憶して、これを読出すようにした
が、例えば1/4周期、1/2周期のサイン波を記憶し
ておき、また、それをアクセスする場合、アドレ
スを折返して読出しを行なつたり、あるいは出力
波形の符号を反転したりすることにより、少い記
憶容量で波形１周期分のデータを得ることも出来
る。更にこの場合、1/4周期または1/2周期のサイ
ン波の各サンプル点の波高値のほかに、あるサン
プル点と＋１した次のサンプル点の各波高値間の
差分値を記憶しておいた波高値と差分値とを共に
読出すようにし、而して上記差分値から隣接する
２サンプル点間の複数のサンプル点に対する補間
値を得るようにすれば、サイン波部の記憶容量を
増加させることなく、更に良好なサイン波を得る
ことができる。更に、また上記実施例では、演奏キーの操作に
応じて当該音階周波数のサイン波、即ち、基本波
を得るようにしたが、時分割処理および周波数情
報変換ROM２の出力を、所定ビツトシフトする
処理を行なえば、基本波および高次の倍音波を得
ることができ、これにより高調波成分も加えた所
望の波形を得ることができる。加えて、上記実施例では、音階に対応する周波
数情報を位相角の違いにより得たが、音階周波数
に応じた周波数のクロツクを発生させ、このクロ
ツクによつて、順次波形メモリのアドレスをイン
クリメントするようにしてもよい。その場合は、
サイン波をメモリに記憶する際、波高値の代りに
差分値を記憶させるようにしてもよい。また、エンベロープのアタツク部の補正を上記
実施例では、クロツクの周波数を切換えて行なつ
たが、カウンタの出力に所定タイミング毎に、一
定値（加数）を加えてアタツク波形を得る方法を
採用して、その場合に、加数を変化させるように
して、アタツク部の補正を行なつてもよい。更に、減衰エンベロープを得るのに、上記実施
例では、ゲート回路２９_１〜２９_８……３３_０〜
３３_７から成るシフタにより構成したが、シフト
レジスタを利用したり、あるいは減衰量の大きさ
に応じてクロツクの周波数を切換えたりする等、
他の方法を利用することができる。また、上記実施例では、下に凸の減衰エンベロ
ープを得る為に、第２図に示す如く、正弦波（余
弦波）を２つの直線部L₁，L₂に近似し、この直
線に対して減衰曲線（指数曲線）を得るように変
換処理を行なつたが、複数の直線に正弦波（余弦
波）を近似して、その直線を指数曲線に変換処理
するようにしても良い。即ち、その場合、各直線
毎に、減衰速度を変化する（エンベロープ値が大
なるときほど早く、小になるにつれておそくす
る）よう制御すれば下に凸の良好な指数関数曲線
が得られるものである。この発明は、以上説明したように、エンベロー
プのデイケイ部あるいはリリース部においては、
エンベロープが下に凸の指数関数的波形をとるよ
うに、エンベロープの計数動作をする計数手段の
出力を、その上位側ビツト信号でその下位側ビツ
ト信号のシフトレベルを制御してビツトシフトを
行い、上記計数手段の出力が直線的変化をすると
き、指数関数的変化をする出力を得るように変換
する変換手段を設け、しかも、エンベロープのア
タツク部が、直線的なもしくは上に凸のエンベロ
ープ波形をとるよう、上記変換手段の指数関数的
出力を補正するために、エンベロープのアタツク
部において、上記計数手段に与えるクロツクを周
波数が徐々に低くなるクロツク信号とするよう計
数動作制御手段にて切換制御し、上記変換手段の
変換出力であるエンベロープデータにより、音階
周波数に応じて同一周波数を有し、位相が互いに
逆方向にシフトされた２つの正弦波（あるいは余
弦波）の位相のシフト量の変化速度を時間的に変
化させるようにしてエンベロープ制御がなされた
１つの正弦波（あるいは余弦波）を発生するよう
にした電子楽器のエンベロープ制御装置を提供し
たので、エンベロープの各部が最適な波形をもつ
ようになり、音楽的に好ましい楽音のエンベロー
プ制御が可能となる。

【図面の簡単な説明】

第１図は本出願人の発明である特願昭55−
167583による電子楽器のエンベロープ制御方式に
よつて得られるエンベロープの波形図、第２図は
1/4周期分の正弦波（あるいは余弦波）を直線近
似した状態を示す図、第３図は第１図のエンベロ
ープの減衰部を指数関数的曲線に補正した場合の
状態を示す図、第４図は本発明の一実施例の要部
の回路構成図、第５図はサイン波部７に記憶され
ている１周期分の正弦波を示す図、第６図は第５
図の正弦波のうち、位相角０度〜90度までの波形
の詳細図、第７図はエンベロープ情報発生回路５
の詳細回路構成図、第８図は上記エンベロープ情
報発生回路５にて使用するクロツクCKA0〜
CKA7の波形図、第９図は第７図中のデータｙの
波形図、第１０図は第７図中のデータＺの波形
図、第１１図は上記データＺにもとづくエンベロ
ープ制御値の波形図、第１２Ａ，Ｂ，Ｃ図は
夫々、サイン波部７から時分割的に読出された２
つの波形と、その波形を合成してエンベロープ制
御がなされた波形とを示す図である。１……キー
ボード、２……周波数情報変換ROM、３……累
算器、４……加算器、５……エンベロープ情報発
生回路、６_０〜６₁₂……排他的オアゲート、７…
…サイン波部、８……累算器、１５……加算器、
１７……デコーダ、１８……アンドゲート、２８
……デコーダ、２９_１〜２９_８，３０_０〜３０
_６，３１_０〜３１_７，３２_０〜３２_７，３３_０〜
３３_７……ゲート回路（シフタ）。

Claims

【特許請求の範囲】１正弦波（あるいは余弦波）を記憶する波形メ
モリから、音階周波数に応じて上記正弦波（ある
いは余弦波）を同一周波数を有し、時間とともに
変化するエンベロープデータに従つた量だけ位相
が互いに逆方向にシフトされた２つの波形として
読出し、該読出された上記２つの波形を合成して
上記２つの波形の相対的な位相のシフト量に基づ
きエンベロープ制御がなされた１つの正弦波（あ
るいは余弦波）を発生する電子楽器において、入力されるクロツク信号に従つて計数動作する
計数手段と、上記計数手段に対し、エンベロープのアタツク
部においては、上記計数手段の出力の増大に伴い
段階的に低い周波数のクロツク信号に入力を切り
換えて計数動作させ、エンベロープのデイケイ部
あるいはリリース部においては、上記計数手段に
一定の周波数のクロツク信号を入力して計数動作
させる計数動作制御手段と、上記計数手段に接続され、この計数手段の出力
の上位側ビツト信号により定まるシフトレベルに
応じて、下位側ビツト信号をビツトシフトするよ
うにし、上記エンベロープのアタツク部において
は、上記計数手段出力をほぼ直線的に変化するエ
ンベロープデータに変換し、上記エンベロープの
デイケイ部あるいはリリース部においては、上記
計数手段の計数出力を下に凸の指数関数的変化を
するエンベロープデータに変換する変換手段と、を具備し、上記変換手段からの上記エンベロープ
データにより上記２つの波形の相対的な位相のシ
フト量の変化速度を時間的に変更するようにして
エンベロープ制御がなされた上記１つの正弦波
（あるいは余弦波）を発生するようにしたことを
特徴とする電子楽器のエンベロープ制御装置。