JPS5839B2 - 電子楽器 - Google Patents

Description

【発明の詳細な説明】 本発明は楽音を合成するため重みづけられたＮ倍の周波
数までの方形波を時分割的に出力する方形波発生装置を
具えた電子楽器に関するものである。

従来電子楽器の楽音合成方式は基本的には純正弦波の合
成が考えられている。

楽音を周期波形ｈ（ｔ）とすれば、フーリエ級数の展開
式 で表わされる。

ここで３０倍音までをきり、τ時間毎のサンプリングを
すれば で表わされる。

これを時分割で３０倍音までを楽音と同期して波形計算
し、かつ８音を同時に発音しようとすれば２ＫＨｚの楽
音においては２８．８ＭＨｚのクロックが最低必要にな
る。

このため高い音域に対しては高調波抑止を行なうことに
より７．２ＭＨｚ程度まで下げることは可能であるが、
それでもこれを実現する回路は複雑となり回路の集積化
という点では依然困難である。

本発明の目的は所望の楽音を少ない原波形で合成し構成
を簡単化した電子楽器を提供することである。

前記目的を達成するため、本発明の電子楽器はキーコー
ドデータアサイナより送出される時分割キーコードを各
々対応する２逆打号の角速度情報で記憶した記憶装置、
該記憶装置の出力を第１のクロックで累算し基本周波数
を発生する第１の累算器、該累算器の出力を第１のクロ
ックのＮ倍（Ｎは整数）以上の第２のクロックでＮ回累
算する第２の累算器、該第２の累算器のＭＳＢをもって
前記基本周波数に対し１〜Ｎ倍の周波数の方形波信号を
前記時分割キーコードの各タイムスロツトにおいてさら
にＮ倍の時分割で出力する手段、各方形波信号の各次数
に対応してレベルを記憶する方形波レベル記憶装置、お
よび該記憶装置の出力を前記第２の累算器の方形波出力
信号で反転ゲートする手段より成り、正負対称に重みづ
けられた前記基本周波数に対し１〜Ｎ倍の周波数までの
方形波を時分割的に出力する合成原波形発生装置を具え
たことを特徴とするものである。

以下本発明の原理と実施例につき詳述する。

まず本発明を適用した新規な電子楽器の実施例の概要を
説明し、次に本発明の要部である合成方形波発生回路お
よびその関連回路の細部につき説明する。

本発明の原理を簡単に述べると、基本的には正弦波合成
方式と等価であるが、純正弦波ではなく方形波の合成方
式とし高調波ひずみを利用することを考えたものである
。

すなわち、低次正弦波を作るためには方形波に強いフィ
ルタをかけることで実現し、中天正弦波を作るためには
弱いフィルタをかけることで高調波ひずみを発生させ、
高次正弦波を近似的に補足することにより、従来３０倍
音までの正弦波を必要としていたのに対し１／２以下の
方形波で合成しようとするものである。

方形波を５ＱＵ（ＮＴ）で表わすものとすれば、Ａ１５
ＱＵ（ωＴ）、Ａ２５ＱＵ（ωＴ）、・・・・・、ＡＮ
ＳＱＵ（ωＴ）なる重み付けられた波形を発生させ、各
々に対し次数が低い程強いフィルタをかけたとすれば出
力波は Ｆｌ〔Ａ１５ＱＵ（ωＴ））≒に１ｓｉｎωＴＦ２〔Ａ
２５ＱＵ（ωＴ））≒に２１ｓｉｎ２ωＴ＋に２２ｓｉ
ｎ６ωＴＦＮ〔ＡＮＳＱＵ（ωＴ））≒ｋＮ１ｓｉｎω
Ｔ＋ｋＮ２ｓｉｎ３ＮωＴ＋ｋＮ３ｓｉｎ５ＮωＴ・・
・・・・・・・なる波形が取出される。

たとえばＮ−１０までの方形波による合成を試みれば１
〜１０倍音までの波形はほぼ完全に再生される。

次に高調波ひずみにより出力される倍音は１２，１５，
１８．・・・・・・、３０倍音と多くの倍音が発生され
、また楽音の音色を決定づけている要因が１０倍音程度
までであるとすれば得ようとする楽音波形は近似的に実
現できる。

すなわち、従来正弦波合成において３０倍音までの合成
が必要とされていたのに対し１／３の１０倍音までの合
成でよいことになる。

これにより必要とされるクロック周波数は２．４ＭＨｚ
程度でよい。

さらにこの周波数を下げるためには並列は明らかである
。

第１図は上述の原理に基づく本発明の電子楽器の実施例
の構成を示す説明図である。

同図において、１はキーボードであり、６１鍵のメイク
接点のキースイッチが１オクターブ１２鍵を１ブロツク
とし６つのブロックに分割されている。

すなわち１２行６列のマトリックス状に配置されている
。

各キー情報はこのキーコード発生回路２によりブロック
毎に走査され、キーオンのあったブロックに関してはそ
のブロック内のキー情報が送出されるまで一時的にブロ
ック走査を停止する。

さらにブロック内のキー情報もキーオンされたキーを指
定された優先順位に従い、順次選択出力され、必要とさ
れるタイムスロットはオンされたキースイッチ数とブロ
ック数とに限定され、たとえば５鍵が押されているなら
ば１走査タイムスロツトは５＋６＝１１のみである。

このキーオン情報は各キースイッチに対応する２逆打号
化されたキーコードで出力され、１走査終了を表わすフ
レーム信号とともにキーコードデータアサイナ３に与え
られる。

キーコードデータアサイナ３は最大同時発音数８チヤン
ネルを有しており、上記キーコードデータ１タイムスロ
ツト内を８分割した高速時分割動作をしている。

またキーコードデータアサイナ３の制御動作はフレーム
信号時に全て行なわれ、エンベロープ制御信号、すなわ
ち内容有無信号（ＢＷＳ）、リリース信号（Ｒ３）、高
速リリース信号（ＦＲ８）、エンベロープ終了信号（Ｅ
ＥＳ）等をエンベロープ発生回路４に、周波数情報であ
るキーコードデータＫＣＤをＮ久方形波発生回路７にそ
れぞれ与えられる。

エンベロープ発生回路４は巡回形デジタルフィルタで構
成され、入力信号とフィルタ特性を決定するフィルタ定
数を制御することにより所望とするエンベロープ波形デ
ータを出力し、乗算器９に入力する。

方形波発生回路７はキーコードＫＣＤにより読み出され
た角速度情報を累算することにより基本周期Ｔの方形波
信号ンネルタイムスロット内に時分割に発生する。

−方音を決定する方形波レベルメモリ部６はタブレット
スイッチ・ドローバ−スイッチ５により指定された方形
波レベルが計算され方形波レベルメモリ部６より上記方
形波信号と同期してレベル係数値ＡＮが読み出される。

このレベル係数値ＡＮは方形波信号５ＱＵ（Ｎ）により
反転ゲートされ重み付けられたＮ久方形波ＡＮＳＱＵ（
Ｎ）が時分割的にデジタルフィルタ部８に入力される。

このデジタルフィルタ部８は巡回形デジタルフィルタよ
り構成されフィルタ特性を決定するフィルタ定数が各音
階と各次数によって読み出し制御され、入力する信号Ａ
ｎＳＱＵ（Ｎ）に対して各々フィルタがかけられ、ｆＮ
〔ＡＮＳＱＵ（Ｎ）〕なる波形が時分割的に出力され乗
算器９に入力する。

この乗算器９において各チャンネル、各次数に対し独立
にエンベロープが付加される。

乗算器９の出力は累算器（ＡＣＣ）１０で各次数毎に累
算され、さらに各チャンネル毎に累算され、１サンプル
毎の波形ｈ（ｔ）がＤ／Ａ変換器１１に入力し、音響シ
ステム１２を介して楽音が出力される。

第２図は第１図の電子楽器の基本タイミング波形を示す
。

φ０はマスククロックであり、２．４ＭＨｚである。

φ１０１〜φ１１０は方形波発生のためのタイムスロッ
トであり、方形波信号５ＱＵ（１）〜５ＱＵ（１０）に
対応して１０タイムスロツトに時分割されておφ２１〜
φ２８はキーコードデータアサイナ３より出力される時
分割キーコードデータＴＫＣＤに対応して８チャンネル
分に時分割されており１タイムスロツトであり、このタ
イミングで全回路は時分割動作をしている。

第３図は第２図の基本タイミング波形発生のため、第１
図の合成方形波発生回路７に含まれるクロック発生回路
を示す。

マスククロック発振器７−１は２．４ＭＨｚのクロック
φ０を出力し、１０進カウンタ７−２に入力しておりデ
コーダ６−２よりタイミングクロックφ１０１〜φ１１
０を出力する。

次にカウンタ７−２の出力パルスφ１は８進カウンタ７
−３に入力しデコーダ７−４よりタイミングクロックφ
２１〜φ２８を出力しカウンタ７−３はパルスφ２を出
力し各機能に用いられる。

第４図は本発明の要部である方形波発生回路およびその
関連回路の詳細な実施例説明図である。

同図において、本発明の要部の方形波発生回路７は点線
内のブロック７−１〜７−８で示し関連回路も同様に点
線内の幾つかのブロックに分けて示す。

番号は第１図と同番号またはこれより派生された番号で
示す。

まず方形波発生回路７内のマスタクロック発振器７−１
は第２図にφ０で示す２．４ＭＨｚのクロックパルスを
発生し、このクロックφ０を１０進の次数カウンタ７−
２に入力する。

この出力は方形波レベルメモリ部６内のデコーダ６−２
を介してタブレット・ドローバ−スイッチ５で指定され
た係数メモリ６−１を読み出す。

一方キーボード１の押鍵によりキーコード発生回路２で
発生した可変フレームのキーコードが第２図で示すクロ
ックφ０の１０倍の周期のクロックφ１で時分割キーコ
ードデータＴＫＣＤが読み出され、デコーダ７−４に入
力し、角速度メモリ７−５より角速度ωが読み出される
。

この角速度メモリ７−５には１周期を決定するための角
速度ωが２進符号で記憶されており、本実施例の場合サ
ンプリング周波数を３０ＫＨｚとすれば角速度はω＝２
πｆ／３０×１０３の式で表わされる。

この読み出された角速度ωはチャンネル累算器７−６で
各チャンネル毎にクロックφ１で累算されωＴが出力さ
れる。

次に次数累算器７−７でクロックφ０によりωＴが累算
されｎωＴが出力される。

累算器７−６．７−７は最大累算数が２πとなるように
設定されており、２π以上は切捨てられる。

また次数累算器７−７の出力ｎωＴの出力のうちｉπ〜
２ｉπ（ｉ＝１，２゜・・・・・・）の時に“１”を出
力しその他は“０”を出力する。

すなわちここで１０倍までの周期をもった方形波５ＱＵ
（１）〜５ＱＵ（１０）が出力される。

この出力は反転ゲート７−８に与えられる。

反転ゲート７−８には係数メモリ６−１より読み出され
た各周期５ＱＵ（１）〜５ＱＵ（１０）に対応する係数
値Ａ１〜Ａ１０が入力し、反転ゲート７−８で反転ゲー
トされ、Ａ１５ＱＵ（１）〜Ａ１０ＳＱＵ（１０）が出
力される。

この出力はデジタルフィルタ部８内のデジタルフィルタ
回路８−１に入力する。

一方次数カウンタ７−２の出力とキーコードデータアサ
イナ３より出力される時分割キーコードデータＴＫＣＤ
が同じデジタルフィルタ部８内のデコーダ８−２に入力
しフィルタ定数メモリ８−３を読み出す。

この出力はデジタルフィルタ回路８−１に入力する。

この場合のフィルタ定数は次数Ｎと音階に対して異なる
フィルタをかけるためのものである。

これによりデジタルフィルタ回路８−１はフィルタのか
かった方形波ｆ１〔Ａ１５ＱＵ（１）〕〜ｆ１０〔Ａ１
０ＳＱＵ（１０））を出力する。

この時Ｃ７等の高音においては５ＱＵ（１０）は４０Ｋ
Ｈｚ程度となり、サンプリング定理を満足しなくなる。

このためにこのためにこのような方形波に対し高域を抑
止するためにフィルタを最大にかけ、出力を０ｄＢとす
るようにする。

デジタルフィルタ回路８−１の出力はエンベロープ発生
回路４より出力されるエンベロープデータと乗算器９で
乗算され、この出力は累算器１０内の次数累算器１０−
１でクロックφ０により累算された後、チャンネル累算
器１０−２でクロックφ１により累算され、Ｄ／Ａ変換
器１１に入力し、音響システム１２に入力し楽音が出力
される。

なお次数累算器１０−１はφ１で、チャンネル累算器１
０−２は第２図で示すチャンネルカウンタの出力クロッ
クφ２で周期毎にクリアされる。

第５図はデジタルフィルタ回路８−１の詳細な実施例説
明図である。

デジタルフィルタ回路８−１は入力信号Ｘｎ、出力信号
Ｙｎとした時Ｙｎ＝（Ｙｎ−１−Ｘｎ−ｔ）Ｋ＋Ｙｎ−
１なる差分方程式で表わされる構成を有する巡回形デジ
タルフィルタである。

第４図の方形波発生回路７内の反転ゲート７−８より出
力される波形データＡ１５ＱＵ（１）〜Ａ１０ＳＱＵ（
１０）は加算器８−１２に入力する。

加算器８−１２の出力は乗算器８−１３に入力し、波形
データと同期して送出されるフィルタ定数と乗算された
加算器８−１４に入力する。

加算器８−１４の出力はクロックφ１で動作する８０段
シフトレジスタ８−１５に入力する。

シフトレジスタ８−１５の出力は加算器８−１４と反転
回路８−１１に帰還入力させる。

加算器８−１４とシフトレジスタ８−１５は累算器と遅
延回路を構成しており、シフトレジスタ８−１５よりＹ
ｎ＝（Ｙｎ−１−Ｘｎ−２）Ｋ＋Ｙｎ−１なる波形デー
タＹｎを出力する。

なお上記シフトレジスタを数段直列接続することにより
急峻なフィルタ特性を得ることも可能である。

第６図は高次方形波抑止のためのフィルタ定数の選択手
段の説明図である。

フィルタ定数は音階周波数ｆと方形波次数ＮによりＦｆ
Ｎなる定数が選択される。

しかし波形のサンプリング周波数を３０ＫＨｚとすれば
サンプリング定理より１５ＫＨｚ以下の波形に対しての
みフィルタがかけられ、それ以上の周波数に対してはサ
ンプリング定理を満足しなくなり適切なフィルタ効果を
発揮し得なくなる。

さらに方形波発生段階においても同様に１５ＫＨｚ以上
の周波数は発生できず誤った周波数の方形波が発生され
ている。

このため高域における高次の方形波を抑止する必要があ
る。

したがって第６図で示されるように１５ＫＨｚライン以
上、すなわちｆ×Ｎ≧１５ＫＨｚとなる交差線内とさら
に誤差を見込んで１次数下も含めて、ラインＡより上の
斜線部のフィルタ定数Ｋをに＝０とする手段を設け、こ
れらの部分を完全にフィルタングし高音域における高次
方形波を抑止することができる。

次に本発明のエンベロープ付加方式について説明する。

第４図に示すように、巡回形デジタルフィルタ回路８−
１より出力する１〜Ｎ次までの方形波を乗算回路９に入
力する。

一方キーコードデータアサイナ３よりエンベロープ制御
信号をエンベロープ発生回路４に入力し、その出力を乗
算器９に入れ前記１〜Ｎ次の方形波とそれぞれ独立に乗
算し、１〜Ｎ次までのエンベロープを付加された方形波
を作る。

第７図は本発明のエンベロープ発生回路の詳細な実施例
説明図である。

その構成を簡単に述べると、本回路は入力信号Ｘｎ、出
力信号Ｙｎとした時Ｙｎ＝（Ｙｎ−１−Ｘｎ−１）Ｋ＋
Ｙｎ−１なる差分方程式で表わされる巡回形デジタルフ
ィルタを構成するものである。

入力信号ＸｎはＡＤＳＲ（アタック。ディケイ、サステ
ィン、リリース）レベルメモリ４−２の出力によって決
定される。

また定数にはＡＤＳＲスピードメモリ４−３の出力によ
って決定される。

すなわちＡＤＳＲ検出器４−１の入力としてはキーコー
ドデータアサイナ、オーバフロー制御回路より供給され
る制御信号、内容有無信号ＢＷＳ、リリース信号Ｒ８、
高速リリース信号ＦＲ８、および後述の加算器４−４の
出力の符号ＳＢとエンベロープデータのアンド回路５１
を介した１つ前の出力が導入される。

これらの制御信号によりＡＤＳＲレベルメモリ４−２と
ＡＤＳＲスピードメモリ４−３のアドレスを制御する。

ＡＤＳＲレベルメモリ４−２の出力を加算器４−４に入
れる。

一方補助カウンタ４−７と主カウンタ４−８は８チヤン
ネルのシフトレジスタと加算器による累算器である。

この主カウンタ４−８からの１カウント前のエンベロー
プデータが反転回路４−９を介して加算器４−４に加え
られる。

これにより加算器４−４はＹｎ−１Ｘｎ−１なるデータ
を出力する。

この時出力は絶対値、ＹｎｌＸｎ−１，で出力され乗算
器４−５に入力する。

また符号を示すビットＳＢが補数器４−６に与えられる
。

すなわち乗算器４−５はＡＤＳＲスピード係数が掛けら
れに、Ｙｎ−１−Ｘｎ−１，を出力し、補数器４−６よ
りｋ（Ｙｎ−１−Ｘｎ−１）が出力される。

この出力は補助カウンタ４−７に入力し主カウンタ４−
８と共に（Ｙｎ−１−Ｘｎ−１）Ｋ＋Ｙｎ−１が出力さ
れる。

第８図は第７図のエンベロープ発生回路により発生した
エンベロープ波形例を示したものである。

同図ａは所定スピードのアタックＡで最高値オール“１
”に達し所定のスピードでディケイＤしサスティンレベ
ルＳにおいてリリースＲしたＡＤＳＲ波形である。

同図すは所定スピードでアタックＡし最高値オール“１
”に達し所定時間後リリースＲしたＡＲ波形であり、同
図Ｃは所定スピードのアタックＡが最高値に達する前の
設定レベルでディケイＤに移り所定のスピードでディケ
イさせたＡＤ波形である。

このようにＡＤＳＲのアドレスを読出し所定のレベルと
スピードを設定することにより多様なエンベロープを容
易に発生することができる。

第４図に戻り乗算器９の出力として１〜Ｎ次までの方形
波のタイミングに対応させて第８図のようなエンベロー
プを付加した波形を前述のように累算器１０内の次数累
算器１０−１でクロックφ０により累算された後、チャ
ンネル累算器１０−２でクロックφ１により累算され、
Ｄ／Ａ変換器１１に入力し、音響システム１２に入力し
楽音が出力される。

このようにエンベロープを楽音合成前の１〜Ｎ次の方形
波に独立的に付加することにより、きめの細かい楽音合
成をすることができる。

以上説明したように、本発明によれば、キーコードデー
タアサイナより送出される時分割キーコードに対応して
２逆打号の角速度を角速度メモリに記憶させ、この記憶
出力をクロックφ１でチャンネル累算器で累算し、さら
にその出力をクロックφ１のＮ倍のクロックφ２で次数
累算器でＮ回累算し、この累算器ＭＳＢをもって１〜Ｎ
倍の周波数の方形波信号を時分割に出力し、これらの各
方形波信号の各次数に対応してレベルを記憶させ、この
記憶出力を次数累算器の方形波出力信号で反転ゲートさ
せることにより、正負対称に重みづけられたＮ倍の周波
数までの方形波を時分割的に出力させることができる。

このような方形波を合成することにより正弦波を合成す
る場合よりその原波形を減少して同等の楽音が得られる
が、この効果をさらに顕著にするため、前記の方形波発
生回路より出力されるＮ次までの方形波を巡回形デジタ
ルフィルタ回路に入力させ前記方形波の次数とキーコー
ドに対応したフィルタ定数を記憶させ、この記憶された
フィルタ定数によりフィルタ強度を低次では強く高次で
は弱くすることによりたとえば正弦波合成の場合３０倍
音必要であったものが本発明の方形波合成の場合には１
０倍音に減少することができ、その結果クロック周波数
を低減しかつ構成を簡単化できる。

また高音域における高次の方形波を抑止するため、前記
巡回形デジタルフィルタ回路の高次に対応するフィルタ
定数を“０”とすることにより所定値以下の周波数帯域
に制限することができるものである。

さらに本発明の方形波合成方式を用いた場合のエンベロ
ープ付加方式として波形合成以前にエンベロープを１〜
Ｎ次の方形波にそれぞれ独立に対応するエンベロープを
付加するからきめ細かくかつ正確な波形制御が可能とな
るものである。

【図面の簡単な説明】

第１図は本発明の電子楽器の実施例の概略構成説明図、
第２図、第３図は第１図の電子楽器に用いる基本タイミ
ング波形とその発生回路、第４図は本発明の要部である
方形波発生回路の実施例説明図、第５図〜第８図は本発
明の他の実施例説明図であり、図中、１はキーボード（
スイッチマトリックス）、２はキーコード発生回路、３
はキーコードデータアサイナ、４はエンベロープ発生回
路、４−１はＡＤＳＲ検出器、４−２はＡＤＳＲレベル
メモリ、４−３はＡＤＳＲスピードメモリ、４−４は加
算器、４−５は乗算器、４−６は補数器、４−７は補助
カランた、４−８は主カウンタ、４−９は反転回路、５
はタブレット・ドローバ−スイッチ、６は方形波レベル
メモリ部、６−１は係数メモリ、６−２はデコーダ、７
は方形波発生回路、７−１はマスタクロック発振器、７
−２は次数カウンタ、７−３はチャンネルカウンタ、７
−４はデコーダ、７−５は角速度メモリ、７−６はチャ
ンネル累算器、７−７は次数累算器、７−８は反転ゲー
ト、８はデジタルフィルタ部、８−１はデジタルフィル
タ回路、８−２はデコーダ、８−３はフィルタ定数メモ
リ、８−１１は反転回路、８−１２，８−１４は加算器
、８−１３は乗算器、８−１５はシフトレジスタ、９は
乗算器、１０は累算器、１０−１は次数累算器、１０−
２はチャンネル累算器、１１はＤ／Ａ変換器、１２は音
響システムを示す。

Claims (1)

1. 【特許請求の範囲】 １ キーコードデータアサイナより送出される時分割キ
   ーコードを各々対応する２逆打号の角速度情報で記憶し
   た記憶装置、該記憶装置の出力を第１のクロックで累算
   し基本周波数を発生する第１の累算器、該累算器の出力
   を第１のクロックのＮ倍（Ｎは整数）以上の第２のクロ
   ックでＮ回累算する第２の累算器、該第２の累算器のＭ
   ＳＢをもって前記基本周波数に対し１〜Ｎ倍の周波数の
   方形波信号を前記時分割キーコードの各タイムスロット
   においてさらにＮ倍の時分割で出力する手段、各方形波
   信号の各次数に対応してレベルを記憶する方形波レベル
   記憶装置、および該記憶装置の出力を前記第２の累算器
   の方形波出力信号で反転ゲートする手段より成り、正負
   対称に重みづけられた前記基本周波数に対し１〜Ｎ倍の
   周波数までの方形波を時分割的に出力する方形波発生回
   路を具えたことを特徴とする電子楽器。 ２ キーコードデータアサイナより送出される時分割キ
   ーコードを各々対応する２逆打号の角速度情報で記憶し
   た記憶装置、該記憶装置の出力を第１のクロックで累算
   し基本周波数を発生する第１の累算器、該累算器の出力
   を第１のクロックのＮ倍（Ｎは整数）以上の第２のクロ
   ックでＮ回累算する第２の累算器、該第２の累算器のＭ
   ＳＢをもって前記基本周波数に対し１〜Ｎ倍の周波数の
   方形波信号を前記時分割キーコードの各タイムスロット
   においてさらにＮ倍の時分割で出力する手段、各方形波
   信号の各次数に対応してレベルを記憶する方形波レベル
   記憶装置、および該記憶装置の出力を前記第２の累算器
   の方形波出力信号で反転ゲートする手段より成り、正負
   対称に重みづけられた前記基本周波数に対し１〜Ｎ倍の
   周波数までの方形波を時分割的に出力する方形波発生回
   路を具え、 さらに前記方形波発生回路より出力されるＮ次までの方
   形波を各々入力する巡回形デジタルフィルタ回路と、係
   数により重みづけられた方形波の谷次数とキーコードに
   対応したフィルタ定数を記憶したフィルタ定数記憶装置
   より成り、該記憶装置の出力を前記巡回形デジタルフィ
   ルタ回路に与え方形波の各次数とキーコードによりフィ
   ルタ強度を変化して設定しうるデジタルフィルタ部を具
   えたことを特徴とする電子楽器。 ３ 前記デジタルフィルタ部の巡回形デジタルフィルタ
   回路が入力信号をＸｎ、出力信号をＹｎとした時Ｙｎ＝
   （Ｙｎ−１−Ｘｎ−１）Ｋ＋Ｙｎ−１なる差分方程式で
   表わされる構成を有することを特徴とする特許請求の範
   囲第２項記載の電子楽器。 ４ キーコードデータアサイナより送出される時分割キ
   ーコードを各々対応する２逆打号の角速度情報で記憶し
   た記憶装置、該記憶装置の出力を第１のクロックで累算
   し基本周波数を発生する第１の累算器、該累算器の出力
   を第１のクロックのＮ倍（Ｎは整数）以上の第２のクロ
   ックでＮ回累算する第２の累算器、該第２の累算器のＭ
   ＳＢをもって前記基本周波数に対し１〜Ｎ倍の周波数の
   方形波信号を前記時分割キーコードの各タイムスロット
   においてさらにＮ倍の時分割で出力する手段、各方形波
   信号の各次数に対応してレベルを記憶する方形波レベル
   記憶装置、および該記憶装置の出力を前記第２の累算器
   の方形波出力信号で反転ゲ一計する手段より成り、正負
   対称に重みづけられた前記基本周波数に対し１〜Ｎ倍の
   周波数までの方形波を時分割的に出力する方形波発生回
   路を具え、 また前記方形波発生回路より出力されるＮ次までの方形
   波を各々入力する巡回形デジタルフィルタ回路と、係数
   により重みづけられた方形波の各次数とキーコードに対
   応したフィルタ定数を記憶したフィルタ定数記憶装置よ
   り成り、該記憶装置の出力をフィルタ定数として前記巡
   回形デジタルフィルタ回路に与え次数によりフィルタ強
   度を変化して設定しうるデジタルフィルタ部を具え、さ
   らに前記巡回形デジタルフィルタ回路に与える高次の方
   形波に対応する所定のフィルタ定数Ｋをに＝Ｏとするこ
   とにより高次の方形波を抑止し所定値以下の周波数帯域
   に制限する手段を具えたことを特徴とする電子楽器。 ５ キーコードデータアサイナより送出される時分割キ
   ーコードを各々対応する２逆打号の角速度情報で記憶し
   た記憶装置、該記憶装置の出力を第１のクロックで累算
   し基本周波数を発生する第１の累算器、該累算器の出力
   を第１のクロックのＮ倍（Ｎは整数）以上の第２のクロ
   ックでＮ回累算する第２の累算器、該第２の累算器のＭ
   ＳＢをもって前記基本周波数に対し１〜Ｎ倍の周波数の
   方形波信号を前記時分割キーコードの各タイムスロット
   においてさらにＮ倍の時分割で出力する手段、各方形波
   信号の各次数に対応してレベルを記憶する方形波レベル
   記憶装置、および該記憶装置の出力を前記第２の累算器
   の方形波出力信号で反転ゲートする手段より成り、正負
   対称に重みづけられた前記基本周波数に対し１〜Ｎ倍の
   周波数までの方形波を時分割的に出力する方形波発生回
   路を具え、 さらに前記方形波発生回路より出力されるＮ次までの方
   形波を各々入力する巡回形デジタルフィルタ回路と、係
   数により重みづけられた方形波の各次数とキーコードに
   対応したフィルタ定数を記憶したフィルタ定数記憶装置
   より成り、該記憶装置の出力を前記巡回形デジタルフィ
   ルタ回路に与え方形波の各次数によりフィルタ強度を変
   化して設定しうるデジタルフィルタ部を具え、 前記キーコードデータアサイナよりエンベロープ制御信
   号を入力するエンベロープ発生回路、前記巡回形デジタ
   ルフィルタ回路より出力する１〜Ｎ次までの方形波き対
   応する前記エンベロープ発生回路の出力とをそれぞれ独
   立に乗算し１〜Ｎ次までの各エンベロープの付加された
   方形波形を周期的に累算する手段、該手段の出力を各チ
   ャンネル毎に周期的に累算する手段、および該手段の出
   力をＤ／Ａ変換し楽音波形とする手段より成る楽音変換
   装置を具えたことを特徴とする電子楽器。