JPS6223319B2 - - Google Patents
Info
- Publication number
- JPS6223319B2 JPS6223319B2 JP54052131A JP5213179A JPS6223319B2 JP S6223319 B2 JPS6223319 B2 JP S6223319B2 JP 54052131 A JP54052131 A JP 54052131A JP 5213179 A JP5213179 A JP 5213179A JP S6223319 B2 JPS6223319 B2 JP S6223319B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- waveform
- address
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 description 28
- 230000015654 memory Effects 0.000 description 21
- 239000011295 pitch Substances 0.000 description 20
- 238000001514 detection method Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 230000001360 synchronised effect Effects 0.000 description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000002459 sustained effect Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- QSLPNSWXUQHVLP-UHFFFAOYSA-N $l^{1}-sulfanylmethane Chemical compound [S]C QSLPNSWXUQHVLP-UHFFFAOYSA-N 0.000 description 2
- DBTDEFJAFBUGPP-UHFFFAOYSA-N Methanethial Chemical compound S=C DBTDEFJAFBUGPP-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H7/00—Instruments in which the tones are synthesised from a data store, e.g. computer organs
- G10H7/02—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories
- G10H7/06—Instruments in which the tones are synthesised from a data store, e.g. computer organs in which amplitudes at successive sample points of a tone waveform are stored in one or more memories in which amplitudes are read at a fixed rate, the read-out address varying stepwise by a given value, e.g. according to pitch
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H1/00—Details of electrophonic musical instruments
- G10H1/02—Means for controlling the tone frequencies, e.g. attack or decay; Means for producing special musical effects, e.g. vibratos or glissandos
- G10H1/06—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour
- G10H1/08—Circuits for establishing the harmonic content of tones, or other arrangements for changing the tone colour by combining tones
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10H—ELECTROPHONIC MUSICAL INSTRUMENTS; INSTRUMENTS IN WHICH THE TONES ARE GENERATED BY ELECTROMECHANICAL MEANS OR ELECTRONIC GENERATORS, OR IN WHICH THE TONES ARE SYNTHESISED FROM A DATA STORE
- G10H2250/00—Aspects of algorithms or signal processing methods without intrinsic musical character, yet specifically adapted for or used in electrophonic musical processing
- G10H2250/541—Details of musical waveform synthesis, i.e. audio waveshape processing from individual wavetable samples, independently of their origin or of the sound they represent
- G10H2250/545—Aliasing, i.e. preventing, eliminating or deliberately using aliasing noise, distortions or artifacts in sampled or synthesised waveforms, e.g. by band limiting, oversampling or undersampling, respectively
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Electrophonic Musical Instruments (AREA)
Description
１ 複数の楽音発生用のチヤンネルを有し、各チ
ヤンネル毎にそれぞれ独立して楽音信号を発生す
るようにした楽音信号発生装置において、 上記各チヤンネルに対応して発生すべき楽音信
号の音高を指示する音高情報を発生する音高情報
発生手段と、 上記各チヤンネル毎に、楽音波形の各サンプル
点に関する波形データをそれぞれ当該チヤンネル
の上記音高情報に対応した楽音周波数に従つて発
生するものであつて、かつ各チヤンネル毎に１サ
ンプル点分の該波形データを時分割で繰返し順次
発生する波形データ発生手段と、 上記各チヤンネルに対応して設けられ、それぞ
れ１サンプル点分の波形データを記憶する複数の
記憶部を有し、上記波形データ発生手段から時分
割で発生された各チヤンネルの波形データをそれ
ぞれ対応する上記記憶部に記憶する記憶手段と、 上記記憶手段に記憶された各チヤンネルの波形
データを、それぞれ当該チヤンネルの上記楽音周
波数のほぼ整数倍のタイミングに従つて出力する
出力制御手段とを具え、上記出力される波形デー
タに基づき楽音信号を発生するようにしてなる楽
音信号発生装置。 ２ 複数の楽音発生用のチヤンネルを有し、各チ
ヤンネル毎にそれぞれ独立して楽音信号を発生す
るようにした楽音信号発生装置において、 所望の楽音波形の各サンプル点に関する波形デ
ータを、楽音周波数より高い周波数の高速クロツ
クに従つて順次発生する波形データ発生手段と、 上記各チヤンネル毎に、当該チヤンネルにおい
て発生すべき楽音信号の楽音周波数に対応して歩
進し、楽音波形の各サンプル点を順次指示するア
ドレス信号を発生するアドレス信号発生手段と、 上記各チヤンネルに対応して設けられ、それぞ
れ１サンプル点分の波形データを記憶する複数の
記憶部を有する記憶手段と、 上記各チヤンネル毎に、上記波形データ発生手
段から発生される各サンプル点の波形データのう
ち上記アドレス信号が指示するサンプル点に関す
る波形データを選択して対応する上記記憶部にそ
れぞれ記憶させる記憶制御手段と、 上記記憶手段に記憶された各チヤンネルの波形
データを、それぞれ当該チヤンネルの上記楽音周
波数のほぼ整数倍のタイミングに従つて出力する
出力制御手段とを具え、上記出力される波形デー
タに基づき楽音信号を発生するようにしてなる楽
音信号発生装置。
ヤンネル毎にそれぞれ独立して楽音信号を発生す
るようにした楽音信号発生装置において、 上記各チヤンネルに対応して発生すべき楽音信
号の音高を指示する音高情報を発生する音高情報
発生手段と、 上記各チヤンネル毎に、楽音波形の各サンプル
点に関する波形データをそれぞれ当該チヤンネル
の上記音高情報に対応した楽音周波数に従つて発
生するものであつて、かつ各チヤンネル毎に１サ
ンプル点分の該波形データを時分割で繰返し順次
発生する波形データ発生手段と、 上記各チヤンネルに対応して設けられ、それぞ
れ１サンプル点分の波形データを記憶する複数の
記憶部を有し、上記波形データ発生手段から時分
割で発生された各チヤンネルの波形データをそれ
ぞれ対応する上記記憶部に記憶する記憶手段と、 上記記憶手段に記憶された各チヤンネルの波形
データを、それぞれ当該チヤンネルの上記楽音周
波数のほぼ整数倍のタイミングに従つて出力する
出力制御手段とを具え、上記出力される波形デー
タに基づき楽音信号を発生するようにしてなる楽
音信号発生装置。 ２ 複数の楽音発生用のチヤンネルを有し、各チ
ヤンネル毎にそれぞれ独立して楽音信号を発生す
るようにした楽音信号発生装置において、 所望の楽音波形の各サンプル点に関する波形デ
ータを、楽音周波数より高い周波数の高速クロツ
クに従つて順次発生する波形データ発生手段と、 上記各チヤンネル毎に、当該チヤンネルにおい
て発生すべき楽音信号の楽音周波数に対応して歩
進し、楽音波形の各サンプル点を順次指示するア
ドレス信号を発生するアドレス信号発生手段と、 上記各チヤンネルに対応して設けられ、それぞ
れ１サンプル点分の波形データを記憶する複数の
記憶部を有する記憶手段と、 上記各チヤンネル毎に、上記波形データ発生手
段から発生される各サンプル点の波形データのう
ち上記アドレス信号が指示するサンプル点に関す
る波形データを選択して対応する上記記憶部にそ
れぞれ記憶させる記憶制御手段と、 上記記憶手段に記憶された各チヤンネルの波形
データを、それぞれ当該チヤンネルの上記楽音周
波数のほぼ整数倍のタイミングに従つて出力する
出力制御手段とを具え、上記出力される波形デー
タに基づき楽音信号を発生するようにしてなる楽
音信号発生装置。
この発明は、複数の楽音発生用のチヤンネル
（発音チヤンネル）を有し、各チヤネル毎にそれ
ぞれ独立して楽音信号を発生するようにした楽音
信号発生装置に関する。 複音電子楽器、特にデイジタル処理式の複音電
子楽器においては、複数の発音チヤンネルを具備
し、押圧鍵の鍵情報を発音割当て回路にていずれ
かの発音チヤンネルに割当てて、該鍵情報にもと
づいて当該発音チヤンネルにて楽音を発生するよ
うにしている。発音チヤンネルにおける楽音発生
方法として、波形メモリから楽音波形を読出す方
法が知られている。楽音波形読出し方式の１つ
に、例えば特願昭48−41964号（特開昭49−
130213号）明細書に示されたもののように、複数
の発音チヤンネルを時分割的に形成し、１つの波
形メモリを各チヤンネルで時分割共用するように
したものが有る。この方式は、コスト、装置の節
約等の点で利点は有るが、しかし、時分割周波数
が楽音周波数とは無関係に設定されるので、時分
割読出しされた楽音波形の中に非調和成分が含ま
れ、音が濁ることがある。時分割周波数は一般に
可聴領域を越えた高周波数であるので、それ自体
が直接非調和成分として影響することはないが、
サンプリング定理から明らかなように、特に高い
周波数の楽音波形を時分割読出しする場合に楽音
周波数と非調和な「折返しノイズ」が発生するこ
とが知られている。この「折返しノイズ」の問題
により、発生される楽音（楽音信号）が歪んだ
り、濁つたりする欠点がある。 一方、複数の発音チヤンネルを非時分割で並列
的に形成し、各チヤンネル毎に個別に波形メモリ
を具備するようにした装置も有り、これによれば
上述の時分割読出しのような欠点は除去できる。
しかし、各チヤンネル毎に個別に波形メモリを設
けねばならないため、コスト高になるという問題
がある。しかも、波形切換え（音色切換え）を可
能にするには複数の波形メモリを各チヤンネル毎
に設けねばならないことから、コストを上げるこ
となくかつ装置構成を拡大することなく簡便に波
形切換え（音色切換え）を行ない得るようにする
には困難を伴う。 この発明は上述の点に鑑みてなされたもので、
小規模かつ低コストな構成により「折返しノイ
ズ」による歪みや濁りのない高品質の複数の楽音
信号を発生できるようにした楽音信号発生装置を
提供することを目的とする。 この発明の楽音信号発生装置は複数の楽音発生
用のチヤンネルを有し、各チヤンネル毎にそれぞ
れ独立して楽音信号を発生するようにした楽音信
号発生装置において、上記各チヤンネルに対応し
て発生すべき楽音信号の音高を指示する音高情報
を発生する音高情報発生手段と、上記各チヤンネ
ル毎に、楽音波形の各サンプル点に関する波形デ
ータとそれぞれ当該チヤンネルの上記音高情報に
対応した楽音周波数に従つて発生するものであつ
て、かつ各チヤンネル毎に１サンプル点分の該波
形データを時分割で繰返し順次発生する波形デー
タ発生手段と、上記各チヤンネルに対応して設け
られ、それぞれ１サンプル点分の波形データを記
憶する複数の記憶部を有し、上記波形データ発生
手段から時分割で発生された各チヤンネルの波形
データをそれぞれ対応する上記記憶部に記憶する
記憶手段と、上記記憶手段に記憶された各チヤン
ネルの波形データを、それぞれ当該チヤンネルの
上記楽音周波数のほぼ整数倍のタイミングに従つ
て出力する出力制御手段とを具え、上記出力され
る波形データに基づき楽音信号を発生するように
している。 また、この発明の楽音発生装置は複数の楽音発
生用のチヤンネルを有し、各チヤンネル毎にそれ
ぞれ独立して楽音信号を発生するようにした楽音
信号発生装置において、所望の楽音波形の各サン
プル点に関する波形データを、楽音周波数より高
い周波数の高速クロツクに従つて順次発生する波
形データ発生手段と、上記各チヤンネル毎に、当
該チヤンネルにおいて発生すべき楽音信号の楽音
周波数に対応して歩進し、楽音波形の各サンプル
点を順次指示するアドレス信号を発生するアドレ
ス信号発生手段と、上記各チヤンネルに対応して
設けられ、それぞれ１サンプル点分の波形データ
を記憶する複数の記憶部を有する記憶手段と、上
記各チヤンネル毎に、上記波形データ発生手段か
ら発生される各サンプル点の波形データのうち上
記アドレス信号が指示するサンプル点に関する波
形データを選択して対応する上記記憶部にそれぞ
れ記憶させる記憶制御手段と、上記記憶手段に記
憶された各チヤンネルの波形データを、それぞれ
当該チヤンネルの上記楽音周波数のほぼ整数倍の
タイミングに従つて出力する出力制御手段とを具
え、上記出力される波形データに基づき楽音信号
を発生するようにしている。 なお、波形データ源としては、予め波形振幅デ
ータを記憶したリードオンリイメモリ（ROM）
は勿論のことランダムアクセスメモリ（RAM）、
あるいはトーンレバー等の状態に応じて随時計算
した任意の波形の振幅データをシフトレジスタ等
の一時記憶回路に一時記憶したもの等、を用いる
ことができる。 また、出力制御手段から出力される各チヤンネ
ルの楽音信号のサンプリング周期はそれぞれ当該
楽音信号のピツチに調和するので、楽音信号に
「折返しノイズ」による非調和成分が含まれなく
なる。 以下この発明の実施例を添付図面にもとづいて
詳細に説明しよう。 実施例の全体構成説明 第１図はこの発明による楽音信号発生装置を用
いた電子楽器の一実施例を示すもので、この電子
楽器１０においてはCH１乃至CH７の７つの楽音
発生チヤンネルが設けられている。個々のチヤン
ネルCH１乃至CH７はアドレス発生部１１―１乃
至１１―７、ラツチ回路１２―１乃至１２―７、
デイジタル―アナログ変換及び補助回路１３―１
乃至１３―７、エンベロープ付与回路１４―１乃
至１４―７を夫々具えている。アドレス発生部１
１―１乃至１１―７とラツチ回路１２―１乃至１
２―７との間には、選択部１５と分配部１６とを
介して波形記憶装置１７が設けられており、この
波形記憶装置１７が各チヤンネルCH１〜CH７に
よつて時分割共用される。 押鍵検出回路１９は鍵盤で押圧されている鍵を
検出し、押圧鍵を表わす鍵情報を発音割当て回路
２０に供給する。発音割当て回路２０は押鍵検出
回路１９から与えられる押圧鍵情報にもとづいて
押圧鍵の発音をチヤンネルCH１〜CH７のいずれ
かに割当てる。発音割当て回路２０からは、各チ
ヤンネルCH１〜CH７に割当てた鍵を表わすキー
コードKCとその鍵のオン・オフを表わすキーオ
ン信号KONが発生され、各チヤンネルCH１〜
CH７に対応するアドレス発生部１１―１乃至１
１―７に夫々分配される。 アドレス発生部１１―１乃至１１―７は、波形
記憶装置１７から所望周波数で楽音波形を読出す
ためのアドレス信号Ａ１〜Ａ９（例えば９ビツ
ト）を発生するための装置である。また、各アド
レス発生部１１―１乃至１１―７からはアドレス
信号Ａ１〜Ａ９の値の変化に同期した信号Ｓ１―
１乃至Ｓ１―７が発生される。音源クロツク発生
装置２１は、各音名Ｃ#，Ｄ，Ｄ#…Ａ#，Ｂ，
Ｃのピツチに対応するノートクロツク信号
NC#〜NCを夫々発生し、各アドレス発生部１１
―１乃至１１―７に各ノートクロツク信号
NC#〜NCを供給する。アドレス発生部１１―１
乃至１１―７では、発音割当て回路２０から供給
されたキーコードKCと上記ノートクロツク信号
NC#〜NCとにもとづいて、当該チヤンネルCH
１〜CH７に割当てられた押圧鍵の音高に比例し
た周波数で値の増大（または減少）を繰返すアド
レス信号Ａ１〜Ａ９を発生する。 選択部１５は、各チヤンネルCH１〜CH７に対
応するアドレス発生部１１―１乃至１１―７から
発生されたアドレス信号Ａ１〜Ａ９を時分割的に
選択して（時分割多重化して）波形記憶装置１７
のアドレス入力に時分割的に供給するための回路
である。尚、実施例では読出した波形を補間する
ようにしているので、上位６ビツトＡ１〜Ａ６が
選択部１５に与えられて読出しアドレス信号とし
て使用されるようになつている。分配部１６は、
波形記憶装置１７から時分割的に読出された波形
データ（波形サンプル点振幅のデータ）を各自の
チヤンネルCH１〜CH７に分配し、持続信号化す
るための回路である。タイミング信号発生回路２
２は、選択部１５における各チヤンネルCH１〜
CH７のアドレス信号の時分割化を制御するため
のチヤンネルセレクト信号CH１Ｓ〜CH７Ｓと、
分配部１６における波形データの各チヤンネル
CH１〜CH７への分配を制御するための制御信号
Ｓ２―１乃至Ｓ２―７、SS２―１乃至SS２―７
とを発生する。 波形記憶装置１７はリードオンリイメモリ（以
下ROMという）から成り、複数の異なる楽音波
形（または音源波形）を夫々予じめ記憶した複数
のROMを含んでいる。音色選択部２３は、波形
記憶装置１７から読出すべき楽音波形（すなわち
音色）を選択するためのものであり、この音色選
択部２３によつて選択された楽音波形（または音
源波形）がアドレス信号Ａ１〜Ａ６に従つて読出
される。波形記憶装置１７に記憶する波形は、そ
れ自体が所望の音色に対応している楽音波形（複
合波形）であつてもよく、また、多数の高調波成
分を含んだ音源波形（多倍音波形）であつてもよ
い。尚、多倍音波形を記憶した場合は、所望の音
色を得るために後段でフイルタをかける必要があ
る。 ラツチ回路１２―１乃至１２―７は、分配部１
６で分配かつ持続信号化された各チヤンネルの波
形データを当該チヤンネルに割当てられている音
のピツチに同期してラツチし、時分割クロツク成
分を確実に除去するための回路である。デイジタ
ル―アナログ変換及び補間回路１３―１乃至１３
―７は、波形記憶装置１７からデイジタルで読出
された波形データをアナログの波形振幅電圧に変
換し、かつ変換されたアナログ波形振幅電圧のサ
ンプル点間をアドレス信号の下位３ビツトＡ７〜
Ａ９にもとづいて適宜の波形（関数）で補間する
ための回路である。デイジタル―アナログ変換及
び補間回路１３―１乃至１３―７から出力された
アナログ楽音波形信号はエンベロープ付与回路１
４―１乃至１４―７に夫々入力され、アドレス発
生部１１―１乃至１１―７から与えられるキーオ
ン信号KONに従つて振幅エンベロープが付与さ
れる。各チヤンネルのエンベロープ付与回路１４
―１乃至１４―７の出力はミキシングされてサウ
ンドシステム２４に至る。 主要部の詳細例説明 第１図に示すアドレス発生部１１―１乃至１１
―７、選択部１５、分配部１６、ラツチ回路１２
―１乃至１２―７、デイジタル―アナログ変換及
び補間回路１３―１乃至１３―７、エンベロープ
付与回路１４―１乃至１４―７の詳細例を１つの
チヤンネルCH１に関して第２図に示す。 アドレス発生部１１―１において、ラツチ回路
２５は発音割当て回路２０から供給されるキーコ
ードKC及びキーオン信号KONのうち当該チヤン
ネルCH１に割当てられているキーコードKCとキ
ーオン信号KONをラツチするためのものであ
る。この例では、各チヤンネルに割当てられた音
のキーコードKC及びキーオン信号KONが発音割
当て回路２０から時分割的に発生されるものとし
ているので、このようなラツチ回路２５が必要と
なる。各チヤンネルのキーコードKC及びキーオ
ン信号KONを発音割当て回路２０から並列的に
かつ持続的に発生する場合はこのようなラツチ回
路２５は不要である。 ラツチ回路２５のストローブ入力（Ｓ）には当
該チヤンネルCH１のキーコードKCとキーオン信
号KONの時分割的タイミングに同期したラツチ
制御パルスＬ―CH１が、発音割当て回路２０
（あるいはその他調宜の図示しないタイミング信
号発生回路）から供給される。キーコードKC
は、当該チヤンネルCH１に割当てられている音
の音名を表わすノートコードNOTEとオクターブ
音域を表わすオクターブコードOCTとから成
る。オクターブOCTは第１オクターブから第７
オクターブまでの７つのオクターブ音域に夫々対
応するオクターブ信号０１〜０７を含んでいる。
当該チヤンネルCH１に割当てられている押圧鍵
の所属オクターブに対応する１つのオクターブ信
号（０１〜０７の１つ）のみが“１”で、他は
“０”である。 ラツチ回路２５にラツチされたノートコード
NOTEはノートセレクタ２６の選択制御入力に加
えられる。ノートセレクタ２６の被選択信号入力
には音源クロツク発生装置２１（第１図）からノ
ートクロツク信号NC#〜NCが供給される。ノー
トセレクタ２６においてはノートコードNOTEが
表わす音名に対応する１つのノートクロツク信号
（NC#〜NCの１つ）が選択される。この例で
は、音源クロツク発生装置２１（第１図）は、特
願昭52−71822号（特開昭54−6518号）に示され
たような重畳分周信号を各音名に対応して発生す
るように構成されているものとしている。すなわ
ち、各ノートクロツク信号NC#〜NCは重畳分周
信号形式で発生される。 ノートセレクタ２６で選択されてライン２７に
与えられた１つのノートクロツク信号（NC#〜
NCのうち１つ）すなわち重畳分周信号の状態の
一例をライン２７に付記する。任意の音名に対応
する重畳分周信号においては、その音名に対応す
る高周波数のクロツクを順次分周して得られる複
数の分周出力信号Ｑ１〜Ｑ９が直列的に時分割多
重化された状態で現われる。個々の分周出力信号
Ｑ１〜Ｑ９はその周波数が夫々２のｎ乗の関係と
なつている。従つて重畳分周信号においては、複
数ビツト（９ビツト）の２進データが直列的に発
生している状態となつている。Ｑ１が最下位ビツ
ト（LSB）で、その重みを２゜＝１とすると、Ｑ
２の重みは21、Ｑ３は22、……Ｑ８は27、最上位
ビツト（MSB）のＱ９の重みは28である。ま
た、重畳分周信号においては分周信号Ｑ１〜Ｑ９
の先頭に基準タイミングパルスＰが必らず送出さ
れる。 重畳分周信号においては、複数の分周信号Ｑ１
〜Ｑ９のうち少くとも最高周波数の信号Ｑ１の論
理レベルが反転する毎にそのときの各分周信号Ｑ
１〜Ｑ９の論理レベル（“１”または“０”）を、
基準タイミングパルスＰを先頭に順番に直列的に
送出している。すなわち、最高周波数の分周信号
Ｑ１の振幅レベルが“１”または“０”に反転す
ると、まず最初のタイムスロツト（このタイムス
ロツトの幅は極めて短かく、例えば１μｓ程度で
ある）において基準タイミングパルスＰが送出さ
れる。次のタイムスロツトには最高周波数の分周
信号Ｑ１の論理レベルを表わすデータが割当てら
れる。以後の８個のタイムスロツトには分周信号
Ｑ２〜Ｑ９の論理レベルを表わすデータが夫々割
当てられる。最後の分周信号Ｑ９のタイムスロツ
トが終了すると、次のデータ送出タイミングまで
すなわち次に信号Ｑ１が“１”または“０”に反
転するまで、重畳分周信号のレベルは“０”に保
持される。従つて、少くとも９タイムスロツトの
間“０”が連続して送出された後“１”が送出さ
れた場合、その“１”は基準タイミングパルスＰ
であることを表わしている。 ノートセレクタ２６で選択されたノートクロツ
ク信号（すなわち重畳分周信号）はライン２７を
介してシフトレジスタ２８の第１ステージに入力
される。シフトレジスタ２８は10ステージ／１ビ
ツトであり、重畳分周信号のタイムスロツトに同
期したクロツクパルスφ（第３図ａ参照）によつ
てシフト駆動される。重畳分周信号は、Ｐ，Ｑ
１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ
８，Ｑ９の順にシフトレジスタ２８に読み込ま
れ、最終ステージ（第10ステージ）に向けて逐次
シフトされる。 シフトレジスタ２８の第１ステージの出力をイ
ンバータ２９で反転した信号及び第２ステージか
ら第10ステージまでの出力信号はノア回路３０に
入力される。このノア回路３０は基準タイミング
パルスＰを検出するためのもの（すなわち分周デ
ータＱ１〜Ｑ９の到来を検出するためのもの）で
ある。また、シフトレジスタ２８の第４ステージ
から第10ステージまでの出力はアンド回路３１〜
３７に夫々入力されている。このアンド回路３１
〜３７はシフトレジスタ２８で並列化された分周
信号Ｑ１〜Ｑ９のビツト位置をオクターブ信号Ｏ
１〜Ｏ７に応じた量だけシフトするためのもので
ある。このシフト制御の後、並列データＱ１〜Ｑ
９がラツチ回路３８にラツチされる。 ラツチ回路２５から出力されるオクターブ信号
Ｏ１〜Ｏ７は、高い方のオクターブ信号Ｏ７から
順にアンド回路３１乃至３７に入力される。この
場合、オクターブ信号Ｏ１〜Ｏ７は、そのチヤン
ネルに割当てられた音のオクターブ音域に対応す
るもののみが“１”となるので、“１”となつて
いる単一のオクターブ信号（Ｏ１〜Ｏ７の１つ）
に対応する単一のアンド回路（３１〜３７のうち
１つ）だけが動作可能となる。そして、その動作
可能となつているアンド回路（３１〜３７のうち
１つ）に対応するシフトレジスタ２８のステージ
（第４ステージ〜第10ステージのうち１つ）に基
準タイミングパルスＰがシフトされてきたとき当
該アンド回路（３１〜３７のうち１つ）が動作
し、オア回路３９に信号“１”が加わる。 シフトレジスタ２８に重畳分周データＱ１〜Ｑ
９が到来したことは次のようにして検出される。 分周データＱ１〜Ｑ９は必らず基準タイミング
パルスＰの後で送出されるので、基準タイミング
パルスＰが現われる直前の少くとも９ビツトタイ
ムの間は信号は現われない（“０”である）。従つ
て、シフトレジスタ２８の第１ステージに基準タ
イミングパルスＰが読み込まれたとき、その直前
９ビツトタイムの信号状態を表わす第２ステージ
から第10ステージの出力はすべて“０”である。
シフトレジスタ２８の第１ステージに基準タイミ
ングパルスＰが読み込まれることによつて、該第
１ステージの反転信号は“０”となる。ノア回路
３０には第１ステージの反転出力及び第２ステー
ジから第10ステージの出力が入力されているの
で、このとき出力“１”を生じる。 ノア回路３０の出力“１”はセツト―リセツト
型フリツプフロツプ４０のセツト入力Ｓに加わ
る。これによりフリツプフロツプ４０はセツト状
態となり、そのセツト側出力信号Ｑ（“１”）はア
ンド回路４１に加わる。こうして、アンド回路４
１が動作可能な状態に設定される。 前述のアンド回路３１乃至３７の出力はオア回
路３９を介してアンド回路４１の他の入力に加わ
ると共に、遅延フリツプフロツプ４２で１ビツト
タイム遅延された後フリツプフロツプ４０のリセ
ツト入力Ｒに加わる。基準タイミングパルスＰは
常に分周データＱ１〜Ｑ９に先行しているので、
この基準タイミングパルスＰにもとづいてアンド
回路３１乃至３７から出力“１”が生じたときに
アンド回路４１の条件が成立し、アンド回路４１
の出力“１”がラツチ回路３８のストローブ入力
（Ｓ）に加わる。その１ビツトタイム後にフリツ
プフロツプ４０がリセツトされると、それ以後に
オア回路３９から出力“１”が生じてもアンド回
路４１は動作しない。従つて、アンド回路４１か
らラツチ回路３８に加わるストローブパルスＳ１
は、重畳分周信号の１組が送出される毎に、すな
わち最高周波数の分周信号Ｑ１の論理レベルが切
換わる毎に、１度だけ、１ビツトタイムの幅で生
じる。 このストローブパルスＳ１が生じるタイミング
はオクターブ信号Ｏ１〜Ｏ７によつて定まる。 例えば、オクターブ信号Ｏ７が“１”のとき
は、基準タイミングパルスＰがシフトレジスタ２
８の第４ステージに入つたときアンド回路３１が
動作し、そのときにストローブパルスＳ１が生じ
る。そのとき、シフトレジスタ２８の第１、第
２、第３ステージには分周信号Ｑ３，Ｑ２，Ｑ１
が入つている。従つて、これら分周信号Ｑ３，Ｑ
２，Ｑ１がラツチ回路３８に読み込まれる。 ラツチ回路３８は９つのラツチ位置Ｐ１〜Ｐ９
を有しており、Ｐ１が最上位ビツト（MSB）、Ｐ
９が最下位ビツト（LSB）のウエイトに対応す
る。シフトレジスタ２８の第１ステージ乃至第９
ステージの出力がラツチ回路３８のラツチ位置Ｐ
１〜Ｐ９に入力される。ラツチ回路３８の各ラツ
チ位置Ｐ１〜Ｐ９の出力がアドレス信号Ａ１，Ａ
２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８，Ａ９
としてアドレス発生部１１―１から出力される。 基準タイミングパルスＰを先頭に重畳分周信号
Ｑ１〜Ｑ９がライン２７に現われる毎にストロー
ブパルスＳ１が発生し、ラツチ回路３８の記憶が
書替えられる。最高周波数の分周信号Ｑ１の論理
レベルが変化する毎に重畳分周信号Ｐ，Ｑ１〜Ｑ
９が送出されるので、ラツチ回路３８から出力さ
れるアドレス信号Ａ１〜Ａ９の値は分周信号Ｑ１
〜Ｑ９の値が変わる毎に変化する。こうして、当
該チヤンネルに割当てられた鍵の音名に対応する
分周信号Ｑ１〜Ｑ９を並列持続化し、かつ当該鍵
のオクターブ音域を表わすオクターブ信号Ｏ１〜
Ｏ７に応じてそのビツト位置を横方向にシフトし
た２進のアドレス信号Ａ１〜Ａ９が得られる。ま
た、アンド回路４１から出力されるストローブパ
ルスＳ１は、当該チヤンネルCH１に割当てられ
た音のアドレス信号Ａ１〜Ａ９の値の変化に同期
した信号Ｓ１―１として、アドレス発生部１１―
１から出力される。前述のように、アドレス信号
Ａ１〜Ａ９を構成する分周データＱ１〜Ｑ９の変
化の最小単位であるＱ１が変化する毎に、アンド
回路４１からストローブパルスＳ１（すなわち信
号Ｓ１―１）が発生される。ストローブパルスＳ
１の発生例を第３図ｂに示す。また、ラツチ回路
３８から出力されるアドレス信号Ａ１―Ａ９によ
つて指定されるアドレスの一例を第３図ｃに示
す。 アドレス信号Ａ１〜Ａ９のうち上位６ビツトＡ
１〜Ａ６は選択部１５のアンド回路群４３に入力
される。選択部１５は、チヤンネルCH１に対応
するアンド回路群４３と同様に各チヤンネルCH
２〜CH７のアドレス信号Ａ１〜Ａ６を入力した
アンド回路群（図示せず）を各チヤンネルに対応
して具えている。各チヤンネルCH１〜CH７のア
ンド回路群４３の出力Ａ１〜Ａ６は同一ビツト毎
にオア回路群４４でまとめられ、各チヤンネル共
通の波形記憶装置１７のアドレス入力に加えられ
る。チヤンネルCH１に対応するアンド回路群４
３のゲート制御入力には該チヤンネルCH１に対
応するチヤンネルセレクト信号CH１Ｓが供給さ
れる。選択部１５内の他のチヤンネルCH２〜CH
７に対応するアンド回路群（図示せず）にも当該
チヤンネルに対応するチヤンネルセレクト信号
CH２Ｓ〜CH７Ｓがタイミング信号発生回路２２
（第１図）から供給される。 第３図ｄに示すように、各チヤンネルCH１〜
CH７に対応するチヤンネルセレクト信号CH１Ｓ
〜CH７Ｓは、一定のパルス幅Ｘと一定の周期Ｙ
をもち、各チヤンネルのものが順次ずれて発生す
るようになつている。従つて、選択部１５におい
ては、まずチヤンネルセレクト信号CH１Ｓにも
とづいてチヤンネルCH１のアドレス信号Ａ１〜
Ａ６が選択され、次にチヤンネルセレクト信号
CH２ＳにもとづいてチヤンネルCH２のアドレス
信号Ａ１〜Ａ６が選択され、以後チヤンネルセレ
クト信号CH３Ｓ〜CH７Ｓにもとづいてチヤンネ
ルCH３〜CH７のアドレス信号Ａ１〜Ａ６が順次
選択され、チヤンネルCH１〜CH７のアドレス信
号Ａ１〜Ａ６の順次選択が繰返される。こうして
波形記憶装置１７のアドレス入力には各チヤンネ
ルCH１〜CH７のアドレス信号Ａ１〜Ａ６が時分
割的に供給される。 ところで、波形記憶装置１７として使用する
ROMから安定した読出し出力を得るには、一定
の時間をかけて読出しを行わねばならない。チヤ
ンネルセレクト信号CH１Ｓ〜CH７Ｓのパルス幅
Ｘは、この安定読出し時間によつて定まる。例え
ば、安定した読出し出力を得るのにＭビツトタイ
ムかかるとすると、Ｘを（Ｍ＋１）ビツトタイム
とする。第３図ｅは時分割的に読出される波形記
憶装置１７（ROM）の出力のチヤンネルを示し
た図であり、斜線部分は安定読出しに要する時間
（Ｍビツトタイム）を示す。各チヤンネルCH１〜
CH７の時分割タイムスロツトの最後の１ビツト
タイムにおいて安定した読出し出力が確実に得ら
れることが第３図ｅには示されている。 分配部１６における１チヤンネル分の構成は６
ビツトのラツチ回路４５とリセツト優先型のフリ
ツプフロツプ４６とアンド回路４７から成り、こ
れらの回路が各チヤンネルCH１〜CH７に対応し
て夫々設けられている。波形記憶装置１７から時
分割的に読出された６ビツトのデイジタルデータ
から成る各チヤンネルの波形サンプル点振幅デー
タは、分配部１６における各チヤンネルCH１〜
CH７に対応するラツチ回路４５のデータ入力
（Ｄ）に夫々入力される。チヤンネルCH１のフリ
ツプフロツプ４６のリセツト入力（Ｒ）にはアド
レス信号Ａ１〜Ａ９の変化に同期した信号Ｓ１―
１が入力される。他のチヤンネルCH２〜CH７の
同様のフリツプフロツプ（図示せず）のリセツト
入力には自己のチヤンネルCH２〜CH７のアドレ
ス信号Ａ１〜Ａ９の変化に同期した信号Ｓ１―２
乃至Ｓ１―７（第１図参照）が夫々入力される。
フリツプフロツプ４６のセツト入力（Ｓ）にはチ
ヤンネルCH１のための第１の制御信号Ｓ２―１
が入力され、他のチヤンネルCH２〜CH７の同様
のフリツプフロツプ（図示せず）のセツト入力に
はそれらのチヤンネルに対応する第１の制御信号
Ｓ２―２乃至Ｓ２―７が夫々入力される。フリツ
プフロツプ４６の出力はアンド回路４７に加わ
る。アンド回路４７の他の入力にはチヤンネル
CH１に対応する第２の制御信号SS２―１が加わ
り、他のチヤンネルCH２〜CH７の同様のアンド
回路（図示せず）にはそれらのチヤンネルCH２
〜CH７に対応する第２の制御信号SS２―２乃至
SS２―７が夫々入力される。アンド回路４７の
出力はラツチ回路４５のストローブ入力（Ｓ）に
加わる。 各チヤンネルCH１〜CH７に対応する第１の制
御信号Ｓ２―１乃至Ｓ２―７は、各々に対応する
チヤンネルセレクト信号CH１Ｓ乃至CH７Ｓ（第
３図ｄのパルスの立上り部分の１ビツトタイムに
同期して発生し、第２の制御信号SS２―１乃至
SS２―７はチヤンネルセレクト信号CH１Ｓ乃至
CH７Ｓのパルスの終わりの部分の１ビツトタイ
ムに同期して発生する。参考のため、チヤンネル
CH１とCH７の制御信号Ｓ２―１，SS２―１，
Ｓ２―７，SS２―７を第３図ｆに示す。 チヤンネルCH１に関して説明すると、チヤン
ネルセレクト信号CH１Ｓにもとづいてチヤンネ
ルCH１に関する波形サンプル点振幅データを波
形記憶装置１７から読出しているときに、信号
CH１Ｓの立上りに同期して発生する第１の制御
信号Ｓ２―１によつてフリツプフロツプ４６がセ
ツトされ、フリツプフロツプ４６の出力（Ｑ）が
“１”となる。それからＭビツトタイム後に（す
なわちROMの読出しが安定したときに）第２の
制御信号SS２―１が発生され、アンド回路４７
を介してラツチ回路４５にストローブパルスＳ２
が与えられる。従つて、波形記憶装置１７から読
出されたチヤンネルCH１に関する波形サンプル
点振幅データが安定したときに同じチヤンネル
CH１のラツチ回路４５にストローブパルスＳ２
が与えられ、正確な波形サンプル点振幅データが
ラツチ回路４５にラツチされる（すなわち分配さ
れ、持続信号化される）。このとき他のチヤンネ
ルCH２〜CH７に対応するラツチ回路（図示せ
ず）に波形記憶装置１７の読出し出力は分配され
ない（ラツチされない）。他のチヤンネルCH２〜
CH７に関しても、チヤンネルCH１と同様に、波
形記憶装置１７から時分割で読出された各チヤン
ネルCH２〜CH７の波形サンプル点振幅データ
が、各々のチヤンネルに対応する第２の制御信号
SS２―２乃至SS２―７にもとづいてラツチ回路
４５と同様の各チヤンネルのラツチ回路（図示せ
ず）にラツチされる（分配され、持続信号化され
る）。 以上のようにして、分配部１６では波形記憶装
置１７の時分割読出しタイミングに同期して波形
サンプル点振幅データを各々のチヤンネルCH１
〜CH７に分配し、持続信号化する。 フリツプフロツプ４６とアンド回路４７は波形
記憶装置１７からのデータ読出しが安定したとき
のみラツチ回路４５のラツチ動作を行なわせるた
めの回路である。第３図ｃ，ｄに示すように、或
るチヤンネル（この例ではCH１）のアドレスが
変化したときに（この例ではアドレス１からアド
レス２に変化している）そのチヤンネルCH１の
チヤンネルセレクト信号CH１Ｓが発生すると、
或るアドレス（この例ではアドレス１）の波形サ
ンプル点振幅データを読出している途中でその次
のアドレス（アドレス２）に切換わつてしまい、
本来読出しが安定するはずの時間（第２の制御信
号SS２―１の発生タイミング）になつても読出
し出力は安定していない事態が生じる。これは時
分割タイミングと楽音のピツチ（つまり波形読出
し用アドレスが切換るタイミング）が非同期であ
るからである。そのような不安定な状態の読出し
出力をラツチ回路４５にラツチすることは好まし
くない。そこで、第１の制御信号Ｓ２―１によつ
てフリツプフロツプ４６がセツトされたときから
第２の制御信号SS２―１が発生するまでの間
に、アドレス変化に同期した信号Ｓ１―１が発生
した場合はフリツプフロツプ４６をリセツトして
アンド回路４７を不動作にし、ラツチ回路４５の
ストローブパルスＳ２が発生されないようにして
いる。フリツプフロツプ４６はリセツト優先型で
あるため、信号Ｓ１―１と制御信号Ｓ２―１が同
時に発生した場合もリセツト状態となり、ストロ
ーブパルスＳ２は発生されない。 第３図ｇに示すように、チヤンネルセレクト信
号CH１Ｓの発生時にそのチヤンネルCH１のアド
レスが切換わつた場合はストローブパルスＳ２は
発生されない。従つて、新たなアドレス（第３図
の例ではアドレス２）に対応する波形サンプル点
振幅データはすぐにはラツチ回路４５にラツチさ
れないが、その次にチヤンネルセレクト信号CH
１Ｓが発生したときに発生されるストローブパル
スＳ２にもとづいてラツチ回路４５にラツチされ
る。アドレス変化時にストローブパルスＳ２が発
生しなくても、次に発生するストローブパルスＳ
２によつて変化後のアドレスに対応する波形サン
プル点振幅データを確実にラツチし得るようにす
るために、チヤンネルセレクト信号CH１Ｓ〜CH
７Ｓの周期Ｙを次のように定めねばならない。 Ymax.＝Zmin.−Ｘ ……(1) Ymax.は周期Ｙとして選定し得る値の最大値で
ある。Zmin.は１つのアドレスの時間間隔Ｚ（第
３図ｃ参照）の最小値であり、電子楽器１０（第
１図）で発生可能な最高音のアドレス信号Ａ１〜
Ａ９の最小変化単位がこれに相当する。Ｘはチヤ
ンネルセレクト信号CH１Ｓ〜CH７Ｓのパルス幅
であり、前述のようにROMの安定読出し時間を
考慮した値をもつが、Zmin.に比べればはるかに
小さな値であると考えてよい。上記式(1)は、最小
のアドレス変化間隔Zmin.からパルス幅Ｘを引い
た値よりも小さい値に周期Ｙを定めねばならない
ことを意味している。 分配部１６内のラツチ回路４５に夫々ラツチさ
れた各チヤンネルの波形サンプル点振幅データ
は、各々のチヤンネルCH１〜CH７に対応するラ
ツチ回路１２―１乃至１２―７のデータ入力(D)に
加わる。ラツチ回路１２―１乃至１２―７のスト
ローブ入力（Ｓ）には、各チヤンネルに対応する
アドレス発生部１１―１乃至１１―７から出力さ
れるアドレス変化に同期した信号Ｓ１―１乃至Ｓ
１―７が夫々加えられる。各チヤンネルCH１〜
CH７の波形サンプル点振幅データは、分配部１
６内のラツチ回路４５において既に持続信号化さ
れているが、この分配部１６においては波形デー
タの時分割読出しのタイミングに同期してラツチ
動作を行なつたため、時分割クロツク成分が残る
おそれがある。そこで、ラツチ回路１２―１乃至
１２―７では楽音のピツチに同期して（調和し
て）ラツチし直すことにより、時分割クロツク成
分を確実に除去するようにしている。各チヤンネ
ルCH１〜CH７のラツチ回路１２―１乃至１２―
７のストローブ信号として使用される信号Ｓ１―
１乃至Ｓ１―７は、各チヤンネルCH１〜CH７の
アドレス信号Ａ１〜Ａ９の変化に同期しているの
で、各チヤンネルCH１〜CH７に割当てられてい
る音の音高の２n（但しｎは自然数）の周波数を
もち、発生音に調和している。 ラツチ回路１２―１から出力された波形サンプ
ル点振幅データはデイジタル―アナログ変換及び
補間回路１３―１のデイジタル―アナログ変換部
４８に入力される。デイジタル―アナログ変換部
４８は入力された６ビツトのデイジタルの波形サ
ンプル点振幅データをアナログ信号Ａに変換し、
補間部４９に供給する。また、デイジタル―アナ
ログ変換部４８では直前のサンプル点振幅データ
のアナログ信号Ｂを記憶しておき、これを補間部
４９に供給する。補間部４９では、隣合う２つの
サンプル点振幅に対応する２つのアナログ信号
Ａ，Ｂの間を所定の関数（例えば三角関数）によ
つて補間するもので、アドレス信号の下位３ビツ
トＡ７，Ａ８，Ａ９に従つて８ステツプで補間す
る。尚、補間回路としては特願昭49−85403号
（特開昭51−14015号）に示された回路を使用する
ことができる。 デイジタル―アナログ変換及び補間回路１３―
１から出力されたアナログ楽音波形信号はエンベ
ロープ付与回路１４―１の電圧制御型増幅器
（VCA）５０に入力される。エンベロープ発生回
路５１は、同じチヤンネルCH１のアドレス発生
部１１―１内のラツチ回路２５から供給されるキ
ーオン信号KONにもとづいて所定のエンベロー
プ波形信号を発生する。VCA５０ではこのエン
ベロープ波形信号に従つて増幅度が制御され、エ
ンベロープ付与されたアナログ楽音波形信号が出
力される。尚、VCA５０を設けずに、エンベロ
ープ発生回路５１から発生したアナログのエンベ
ロープ波形信号をデイジタル―アナログ変換部４
８の基準電圧として用いてもよく、その場合はデ
イジタル―アナログ変換及び補間回路１３―１か
らエンベロープ付与済みのアナログ楽音波形信号
が出力される。 アドレス発生部の他の詳細例 第４図はアドレス発生部１１―１乃至１１―７
の他の詳細例を示す図で、チヤンネルCH１のみ
示したが、他のチヤンネルCH２〜CH７も同一構
成である。第２図の例ではノートクロツク信号
NC#〜NCとして重畳分周信号を用いているが、
第４図はノートクロツク信号NC#〜NCとして重
畳分周信号を用いずに各音名に対応する高い周波
数のクロツクパルスを用いた場合におけるアドレ
ス発生部１１―１乃至１１―７の詳細構成を例示
している。すなわち、アドレス発生部１１―１乃
至１１―７として第４図の構成を用いる場合、音
源クロツク発生装置２１（第１図）は各音名Ｃ
#〜Ｃの音高に対応する夫々単一のクロツクパル
スから成るノートクロツク信号NC#〜NCを発生
する構成とされる。 ラツチ回路５２は第２図のラツチ回路２５と同
じく、発音割当て回路２０（第１図）から時分割
的に与えられるキーコードKC、キーオン信号
KONの中から自己のチヤンネルCH１に割当てら
れているキーコードKCとキーオン信号KONをラ
ツチするためのものである。ノートセレクタ５３
はノートコードNOTEにもとづいてノートクロツ
ク信号NC#〜NCの中から単一のノートクロツク
信号（NC#〜NCのうち１つ）を選択する。ノー
トセレクタ５３で選択されたノートクロツク信号
は９ビツトの２進カウンタ５４のカウント入力に
加えられると共に、アドレス変化に同期した信号
Ｓ１―１としてアドレス発生部１１―１から出力
される。 シフト回路５５はカウンタ５４から与えられる
９ビツトの２進コードのビツト位置をラツチ回路
５２にラツチされているオクターブコードOCT
の内容に応じて左または右にシフトする回路で、
このシフト回路５５の出力（すなわちカウンタ５
４の出力２進コードを横シフトしたもの）がアド
レス信号Ａ１〜Ａ９としてアドレス発生部１１―
１から出力される。カウンタ５４の出力をＱ１〜
Ｑ９（Ｑ１がMSB，Ｑ９がLSB）で表わし、オ
クターブコードOCTに含まれる各オクターブ信
号Ｏ１〜Ｏ７に対応するシフト状態を第１表に示
す。オクターブ音域が上がるにつれて、アドレス
信号Ａ１〜Ａ９の値が２倍，４倍，８倍……とな
ることが第１表から判る。
（発音チヤンネル）を有し、各チヤネル毎にそれ
ぞれ独立して楽音信号を発生するようにした楽音
信号発生装置に関する。 複音電子楽器、特にデイジタル処理式の複音電
子楽器においては、複数の発音チヤンネルを具備
し、押圧鍵の鍵情報を発音割当て回路にていずれ
かの発音チヤンネルに割当てて、該鍵情報にもと
づいて当該発音チヤンネルにて楽音を発生するよ
うにしている。発音チヤンネルにおける楽音発生
方法として、波形メモリから楽音波形を読出す方
法が知られている。楽音波形読出し方式の１つ
に、例えば特願昭48−41964号（特開昭49−
130213号）明細書に示されたもののように、複数
の発音チヤンネルを時分割的に形成し、１つの波
形メモリを各チヤンネルで時分割共用するように
したものが有る。この方式は、コスト、装置の節
約等の点で利点は有るが、しかし、時分割周波数
が楽音周波数とは無関係に設定されるので、時分
割読出しされた楽音波形の中に非調和成分が含ま
れ、音が濁ることがある。時分割周波数は一般に
可聴領域を越えた高周波数であるので、それ自体
が直接非調和成分として影響することはないが、
サンプリング定理から明らかなように、特に高い
周波数の楽音波形を時分割読出しする場合に楽音
周波数と非調和な「折返しノイズ」が発生するこ
とが知られている。この「折返しノイズ」の問題
により、発生される楽音（楽音信号）が歪んだ
り、濁つたりする欠点がある。 一方、複数の発音チヤンネルを非時分割で並列
的に形成し、各チヤンネル毎に個別に波形メモリ
を具備するようにした装置も有り、これによれば
上述の時分割読出しのような欠点は除去できる。
しかし、各チヤンネル毎に個別に波形メモリを設
けねばならないため、コスト高になるという問題
がある。しかも、波形切換え（音色切換え）を可
能にするには複数の波形メモリを各チヤンネル毎
に設けねばならないことから、コストを上げるこ
となくかつ装置構成を拡大することなく簡便に波
形切換え（音色切換え）を行ない得るようにする
には困難を伴う。 この発明は上述の点に鑑みてなされたもので、
小規模かつ低コストな構成により「折返しノイ
ズ」による歪みや濁りのない高品質の複数の楽音
信号を発生できるようにした楽音信号発生装置を
提供することを目的とする。 この発明の楽音信号発生装置は複数の楽音発生
用のチヤンネルを有し、各チヤンネル毎にそれぞ
れ独立して楽音信号を発生するようにした楽音信
号発生装置において、上記各チヤンネルに対応し
て発生すべき楽音信号の音高を指示する音高情報
を発生する音高情報発生手段と、上記各チヤンネ
ル毎に、楽音波形の各サンプル点に関する波形デ
ータとそれぞれ当該チヤンネルの上記音高情報に
対応した楽音周波数に従つて発生するものであつ
て、かつ各チヤンネル毎に１サンプル点分の該波
形データを時分割で繰返し順次発生する波形デー
タ発生手段と、上記各チヤンネルに対応して設け
られ、それぞれ１サンプル点分の波形データを記
憶する複数の記憶部を有し、上記波形データ発生
手段から時分割で発生された各チヤンネルの波形
データをそれぞれ対応する上記記憶部に記憶する
記憶手段と、上記記憶手段に記憶された各チヤン
ネルの波形データを、それぞれ当該チヤンネルの
上記楽音周波数のほぼ整数倍のタイミングに従つ
て出力する出力制御手段とを具え、上記出力され
る波形データに基づき楽音信号を発生するように
している。 また、この発明の楽音発生装置は複数の楽音発
生用のチヤンネルを有し、各チヤンネル毎にそれ
ぞれ独立して楽音信号を発生するようにした楽音
信号発生装置において、所望の楽音波形の各サン
プル点に関する波形データを、楽音周波数より高
い周波数の高速クロツクに従つて順次発生する波
形データ発生手段と、上記各チヤンネル毎に、当
該チヤンネルにおいて発生すべき楽音信号の楽音
周波数に対応して歩進し、楽音波形の各サンプル
点を順次指示するアドレス信号を発生するアドレ
ス信号発生手段と、上記各チヤンネルに対応して
設けられ、それぞれ１サンプル点分の波形データ
を記憶する複数の記憶部を有する記憶手段と、上
記各チヤンネル毎に、上記波形データ発生手段か
ら発生される各サンプル点の波形データのうち上
記アドレス信号が指示するサンプル点に関する波
形データを選択して対応する上記記憶部にそれぞ
れ記憶させる記憶制御手段と、上記記憶手段に記
憶された各チヤンネルの波形データを、それぞれ
当該チヤンネルの上記楽音周波数のほぼ整数倍の
タイミングに従つて出力する出力制御手段とを具
え、上記出力される波形データに基づき楽音信号
を発生するようにしている。 なお、波形データ源としては、予め波形振幅デ
ータを記憶したリードオンリイメモリ（ROM）
は勿論のことランダムアクセスメモリ（RAM）、
あるいはトーンレバー等の状態に応じて随時計算
した任意の波形の振幅データをシフトレジスタ等
の一時記憶回路に一時記憶したもの等、を用いる
ことができる。 また、出力制御手段から出力される各チヤンネ
ルの楽音信号のサンプリング周期はそれぞれ当該
楽音信号のピツチに調和するので、楽音信号に
「折返しノイズ」による非調和成分が含まれなく
なる。 以下この発明の実施例を添付図面にもとづいて
詳細に説明しよう。 実施例の全体構成説明 第１図はこの発明による楽音信号発生装置を用
いた電子楽器の一実施例を示すもので、この電子
楽器１０においてはCH１乃至CH７の７つの楽音
発生チヤンネルが設けられている。個々のチヤン
ネルCH１乃至CH７はアドレス発生部１１―１乃
至１１―７、ラツチ回路１２―１乃至１２―７、
デイジタル―アナログ変換及び補助回路１３―１
乃至１３―７、エンベロープ付与回路１４―１乃
至１４―７を夫々具えている。アドレス発生部１
１―１乃至１１―７とラツチ回路１２―１乃至１
２―７との間には、選択部１５と分配部１６とを
介して波形記憶装置１７が設けられており、この
波形記憶装置１７が各チヤンネルCH１〜CH７に
よつて時分割共用される。 押鍵検出回路１９は鍵盤で押圧されている鍵を
検出し、押圧鍵を表わす鍵情報を発音割当て回路
２０に供給する。発音割当て回路２０は押鍵検出
回路１９から与えられる押圧鍵情報にもとづいて
押圧鍵の発音をチヤンネルCH１〜CH７のいずれ
かに割当てる。発音割当て回路２０からは、各チ
ヤンネルCH１〜CH７に割当てた鍵を表わすキー
コードKCとその鍵のオン・オフを表わすキーオ
ン信号KONが発生され、各チヤンネルCH１〜
CH７に対応するアドレス発生部１１―１乃至１
１―７に夫々分配される。 アドレス発生部１１―１乃至１１―７は、波形
記憶装置１７から所望周波数で楽音波形を読出す
ためのアドレス信号Ａ１〜Ａ９（例えば９ビツ
ト）を発生するための装置である。また、各アド
レス発生部１１―１乃至１１―７からはアドレス
信号Ａ１〜Ａ９の値の変化に同期した信号Ｓ１―
１乃至Ｓ１―７が発生される。音源クロツク発生
装置２１は、各音名Ｃ#，Ｄ，Ｄ#…Ａ#，Ｂ，
Ｃのピツチに対応するノートクロツク信号
NC#〜NCを夫々発生し、各アドレス発生部１１
―１乃至１１―７に各ノートクロツク信号
NC#〜NCを供給する。アドレス発生部１１―１
乃至１１―７では、発音割当て回路２０から供給
されたキーコードKCと上記ノートクロツク信号
NC#〜NCとにもとづいて、当該チヤンネルCH
１〜CH７に割当てられた押圧鍵の音高に比例し
た周波数で値の増大（または減少）を繰返すアド
レス信号Ａ１〜Ａ９を発生する。 選択部１５は、各チヤンネルCH１〜CH７に対
応するアドレス発生部１１―１乃至１１―７から
発生されたアドレス信号Ａ１〜Ａ９を時分割的に
選択して（時分割多重化して）波形記憶装置１７
のアドレス入力に時分割的に供給するための回路
である。尚、実施例では読出した波形を補間する
ようにしているので、上位６ビツトＡ１〜Ａ６が
選択部１５に与えられて読出しアドレス信号とし
て使用されるようになつている。分配部１６は、
波形記憶装置１７から時分割的に読出された波形
データ（波形サンプル点振幅のデータ）を各自の
チヤンネルCH１〜CH７に分配し、持続信号化す
るための回路である。タイミング信号発生回路２
２は、選択部１５における各チヤンネルCH１〜
CH７のアドレス信号の時分割化を制御するため
のチヤンネルセレクト信号CH１Ｓ〜CH７Ｓと、
分配部１６における波形データの各チヤンネル
CH１〜CH７への分配を制御するための制御信号
Ｓ２―１乃至Ｓ２―７、SS２―１乃至SS２―７
とを発生する。 波形記憶装置１７はリードオンリイメモリ（以
下ROMという）から成り、複数の異なる楽音波
形（または音源波形）を夫々予じめ記憶した複数
のROMを含んでいる。音色選択部２３は、波形
記憶装置１７から読出すべき楽音波形（すなわち
音色）を選択するためのものであり、この音色選
択部２３によつて選択された楽音波形（または音
源波形）がアドレス信号Ａ１〜Ａ６に従つて読出
される。波形記憶装置１７に記憶する波形は、そ
れ自体が所望の音色に対応している楽音波形（複
合波形）であつてもよく、また、多数の高調波成
分を含んだ音源波形（多倍音波形）であつてもよ
い。尚、多倍音波形を記憶した場合は、所望の音
色を得るために後段でフイルタをかける必要があ
る。 ラツチ回路１２―１乃至１２―７は、分配部１
６で分配かつ持続信号化された各チヤンネルの波
形データを当該チヤンネルに割当てられている音
のピツチに同期してラツチし、時分割クロツク成
分を確実に除去するための回路である。デイジタ
ル―アナログ変換及び補間回路１３―１乃至１３
―７は、波形記憶装置１７からデイジタルで読出
された波形データをアナログの波形振幅電圧に変
換し、かつ変換されたアナログ波形振幅電圧のサ
ンプル点間をアドレス信号の下位３ビツトＡ７〜
Ａ９にもとづいて適宜の波形（関数）で補間する
ための回路である。デイジタル―アナログ変換及
び補間回路１３―１乃至１３―７から出力された
アナログ楽音波形信号はエンベロープ付与回路１
４―１乃至１４―７に夫々入力され、アドレス発
生部１１―１乃至１１―７から与えられるキーオ
ン信号KONに従つて振幅エンベロープが付与さ
れる。各チヤンネルのエンベロープ付与回路１４
―１乃至１４―７の出力はミキシングされてサウ
ンドシステム２４に至る。 主要部の詳細例説明 第１図に示すアドレス発生部１１―１乃至１１
―７、選択部１５、分配部１６、ラツチ回路１２
―１乃至１２―７、デイジタル―アナログ変換及
び補間回路１３―１乃至１３―７、エンベロープ
付与回路１４―１乃至１４―７の詳細例を１つの
チヤンネルCH１に関して第２図に示す。 アドレス発生部１１―１において、ラツチ回路
２５は発音割当て回路２０から供給されるキーコ
ードKC及びキーオン信号KONのうち当該チヤン
ネルCH１に割当てられているキーコードKCとキ
ーオン信号KONをラツチするためのものであ
る。この例では、各チヤンネルに割当てられた音
のキーコードKC及びキーオン信号KONが発音割
当て回路２０から時分割的に発生されるものとし
ているので、このようなラツチ回路２５が必要と
なる。各チヤンネルのキーコードKC及びキーオ
ン信号KONを発音割当て回路２０から並列的に
かつ持続的に発生する場合はこのようなラツチ回
路２５は不要である。 ラツチ回路２５のストローブ入力（Ｓ）には当
該チヤンネルCH１のキーコードKCとキーオン信
号KONの時分割的タイミングに同期したラツチ
制御パルスＬ―CH１が、発音割当て回路２０
（あるいはその他調宜の図示しないタイミング信
号発生回路）から供給される。キーコードKC
は、当該チヤンネルCH１に割当てられている音
の音名を表わすノートコードNOTEとオクターブ
音域を表わすオクターブコードOCTとから成
る。オクターブOCTは第１オクターブから第７
オクターブまでの７つのオクターブ音域に夫々対
応するオクターブ信号０１〜０７を含んでいる。
当該チヤンネルCH１に割当てられている押圧鍵
の所属オクターブに対応する１つのオクターブ信
号（０１〜０７の１つ）のみが“１”で、他は
“０”である。 ラツチ回路２５にラツチされたノートコード
NOTEはノートセレクタ２６の選択制御入力に加
えられる。ノートセレクタ２６の被選択信号入力
には音源クロツク発生装置２１（第１図）からノ
ートクロツク信号NC#〜NCが供給される。ノー
トセレクタ２６においてはノートコードNOTEが
表わす音名に対応する１つのノートクロツク信号
（NC#〜NCの１つ）が選択される。この例で
は、音源クロツク発生装置２１（第１図）は、特
願昭52−71822号（特開昭54−6518号）に示され
たような重畳分周信号を各音名に対応して発生す
るように構成されているものとしている。すなわ
ち、各ノートクロツク信号NC#〜NCは重畳分周
信号形式で発生される。 ノートセレクタ２６で選択されてライン２７に
与えられた１つのノートクロツク信号（NC#〜
NCのうち１つ）すなわち重畳分周信号の状態の
一例をライン２７に付記する。任意の音名に対応
する重畳分周信号においては、その音名に対応す
る高周波数のクロツクを順次分周して得られる複
数の分周出力信号Ｑ１〜Ｑ９が直列的に時分割多
重化された状態で現われる。個々の分周出力信号
Ｑ１〜Ｑ９はその周波数が夫々２のｎ乗の関係と
なつている。従つて重畳分周信号においては、複
数ビツト（９ビツト）の２進データが直列的に発
生している状態となつている。Ｑ１が最下位ビツ
ト（LSB）で、その重みを２゜＝１とすると、Ｑ
２の重みは21、Ｑ３は22、……Ｑ８は27、最上位
ビツト（MSB）のＱ９の重みは28である。ま
た、重畳分周信号においては分周信号Ｑ１〜Ｑ９
の先頭に基準タイミングパルスＰが必らず送出さ
れる。 重畳分周信号においては、複数の分周信号Ｑ１
〜Ｑ９のうち少くとも最高周波数の信号Ｑ１の論
理レベルが反転する毎にそのときの各分周信号Ｑ
１〜Ｑ９の論理レベル（“１”または“０”）を、
基準タイミングパルスＰを先頭に順番に直列的に
送出している。すなわち、最高周波数の分周信号
Ｑ１の振幅レベルが“１”または“０”に反転す
ると、まず最初のタイムスロツト（このタイムス
ロツトの幅は極めて短かく、例えば１μｓ程度で
ある）において基準タイミングパルスＰが送出さ
れる。次のタイムスロツトには最高周波数の分周
信号Ｑ１の論理レベルを表わすデータが割当てら
れる。以後の８個のタイムスロツトには分周信号
Ｑ２〜Ｑ９の論理レベルを表わすデータが夫々割
当てられる。最後の分周信号Ｑ９のタイムスロツ
トが終了すると、次のデータ送出タイミングまで
すなわち次に信号Ｑ１が“１”または“０”に反
転するまで、重畳分周信号のレベルは“０”に保
持される。従つて、少くとも９タイムスロツトの
間“０”が連続して送出された後“１”が送出さ
れた場合、その“１”は基準タイミングパルスＰ
であることを表わしている。 ノートセレクタ２６で選択されたノートクロツ
ク信号（すなわち重畳分周信号）はライン２７を
介してシフトレジスタ２８の第１ステージに入力
される。シフトレジスタ２８は10ステージ／１ビ
ツトであり、重畳分周信号のタイムスロツトに同
期したクロツクパルスφ（第３図ａ参照）によつ
てシフト駆動される。重畳分周信号は、Ｐ，Ｑ
１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ
８，Ｑ９の順にシフトレジスタ２８に読み込ま
れ、最終ステージ（第10ステージ）に向けて逐次
シフトされる。 シフトレジスタ２８の第１ステージの出力をイ
ンバータ２９で反転した信号及び第２ステージか
ら第10ステージまでの出力信号はノア回路３０に
入力される。このノア回路３０は基準タイミング
パルスＰを検出するためのもの（すなわち分周デ
ータＱ１〜Ｑ９の到来を検出するためのもの）で
ある。また、シフトレジスタ２８の第４ステージ
から第10ステージまでの出力はアンド回路３１〜
３７に夫々入力されている。このアンド回路３１
〜３７はシフトレジスタ２８で並列化された分周
信号Ｑ１〜Ｑ９のビツト位置をオクターブ信号Ｏ
１〜Ｏ７に応じた量だけシフトするためのもので
ある。このシフト制御の後、並列データＱ１〜Ｑ
９がラツチ回路３８にラツチされる。 ラツチ回路２５から出力されるオクターブ信号
Ｏ１〜Ｏ７は、高い方のオクターブ信号Ｏ７から
順にアンド回路３１乃至３７に入力される。この
場合、オクターブ信号Ｏ１〜Ｏ７は、そのチヤン
ネルに割当てられた音のオクターブ音域に対応す
るもののみが“１”となるので、“１”となつて
いる単一のオクターブ信号（Ｏ１〜Ｏ７の１つ）
に対応する単一のアンド回路（３１〜３７のうち
１つ）だけが動作可能となる。そして、その動作
可能となつているアンド回路（３１〜３７のうち
１つ）に対応するシフトレジスタ２８のステージ
（第４ステージ〜第10ステージのうち１つ）に基
準タイミングパルスＰがシフトされてきたとき当
該アンド回路（３１〜３７のうち１つ）が動作
し、オア回路３９に信号“１”が加わる。 シフトレジスタ２８に重畳分周データＱ１〜Ｑ
９が到来したことは次のようにして検出される。 分周データＱ１〜Ｑ９は必らず基準タイミング
パルスＰの後で送出されるので、基準タイミング
パルスＰが現われる直前の少くとも９ビツトタイ
ムの間は信号は現われない（“０”である）。従つ
て、シフトレジスタ２８の第１ステージに基準タ
イミングパルスＰが読み込まれたとき、その直前
９ビツトタイムの信号状態を表わす第２ステージ
から第10ステージの出力はすべて“０”である。
シフトレジスタ２８の第１ステージに基準タイミ
ングパルスＰが読み込まれることによつて、該第
１ステージの反転信号は“０”となる。ノア回路
３０には第１ステージの反転出力及び第２ステー
ジから第10ステージの出力が入力されているの
で、このとき出力“１”を生じる。 ノア回路３０の出力“１”はセツト―リセツト
型フリツプフロツプ４０のセツト入力Ｓに加わ
る。これによりフリツプフロツプ４０はセツト状
態となり、そのセツト側出力信号Ｑ（“１”）はア
ンド回路４１に加わる。こうして、アンド回路４
１が動作可能な状態に設定される。 前述のアンド回路３１乃至３７の出力はオア回
路３９を介してアンド回路４１の他の入力に加わ
ると共に、遅延フリツプフロツプ４２で１ビツト
タイム遅延された後フリツプフロツプ４０のリセ
ツト入力Ｒに加わる。基準タイミングパルスＰは
常に分周データＱ１〜Ｑ９に先行しているので、
この基準タイミングパルスＰにもとづいてアンド
回路３１乃至３７から出力“１”が生じたときに
アンド回路４１の条件が成立し、アンド回路４１
の出力“１”がラツチ回路３８のストローブ入力
（Ｓ）に加わる。その１ビツトタイム後にフリツ
プフロツプ４０がリセツトされると、それ以後に
オア回路３９から出力“１”が生じてもアンド回
路４１は動作しない。従つて、アンド回路４１か
らラツチ回路３８に加わるストローブパルスＳ１
は、重畳分周信号の１組が送出される毎に、すな
わち最高周波数の分周信号Ｑ１の論理レベルが切
換わる毎に、１度だけ、１ビツトタイムの幅で生
じる。 このストローブパルスＳ１が生じるタイミング
はオクターブ信号Ｏ１〜Ｏ７によつて定まる。 例えば、オクターブ信号Ｏ７が“１”のとき
は、基準タイミングパルスＰがシフトレジスタ２
８の第４ステージに入つたときアンド回路３１が
動作し、そのときにストローブパルスＳ１が生じ
る。そのとき、シフトレジスタ２８の第１、第
２、第３ステージには分周信号Ｑ３，Ｑ２，Ｑ１
が入つている。従つて、これら分周信号Ｑ３，Ｑ
２，Ｑ１がラツチ回路３８に読み込まれる。 ラツチ回路３８は９つのラツチ位置Ｐ１〜Ｐ９
を有しており、Ｐ１が最上位ビツト（MSB）、Ｐ
９が最下位ビツト（LSB）のウエイトに対応す
る。シフトレジスタ２８の第１ステージ乃至第９
ステージの出力がラツチ回路３８のラツチ位置Ｐ
１〜Ｐ９に入力される。ラツチ回路３８の各ラツ
チ位置Ｐ１〜Ｐ９の出力がアドレス信号Ａ１，Ａ
２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８，Ａ９
としてアドレス発生部１１―１から出力される。 基準タイミングパルスＰを先頭に重畳分周信号
Ｑ１〜Ｑ９がライン２７に現われる毎にストロー
ブパルスＳ１が発生し、ラツチ回路３８の記憶が
書替えられる。最高周波数の分周信号Ｑ１の論理
レベルが変化する毎に重畳分周信号Ｐ，Ｑ１〜Ｑ
９が送出されるので、ラツチ回路３８から出力さ
れるアドレス信号Ａ１〜Ａ９の値は分周信号Ｑ１
〜Ｑ９の値が変わる毎に変化する。こうして、当
該チヤンネルに割当てられた鍵の音名に対応する
分周信号Ｑ１〜Ｑ９を並列持続化し、かつ当該鍵
のオクターブ音域を表わすオクターブ信号Ｏ１〜
Ｏ７に応じてそのビツト位置を横方向にシフトし
た２進のアドレス信号Ａ１〜Ａ９が得られる。ま
た、アンド回路４１から出力されるストローブパ
ルスＳ１は、当該チヤンネルCH１に割当てられ
た音のアドレス信号Ａ１〜Ａ９の値の変化に同期
した信号Ｓ１―１として、アドレス発生部１１―
１から出力される。前述のように、アドレス信号
Ａ１〜Ａ９を構成する分周データＱ１〜Ｑ９の変
化の最小単位であるＱ１が変化する毎に、アンド
回路４１からストローブパルスＳ１（すなわち信
号Ｓ１―１）が発生される。ストローブパルスＳ
１の発生例を第３図ｂに示す。また、ラツチ回路
３８から出力されるアドレス信号Ａ１―Ａ９によ
つて指定されるアドレスの一例を第３図ｃに示
す。 アドレス信号Ａ１〜Ａ９のうち上位６ビツトＡ
１〜Ａ６は選択部１５のアンド回路群４３に入力
される。選択部１５は、チヤンネルCH１に対応
するアンド回路群４３と同様に各チヤンネルCH
２〜CH７のアドレス信号Ａ１〜Ａ６を入力した
アンド回路群（図示せず）を各チヤンネルに対応
して具えている。各チヤンネルCH１〜CH７のア
ンド回路群４３の出力Ａ１〜Ａ６は同一ビツト毎
にオア回路群４４でまとめられ、各チヤンネル共
通の波形記憶装置１７のアドレス入力に加えられ
る。チヤンネルCH１に対応するアンド回路群４
３のゲート制御入力には該チヤンネルCH１に対
応するチヤンネルセレクト信号CH１Ｓが供給さ
れる。選択部１５内の他のチヤンネルCH２〜CH
７に対応するアンド回路群（図示せず）にも当該
チヤンネルに対応するチヤンネルセレクト信号
CH２Ｓ〜CH７Ｓがタイミング信号発生回路２２
（第１図）から供給される。 第３図ｄに示すように、各チヤンネルCH１〜
CH７に対応するチヤンネルセレクト信号CH１Ｓ
〜CH７Ｓは、一定のパルス幅Ｘと一定の周期Ｙ
をもち、各チヤンネルのものが順次ずれて発生す
るようになつている。従つて、選択部１５におい
ては、まずチヤンネルセレクト信号CH１Ｓにも
とづいてチヤンネルCH１のアドレス信号Ａ１〜
Ａ６が選択され、次にチヤンネルセレクト信号
CH２ＳにもとづいてチヤンネルCH２のアドレス
信号Ａ１〜Ａ６が選択され、以後チヤンネルセレ
クト信号CH３Ｓ〜CH７Ｓにもとづいてチヤンネ
ルCH３〜CH７のアドレス信号Ａ１〜Ａ６が順次
選択され、チヤンネルCH１〜CH７のアドレス信
号Ａ１〜Ａ６の順次選択が繰返される。こうして
波形記憶装置１７のアドレス入力には各チヤンネ
ルCH１〜CH７のアドレス信号Ａ１〜Ａ６が時分
割的に供給される。 ところで、波形記憶装置１７として使用する
ROMから安定した読出し出力を得るには、一定
の時間をかけて読出しを行わねばならない。チヤ
ンネルセレクト信号CH１Ｓ〜CH７Ｓのパルス幅
Ｘは、この安定読出し時間によつて定まる。例え
ば、安定した読出し出力を得るのにＭビツトタイ
ムかかるとすると、Ｘを（Ｍ＋１）ビツトタイム
とする。第３図ｅは時分割的に読出される波形記
憶装置１７（ROM）の出力のチヤンネルを示し
た図であり、斜線部分は安定読出しに要する時間
（Ｍビツトタイム）を示す。各チヤンネルCH１〜
CH７の時分割タイムスロツトの最後の１ビツト
タイムにおいて安定した読出し出力が確実に得ら
れることが第３図ｅには示されている。 分配部１６における１チヤンネル分の構成は６
ビツトのラツチ回路４５とリセツト優先型のフリ
ツプフロツプ４６とアンド回路４７から成り、こ
れらの回路が各チヤンネルCH１〜CH７に対応し
て夫々設けられている。波形記憶装置１７から時
分割的に読出された６ビツトのデイジタルデータ
から成る各チヤンネルの波形サンプル点振幅デー
タは、分配部１６における各チヤンネルCH１〜
CH７に対応するラツチ回路４５のデータ入力
（Ｄ）に夫々入力される。チヤンネルCH１のフリ
ツプフロツプ４６のリセツト入力（Ｒ）にはアド
レス信号Ａ１〜Ａ９の変化に同期した信号Ｓ１―
１が入力される。他のチヤンネルCH２〜CH７の
同様のフリツプフロツプ（図示せず）のリセツト
入力には自己のチヤンネルCH２〜CH７のアドレ
ス信号Ａ１〜Ａ９の変化に同期した信号Ｓ１―２
乃至Ｓ１―７（第１図参照）が夫々入力される。
フリツプフロツプ４６のセツト入力（Ｓ）にはチ
ヤンネルCH１のための第１の制御信号Ｓ２―１
が入力され、他のチヤンネルCH２〜CH７の同様
のフリツプフロツプ（図示せず）のセツト入力に
はそれらのチヤンネルに対応する第１の制御信号
Ｓ２―２乃至Ｓ２―７が夫々入力される。フリツ
プフロツプ４６の出力はアンド回路４７に加わ
る。アンド回路４７の他の入力にはチヤンネル
CH１に対応する第２の制御信号SS２―１が加わ
り、他のチヤンネルCH２〜CH７の同様のアンド
回路（図示せず）にはそれらのチヤンネルCH２
〜CH７に対応する第２の制御信号SS２―２乃至
SS２―７が夫々入力される。アンド回路４７の
出力はラツチ回路４５のストローブ入力（Ｓ）に
加わる。 各チヤンネルCH１〜CH７に対応する第１の制
御信号Ｓ２―１乃至Ｓ２―７は、各々に対応する
チヤンネルセレクト信号CH１Ｓ乃至CH７Ｓ（第
３図ｄのパルスの立上り部分の１ビツトタイムに
同期して発生し、第２の制御信号SS２―１乃至
SS２―７はチヤンネルセレクト信号CH１Ｓ乃至
CH７Ｓのパルスの終わりの部分の１ビツトタイ
ムに同期して発生する。参考のため、チヤンネル
CH１とCH７の制御信号Ｓ２―１，SS２―１，
Ｓ２―７，SS２―７を第３図ｆに示す。 チヤンネルCH１に関して説明すると、チヤン
ネルセレクト信号CH１Ｓにもとづいてチヤンネ
ルCH１に関する波形サンプル点振幅データを波
形記憶装置１７から読出しているときに、信号
CH１Ｓの立上りに同期して発生する第１の制御
信号Ｓ２―１によつてフリツプフロツプ４６がセ
ツトされ、フリツプフロツプ４６の出力（Ｑ）が
“１”となる。それからＭビツトタイム後に（す
なわちROMの読出しが安定したときに）第２の
制御信号SS２―１が発生され、アンド回路４７
を介してラツチ回路４５にストローブパルスＳ２
が与えられる。従つて、波形記憶装置１７から読
出されたチヤンネルCH１に関する波形サンプル
点振幅データが安定したときに同じチヤンネル
CH１のラツチ回路４５にストローブパルスＳ２
が与えられ、正確な波形サンプル点振幅データが
ラツチ回路４５にラツチされる（すなわち分配さ
れ、持続信号化される）。このとき他のチヤンネ
ルCH２〜CH７に対応するラツチ回路（図示せ
ず）に波形記憶装置１７の読出し出力は分配され
ない（ラツチされない）。他のチヤンネルCH２〜
CH７に関しても、チヤンネルCH１と同様に、波
形記憶装置１７から時分割で読出された各チヤン
ネルCH２〜CH７の波形サンプル点振幅データ
が、各々のチヤンネルに対応する第２の制御信号
SS２―２乃至SS２―７にもとづいてラツチ回路
４５と同様の各チヤンネルのラツチ回路（図示せ
ず）にラツチされる（分配され、持続信号化され
る）。 以上のようにして、分配部１６では波形記憶装
置１７の時分割読出しタイミングに同期して波形
サンプル点振幅データを各々のチヤンネルCH１
〜CH７に分配し、持続信号化する。 フリツプフロツプ４６とアンド回路４７は波形
記憶装置１７からのデータ読出しが安定したとき
のみラツチ回路４５のラツチ動作を行なわせるた
めの回路である。第３図ｃ，ｄに示すように、或
るチヤンネル（この例ではCH１）のアドレスが
変化したときに（この例ではアドレス１からアド
レス２に変化している）そのチヤンネルCH１の
チヤンネルセレクト信号CH１Ｓが発生すると、
或るアドレス（この例ではアドレス１）の波形サ
ンプル点振幅データを読出している途中でその次
のアドレス（アドレス２）に切換わつてしまい、
本来読出しが安定するはずの時間（第２の制御信
号SS２―１の発生タイミング）になつても読出
し出力は安定していない事態が生じる。これは時
分割タイミングと楽音のピツチ（つまり波形読出
し用アドレスが切換るタイミング）が非同期であ
るからである。そのような不安定な状態の読出し
出力をラツチ回路４５にラツチすることは好まし
くない。そこで、第１の制御信号Ｓ２―１によつ
てフリツプフロツプ４６がセツトされたときから
第２の制御信号SS２―１が発生するまでの間
に、アドレス変化に同期した信号Ｓ１―１が発生
した場合はフリツプフロツプ４６をリセツトして
アンド回路４７を不動作にし、ラツチ回路４５の
ストローブパルスＳ２が発生されないようにして
いる。フリツプフロツプ４６はリセツト優先型で
あるため、信号Ｓ１―１と制御信号Ｓ２―１が同
時に発生した場合もリセツト状態となり、ストロ
ーブパルスＳ２は発生されない。 第３図ｇに示すように、チヤンネルセレクト信
号CH１Ｓの発生時にそのチヤンネルCH１のアド
レスが切換わつた場合はストローブパルスＳ２は
発生されない。従つて、新たなアドレス（第３図
の例ではアドレス２）に対応する波形サンプル点
振幅データはすぐにはラツチ回路４５にラツチさ
れないが、その次にチヤンネルセレクト信号CH
１Ｓが発生したときに発生されるストローブパル
スＳ２にもとづいてラツチ回路４５にラツチされ
る。アドレス変化時にストローブパルスＳ２が発
生しなくても、次に発生するストローブパルスＳ
２によつて変化後のアドレスに対応する波形サン
プル点振幅データを確実にラツチし得るようにす
るために、チヤンネルセレクト信号CH１Ｓ〜CH
７Ｓの周期Ｙを次のように定めねばならない。 Ymax.＝Zmin.−Ｘ ……(1) Ymax.は周期Ｙとして選定し得る値の最大値で
ある。Zmin.は１つのアドレスの時間間隔Ｚ（第
３図ｃ参照）の最小値であり、電子楽器１０（第
１図）で発生可能な最高音のアドレス信号Ａ１〜
Ａ９の最小変化単位がこれに相当する。Ｘはチヤ
ンネルセレクト信号CH１Ｓ〜CH７Ｓのパルス幅
であり、前述のようにROMの安定読出し時間を
考慮した値をもつが、Zmin.に比べればはるかに
小さな値であると考えてよい。上記式(1)は、最小
のアドレス変化間隔Zmin.からパルス幅Ｘを引い
た値よりも小さい値に周期Ｙを定めねばならない
ことを意味している。 分配部１６内のラツチ回路４５に夫々ラツチさ
れた各チヤンネルの波形サンプル点振幅データ
は、各々のチヤンネルCH１〜CH７に対応するラ
ツチ回路１２―１乃至１２―７のデータ入力(D)に
加わる。ラツチ回路１２―１乃至１２―７のスト
ローブ入力（Ｓ）には、各チヤンネルに対応する
アドレス発生部１１―１乃至１１―７から出力さ
れるアドレス変化に同期した信号Ｓ１―１乃至Ｓ
１―７が夫々加えられる。各チヤンネルCH１〜
CH７の波形サンプル点振幅データは、分配部１
６内のラツチ回路４５において既に持続信号化さ
れているが、この分配部１６においては波形デー
タの時分割読出しのタイミングに同期してラツチ
動作を行なつたため、時分割クロツク成分が残る
おそれがある。そこで、ラツチ回路１２―１乃至
１２―７では楽音のピツチに同期して（調和し
て）ラツチし直すことにより、時分割クロツク成
分を確実に除去するようにしている。各チヤンネ
ルCH１〜CH７のラツチ回路１２―１乃至１２―
７のストローブ信号として使用される信号Ｓ１―
１乃至Ｓ１―７は、各チヤンネルCH１〜CH７の
アドレス信号Ａ１〜Ａ９の変化に同期しているの
で、各チヤンネルCH１〜CH７に割当てられてい
る音の音高の２n（但しｎは自然数）の周波数を
もち、発生音に調和している。 ラツチ回路１２―１から出力された波形サンプ
ル点振幅データはデイジタル―アナログ変換及び
補間回路１３―１のデイジタル―アナログ変換部
４８に入力される。デイジタル―アナログ変換部
４８は入力された６ビツトのデイジタルの波形サ
ンプル点振幅データをアナログ信号Ａに変換し、
補間部４９に供給する。また、デイジタル―アナ
ログ変換部４８では直前のサンプル点振幅データ
のアナログ信号Ｂを記憶しておき、これを補間部
４９に供給する。補間部４９では、隣合う２つの
サンプル点振幅に対応する２つのアナログ信号
Ａ，Ｂの間を所定の関数（例えば三角関数）によ
つて補間するもので、アドレス信号の下位３ビツ
トＡ７，Ａ８，Ａ９に従つて８ステツプで補間す
る。尚、補間回路としては特願昭49−85403号
（特開昭51−14015号）に示された回路を使用する
ことができる。 デイジタル―アナログ変換及び補間回路１３―
１から出力されたアナログ楽音波形信号はエンベ
ロープ付与回路１４―１の電圧制御型増幅器
（VCA）５０に入力される。エンベロープ発生回
路５１は、同じチヤンネルCH１のアドレス発生
部１１―１内のラツチ回路２５から供給されるキ
ーオン信号KONにもとづいて所定のエンベロー
プ波形信号を発生する。VCA５０ではこのエン
ベロープ波形信号に従つて増幅度が制御され、エ
ンベロープ付与されたアナログ楽音波形信号が出
力される。尚、VCA５０を設けずに、エンベロ
ープ発生回路５１から発生したアナログのエンベ
ロープ波形信号をデイジタル―アナログ変換部４
８の基準電圧として用いてもよく、その場合はデ
イジタル―アナログ変換及び補間回路１３―１か
らエンベロープ付与済みのアナログ楽音波形信号
が出力される。 アドレス発生部の他の詳細例 第４図はアドレス発生部１１―１乃至１１―７
の他の詳細例を示す図で、チヤンネルCH１のみ
示したが、他のチヤンネルCH２〜CH７も同一構
成である。第２図の例ではノートクロツク信号
NC#〜NCとして重畳分周信号を用いているが、
第４図はノートクロツク信号NC#〜NCとして重
畳分周信号を用いずに各音名に対応する高い周波
数のクロツクパルスを用いた場合におけるアドレ
ス発生部１１―１乃至１１―７の詳細構成を例示
している。すなわち、アドレス発生部１１―１乃
至１１―７として第４図の構成を用いる場合、音
源クロツク発生装置２１（第１図）は各音名Ｃ
#〜Ｃの音高に対応する夫々単一のクロツクパル
スから成るノートクロツク信号NC#〜NCを発生
する構成とされる。 ラツチ回路５２は第２図のラツチ回路２５と同
じく、発音割当て回路２０（第１図）から時分割
的に与えられるキーコードKC、キーオン信号
KONの中から自己のチヤンネルCH１に割当てら
れているキーコードKCとキーオン信号KONをラ
ツチするためのものである。ノートセレクタ５３
はノートコードNOTEにもとづいてノートクロツ
ク信号NC#〜NCの中から単一のノートクロツク
信号（NC#〜NCのうち１つ）を選択する。ノー
トセレクタ５３で選択されたノートクロツク信号
は９ビツトの２進カウンタ５４のカウント入力に
加えられると共に、アドレス変化に同期した信号
Ｓ１―１としてアドレス発生部１１―１から出力
される。 シフト回路５５はカウンタ５４から与えられる
９ビツトの２進コードのビツト位置をラツチ回路
５２にラツチされているオクターブコードOCT
の内容に応じて左または右にシフトする回路で、
このシフト回路５５の出力（すなわちカウンタ５
４の出力２進コードを横シフトしたもの）がアド
レス信号Ａ１〜Ａ９としてアドレス発生部１１―
１から出力される。カウンタ５４の出力をＱ１〜
Ｑ９（Ｑ１がMSB，Ｑ９がLSB）で表わし、オ
クターブコードOCTに含まれる各オクターブ信
号Ｏ１〜Ｏ７に対応するシフト状態を第１表に示
す。オクターブ音域が上がるにつれて、アドレス
信号Ａ１〜Ａ９の値が２倍，４倍，８倍……とな
ることが第１表から判る。
【表】
波形記憶装置の変更例（その１）
第１図に示す実施例では波形記憶装置１７とし
てROMを用いているが、ROMの代わりにランダ
ムアクセスメモリ（以下RAMという）を用いて
もよい。第５図は波形記憶装置１７′としてRAM
を用いた例を示した図で、第１図に示す電子楽器
１０において波形記憶装置１７と音色選択部２３
の部分が第５図の回路によつて置換される。第５
図の回路による置換を行なつた場合、選択部１５
と分配部１６の構成は第２図に示されたものと同
一でよいが、チヤンネルセレクト信号CH１Ｓ〜
CH７Ｓ、第１及び第２の制御信号Ｓ２―１乃至
Ｓ２―７、SS２―１乃至SS２―７の発生タイミ
ングは例えば第６図に示すように変更される。 波形記憶装置１７′にRAMを用いた場合、
RAMの動作モードを切換える信号Ｒ／Ｗを使用
してRAMの動作モードを読出しモードまたは書
込みモードのどちらかに適宜切換える必要があ
る。このモード切換信号Ｒ／Ｗをタイミング信号
発生回路２２（第１図）から発生するものとし、
チヤンネルセレクト信号CH１Ｓ〜CH７Ｓや制御
信号Ｓ２―１乃至Ｓ２―７、SS２―１乃至SS２
―７をこのモード切換信号Ｒ／Ｗに同期して発生
する。第６図を参照してこの点について説明す
る。第６図ａ，ｂ，ｃは第３図ａ，ｂ，ｃと同じ
信号を示している。モード切換信号Ｒ／Ｗは第６
図ｄに示すように発生する。モード切換信号Ｒ／
Ｗが“１”のときは読出しモード（Ｒ）であり、
“０”のときは書込みモード（Ｗ）である。読出
しモード（Ｒ）のパルス時間幅はRAMの安定読
出しに要する時間によつて定まる。RAMの安定
読出しに要する時間はROMの場合よりも一般に
短い。第６図ｆの斜線部分がRAMの安定読出し
に要する時間に相当し、この例では２ビツトタイ
ムとしている。書込みモード（Ｗ）のパルス時間
幅は１ビツトタイムである。 第６図ｅはチヤンネルセレクト信号CH１Ｓ〜
CH７Ｓの発生状態を例示したもので、読出しモ
ード（Ｒ）のタイミングに一致して各信号CH１
Ｓ〜CH７Ｓが順次発生する。書込みモード
（Ｗ）のときはチヤンネルセレクト信号CH１Ｓ〜
CH７Ｓは全く発生しないようになつている。従
つて、書込みモード（Ｗ）のときは選択部１５
（第１図）においてどのチヤンネルのアドレス信
号Ａ１〜Ａ６も選択されない。前述と同様に、第
１の制御信号Ｓ２―１乃至Ｓ２―７はチヤンネル
セレクト信号CH１Ｓ〜CH７Ｓの立上りの１ビツ
トタイムに同期して発生され、第２の制御信号
SS２―１乃至SS２―７はチヤンネルセレクト信
号CH１Ｓ〜CH７Ｓの立下り直前の１ビツトタイ
ムに同期して発生される。チヤンネルCH１とCH
７の制御信号Ｓ２―１，SS２―１，Ｓ２―７，
SS２―７の発生例を第６図ｇに示す。尚、第６
図ｆは波形記憶装置１７′（第５図）から時分割
的に読出される波形サンプル点振幅データのチヤ
ンネルCH１〜CH７を示したものである。 第５図において、選択部１５から供給される時
分割多重化された各チヤンネルのアドレス信号Ａ
１〜Ａ６は、オア回路群５６を介して波形記憶装
置１７′のアドレス入力に加えられる。オア回路
群５６の他の入力にはゲート回路５７の出力が加
えられる。ゲート回路５７のゲート制御入力に
は、タイミング信号発生回路２２（第１図）から
発生されるモード切換信号Ｒ／Ｗがインバータ５
８を介して供給される。モード切換信号Ｒ／Ｗが
“１”のとき（すなわち読出しモード（Ｒ）のと
き）、ゲート回路５７がオフとなり、信号Ｒ／Ｗ
が“０”のとき（すなわち書込みモード（Ｗ）の
とき）ゲート回路５７がオンとなる。従つて、選
択部１５からアドレス信号Ａ１〜Ａ６が供給され
るとき、すなわち読出しモード（Ｒ）のとき（第
６図ｄ，ｅ参照）、ゲート回路５７からオア回路
群５６には信号が与えられず、選択部１５からの
アドレス信号Ａ１〜Ａ６がオア回路群５６をその
まま通過して波形記憶装置１７′に入力される。 RAMから成る波形記憶装置１７′の動作モード
制御入力にはモード切換信号Ｒ／Ｗが入力されて
いる。この信号Ｒ／Ｗが“１”のときRAMは読
出しモード（Ｒ）となる。従つて、読出しモード
（Ｒ）のときに選択部１５から供給されるアドレ
ス信号Ａ１〜Ａ６にもとづいて波形記憶装置１
７′から波形サンプル点振幅データが時分割的に
読出され、データバス５９を経て分配部１６（第
１図、第２図）に供給される。第６図ｇに示した
ように、分配部１６で使用する制御信号Ｓ２―１
乃至SS２―７は読出しモード（Ｒ）のタイミン
グに合わせて発生されるので、データバス５９に
時分割的に読出された各チヤンネルの波形サンプ
ル点振幅データを各々のチヤンネルCH１〜CH７
に確実に分配することができる。 モード切換信号Ｒ／Ｗが“０”すなわち書込み
モード（Ｗ）のときは、波形記憶装置（RAM）
１７′はデータバス５９に与えられているデータ
をアドレス入力に与えられているアドレスコード
が指定するアドレスに書込む。このときゲート回
路５７，６０は共にオン状態となつており、ゲー
ト回路５７を通過したアドレスコードがオア回路
群５６を経て波形記憶装置１７′のアドレス入力
に与えられ、かつゲート回路６０を通過したデー
タがデータバス５９に与えられる。このとき、選
択部１５からアドレス信号Ａ１〜Ａ６は供給され
ず、また、分配部１６に制御信号Ｓ２―１乃至
SS２―７が与えられることはない。従つてゲー
ト回路６０からデータバス５９に与えられたデー
タが分配部１６でラツチされることはない。 ゲート回路５７には、アドレスカウンタ６１か
ら出力される６ビツトの２進のアドレスコード
AD１〜AD６が入力される。アドレスカウンタ６
１はクロツクパルスφ／４をカウントする。クロ
ツクパルスφ／４は第６図ａに示すクロツクパル
スφを1/4分周したもので、例えば第６図ｈに示
すように発生する。クロツクパルスφ／４に応答
して変化するアドレスコードAD１〜AD６の一例
を第６図ｉに示す。第６図ｄ，ｉから明らかなよ
うに、アドレスコードAD１〜AD６の値はモード
切換信号Ｒ／Ｗに同期して変化するようになつて
いる。 音色ROM６２―１，６２―２，６２―３，…
…は種々の音色＃１，＃２，＃３，……に対応す
る楽音波形サンプル点振幅データを記憶している
もので、例えばROM６２―１の音色＃１はフル
ート、ROM６２―２の音色＃２はオーボエに対
応している。音色選択部２３′は各音色＃１，
＃２，＃３，……を選択するためのスイツチから
成り、このスイツチによつて選択された音色に対
応する音色ROM６２―１，６２―２，６２―
３，……のみが読出し可能状態となる。音色
ROM６２―１，６２―２，６２―３，……のア
ドレス入力にはアドレスカウンタ６１からアドレ
スコードAD１〜AD６が入力される。音色選択部
２３′からの音色選択信号によつて読出し可能状
態となつている音色ROM６２―１，６２―２，
６２―３……からアドレスコードAD１〜AD６に
従つて読出された波形サンプル点振幅データ（６
ビツト）は加算器６３で加算され、ゲート回路６
０に入力される。従つて加算器６３からは、選択
された１乃至複数の音色の複合波形のサンプル点
振幅データが得られる。 波形記憶装置の変更例（その２） 第１図に示す電子楽器１０において、選択部１
５、波形記憶装置１７、分配部１６、タイミング
信号発生回路２２、音色選択部２３の部分を、第
７図の回路で置換することができる。第７図にお
いて、一致検出回路６４―１乃至６４―７とラツ
チ回路６５―１乃至６５―７が各チヤンネルCH
１〜CH７に対応して設けられている。各チヤン
ネルCH１〜CH７の一致検出回路６４―１乃至６
４―７の一方入力には、同じチヤンネルCH１〜
CH７のアドレス発生部１１―１乃至１１―７
（第１図）から波形読出し用のアドレス信号Ａ１
〜Ａ６が夫々供給される。また、各チヤンネル
CH１〜CH７に対応するラツチ回路６５―１乃至
６５―７の出力は同じチヤンネルのラツチ回路１
２―１乃至１２―７（第１図）に供給される。 一致検出回路６４―１乃至６４―７の他の入力
にはアドレスカウンタ６６から出力される６ビツ
トのアドレスコードAd１〜Ad６が共通に供給さ
れる。アドレスカウンタ６６は６ビツトの２進カ
ウンタで、所定のクロツクパルスφ′をカウント
する。クロツクパルスφ′の周期は、波形読出し
用のアドレス信号Ａ１〜Ａ６の最小変化間隔（す
なわち最高音のアドレス信号Ａ１〜Ａ６の変化間
隔）の1/64の時間よりも小さく定めるものとす
る。これにより、波形読出し用のアドレス信号Ａ
１〜Ａ６が同じ値を維持している間に、アドレス
カウンタ６６の６ビツトの出力コードAd１〜Ad
６は最小値“000000”（10進の０）から最大値
“111111”（10進の63）まで少くとも１循環する。
一致検出回路６４―１乃至６４―７では、アドレ
ス発生部１１―１乃至１１―７から与えられるア
ドレス信号Ａ１〜Ａ６の値にアドレスコードAd
１〜Ad６の値が一致したとき一致検出信号EQ１
〜EQ７を夫々発生する。これらの一致検出信号
EQ１〜EQ７はラツチ回路６５―１乃至６５―７
のストローブ入力（Ｓ）に夫々加えられる。 波形計算回路６７では音色選択レバー６８の投
入状態に応じて所望の楽音波形の各サンプル点振
幅データを計算する。計算が終了すると、適当な
時期に書込み指令信号WSを発生し、かつ、この
信号WSの発生時間中に計算済みの各サンプル点
振幅データWVをアドレスカウンタ６６からのア
ドレスコードAd１〜Ad６に応じて出力する。書
込み指令信号WSのパルス時間幅は、アドレスカ
ウンタ６６のカウントクロツクパルスφ′の64周
期分の長さである。従つて、信号WSの発生中に
アドレスコードAd１〜Ad６の値は１循環し、全
アドレスに対応するサンプル点振幅データWVが
順次出力される。 波形計算回路６７から出力された６ビツトの波
形サンプル点振幅データWVは、64ステージ／６
ビツトの循環シフトレジスタ６９のデータ入力に
供給される。また、書込み指令信号WSはシフト
レジスタ６９の書込み制御入力に加えられ、この
信号WSをインバータ７０で反転した信号が該シ
フトレジスタ６９の自己保持制御入力に加えられ
る。シフトレジスタ６９はアドレスカウンタ６６
と同じクロツクパルスφ′によつてシフト制御さ
れる。従つて、アドレスコードAd１〜Ad６の変
化とシフトレジスタ６９のシフト駆動は同期して
いる。 書込み指令信号WSの発生中に波形計算回路６
７から出力された64アドレスに対応するサンプル
点振幅データWVは、シフトレジスタ６９の64個
のステージに順次書込まれる。そして、信号WS
が消滅するとシフトレジスタ６９は自己保持状態
となり、最終ステージから出力される振幅データ
を最初のステージに戻して循環保持する。シフト
レジスタ６９の最終ステージから出力される波形
サンプル点振幅データはラツチ回路６５―１乃至
６５―７のデータ入力(D)に供給される。このシフ
トレジスタ６９の最終ステージからは64個の各ア
ドレスに対応する波形サンプル点振幅データがア
ドレスコードAd１〜Ad６に同期して出力されて
いる。従つて、一致検出回路６４―１乃至６４―
７から一致検出信号EQ１〜EQ７が発生したと
き、波形読出し用アドレス信号Ａ１〜Ａ６のアド
レスに対応する波形サンプル点振幅データがラツ
チ回路６５―１乃至６５―７のデータ入力(D)に加
えられている。従つて、アドレス発生部１１―１
乃至１１―７から供給されたアドレス信号Ａ１〜
Ａ６のアドレスに対応する波形サンプル点振幅デ
ータが各ラツチ回路６５―１乃至６５―７に夫々
ラツチされる。 第７図において波形計算回路６７とシフトレジ
スタ６９の部分を第１図に示す波形記憶装置１７
と同様のROMで置換することができる。 エンベロープ付与回路の他の詳細例 第１図におけるエンベロープ付与回路１４―１
乃至１４―７の一例としてVCA５０とエンベロ
ープ発生回路５１を用いた例を第２図に示した
が、第８図に示すような構成をエンベロープ付与
回路１４―１乃至１４―７に用いることもでき
る。第８図には１つのチヤンネルCH１のエンベ
ロープ付与回路１４―１のみ示したが、他のチヤ
ンネルCH２〜CH７のものも同様である。 第８図において、アドレス発生部１１―１（第
１図）から供給されたキーオン信号KONはワン
シヨツト回路７１及びアンド回路７２に入力され
る。鍵の押し始めにキーオン信号KONが“１”
に立上つた時ワンシヨツト回路７１から１発の短
パルスを発生し、カウンタ７６をクリアする。カ
ウンタ７６は６ビツトの２進カウンタで、その出
力がデコーダ７７に入力される。また、カウンタ
７６の最上位ビツトMSBの出力信号はアンド回
路７４に加わると共に、インバータ７８で反転さ
れてアンド回路７２，７３に加えられる。カウン
タ７６の最上位ビツトの１ビツト下のビツト
MSBの出力はアンド回路７３に加わると共に、
インバータ７９で反転されてアンド回路７２に加
わる。 キーオン信号KONの立上り時にカウンタ７６
がクリアされると、該カウンタ７６の出力
MSB，MSBは“00”となり、アンド回路７２
の条件が成立する。アンド回路７２の残りの入力
にはアタツクパルスATTPが加えられており、こ
のアタツクパルスATTPがアンド回路７２で選択
され、オア回路７５を介してカウンタ７６のカウ
ント入力に加わる。従つて、始めは、カウンタ７
６はアタツクパルスATTPを計数する。 デコーダ７７の出力は、直列抵抗回路８０と
FETゲート群８１とから成る減衰器８２のFET
ゲート群８１のゲート制御入力に加えられる。減
衰器８２は、デイジタル―アナログ変換及び補間
回路１３―１（第１図）から供給されるアナログ
楽音波形信号を入力し、この入力アナログ楽音波
形信号の振幅レベルをデコーダ７７の出力に応じ
た減衰率で減衰する。減衰器８２の出力はサウン
ドシステム２４（第１図）に供給される。デコー
ダ７７の出力はａからｚまで有り、ａに対応する
減衰率が最も大きく、ｚに対応する減衰率が最も
小さい。カウンタ７６の出力に応じて減衰器８２
の減衰率を可変することにより楽音信号にエンベ
ロープが付与される。 デコーダ７７はカウンタ７６の出力を例えば第
２表に示すようにデコードする。
てROMを用いているが、ROMの代わりにランダ
ムアクセスメモリ（以下RAMという）を用いて
もよい。第５図は波形記憶装置１７′としてRAM
を用いた例を示した図で、第１図に示す電子楽器
１０において波形記憶装置１７と音色選択部２３
の部分が第５図の回路によつて置換される。第５
図の回路による置換を行なつた場合、選択部１５
と分配部１６の構成は第２図に示されたものと同
一でよいが、チヤンネルセレクト信号CH１Ｓ〜
CH７Ｓ、第１及び第２の制御信号Ｓ２―１乃至
Ｓ２―７、SS２―１乃至SS２―７の発生タイミ
ングは例えば第６図に示すように変更される。 波形記憶装置１７′にRAMを用いた場合、
RAMの動作モードを切換える信号Ｒ／Ｗを使用
してRAMの動作モードを読出しモードまたは書
込みモードのどちらかに適宜切換える必要があ
る。このモード切換信号Ｒ／Ｗをタイミング信号
発生回路２２（第１図）から発生するものとし、
チヤンネルセレクト信号CH１Ｓ〜CH７Ｓや制御
信号Ｓ２―１乃至Ｓ２―７、SS２―１乃至SS２
―７をこのモード切換信号Ｒ／Ｗに同期して発生
する。第６図を参照してこの点について説明す
る。第６図ａ，ｂ，ｃは第３図ａ，ｂ，ｃと同じ
信号を示している。モード切換信号Ｒ／Ｗは第６
図ｄに示すように発生する。モード切換信号Ｒ／
Ｗが“１”のときは読出しモード（Ｒ）であり、
“０”のときは書込みモード（Ｗ）である。読出
しモード（Ｒ）のパルス時間幅はRAMの安定読
出しに要する時間によつて定まる。RAMの安定
読出しに要する時間はROMの場合よりも一般に
短い。第６図ｆの斜線部分がRAMの安定読出し
に要する時間に相当し、この例では２ビツトタイ
ムとしている。書込みモード（Ｗ）のパルス時間
幅は１ビツトタイムである。 第６図ｅはチヤンネルセレクト信号CH１Ｓ〜
CH７Ｓの発生状態を例示したもので、読出しモ
ード（Ｒ）のタイミングに一致して各信号CH１
Ｓ〜CH７Ｓが順次発生する。書込みモード
（Ｗ）のときはチヤンネルセレクト信号CH１Ｓ〜
CH７Ｓは全く発生しないようになつている。従
つて、書込みモード（Ｗ）のときは選択部１５
（第１図）においてどのチヤンネルのアドレス信
号Ａ１〜Ａ６も選択されない。前述と同様に、第
１の制御信号Ｓ２―１乃至Ｓ２―７はチヤンネル
セレクト信号CH１Ｓ〜CH７Ｓの立上りの１ビツ
トタイムに同期して発生され、第２の制御信号
SS２―１乃至SS２―７はチヤンネルセレクト信
号CH１Ｓ〜CH７Ｓの立下り直前の１ビツトタイ
ムに同期して発生される。チヤンネルCH１とCH
７の制御信号Ｓ２―１，SS２―１，Ｓ２―７，
SS２―７の発生例を第６図ｇに示す。尚、第６
図ｆは波形記憶装置１７′（第５図）から時分割
的に読出される波形サンプル点振幅データのチヤ
ンネルCH１〜CH７を示したものである。 第５図において、選択部１５から供給される時
分割多重化された各チヤンネルのアドレス信号Ａ
１〜Ａ６は、オア回路群５６を介して波形記憶装
置１７′のアドレス入力に加えられる。オア回路
群５６の他の入力にはゲート回路５７の出力が加
えられる。ゲート回路５７のゲート制御入力に
は、タイミング信号発生回路２２（第１図）から
発生されるモード切換信号Ｒ／Ｗがインバータ５
８を介して供給される。モード切換信号Ｒ／Ｗが
“１”のとき（すなわち読出しモード（Ｒ）のと
き）、ゲート回路５７がオフとなり、信号Ｒ／Ｗ
が“０”のとき（すなわち書込みモード（Ｗ）の
とき）ゲート回路５７がオンとなる。従つて、選
択部１５からアドレス信号Ａ１〜Ａ６が供給され
るとき、すなわち読出しモード（Ｒ）のとき（第
６図ｄ，ｅ参照）、ゲート回路５７からオア回路
群５６には信号が与えられず、選択部１５からの
アドレス信号Ａ１〜Ａ６がオア回路群５６をその
まま通過して波形記憶装置１７′に入力される。 RAMから成る波形記憶装置１７′の動作モード
制御入力にはモード切換信号Ｒ／Ｗが入力されて
いる。この信号Ｒ／Ｗが“１”のときRAMは読
出しモード（Ｒ）となる。従つて、読出しモード
（Ｒ）のときに選択部１５から供給されるアドレ
ス信号Ａ１〜Ａ６にもとづいて波形記憶装置１
７′から波形サンプル点振幅データが時分割的に
読出され、データバス５９を経て分配部１６（第
１図、第２図）に供給される。第６図ｇに示した
ように、分配部１６で使用する制御信号Ｓ２―１
乃至SS２―７は読出しモード（Ｒ）のタイミン
グに合わせて発生されるので、データバス５９に
時分割的に読出された各チヤンネルの波形サンプ
ル点振幅データを各々のチヤンネルCH１〜CH７
に確実に分配することができる。 モード切換信号Ｒ／Ｗが“０”すなわち書込み
モード（Ｗ）のときは、波形記憶装置（RAM）
１７′はデータバス５９に与えられているデータ
をアドレス入力に与えられているアドレスコード
が指定するアドレスに書込む。このときゲート回
路５７，６０は共にオン状態となつており、ゲー
ト回路５７を通過したアドレスコードがオア回路
群５６を経て波形記憶装置１７′のアドレス入力
に与えられ、かつゲート回路６０を通過したデー
タがデータバス５９に与えられる。このとき、選
択部１５からアドレス信号Ａ１〜Ａ６は供給され
ず、また、分配部１６に制御信号Ｓ２―１乃至
SS２―７が与えられることはない。従つてゲー
ト回路６０からデータバス５９に与えられたデー
タが分配部１６でラツチされることはない。 ゲート回路５７には、アドレスカウンタ６１か
ら出力される６ビツトの２進のアドレスコード
AD１〜AD６が入力される。アドレスカウンタ６
１はクロツクパルスφ／４をカウントする。クロ
ツクパルスφ／４は第６図ａに示すクロツクパル
スφを1/4分周したもので、例えば第６図ｈに示
すように発生する。クロツクパルスφ／４に応答
して変化するアドレスコードAD１〜AD６の一例
を第６図ｉに示す。第６図ｄ，ｉから明らかなよ
うに、アドレスコードAD１〜AD６の値はモード
切換信号Ｒ／Ｗに同期して変化するようになつて
いる。 音色ROM６２―１，６２―２，６２―３，…
…は種々の音色＃１，＃２，＃３，……に対応す
る楽音波形サンプル点振幅データを記憶している
もので、例えばROM６２―１の音色＃１はフル
ート、ROM６２―２の音色＃２はオーボエに対
応している。音色選択部２３′は各音色＃１，
＃２，＃３，……を選択するためのスイツチから
成り、このスイツチによつて選択された音色に対
応する音色ROM６２―１，６２―２，６２―
３，……のみが読出し可能状態となる。音色
ROM６２―１，６２―２，６２―３，……のア
ドレス入力にはアドレスカウンタ６１からアドレ
スコードAD１〜AD６が入力される。音色選択部
２３′からの音色選択信号によつて読出し可能状
態となつている音色ROM６２―１，６２―２，
６２―３……からアドレスコードAD１〜AD６に
従つて読出された波形サンプル点振幅データ（６
ビツト）は加算器６３で加算され、ゲート回路６
０に入力される。従つて加算器６３からは、選択
された１乃至複数の音色の複合波形のサンプル点
振幅データが得られる。 波形記憶装置の変更例（その２） 第１図に示す電子楽器１０において、選択部１
５、波形記憶装置１７、分配部１６、タイミング
信号発生回路２２、音色選択部２３の部分を、第
７図の回路で置換することができる。第７図にお
いて、一致検出回路６４―１乃至６４―７とラツ
チ回路６５―１乃至６５―７が各チヤンネルCH
１〜CH７に対応して設けられている。各チヤン
ネルCH１〜CH７の一致検出回路６４―１乃至６
４―７の一方入力には、同じチヤンネルCH１〜
CH７のアドレス発生部１１―１乃至１１―７
（第１図）から波形読出し用のアドレス信号Ａ１
〜Ａ６が夫々供給される。また、各チヤンネル
CH１〜CH７に対応するラツチ回路６５―１乃至
６５―７の出力は同じチヤンネルのラツチ回路１
２―１乃至１２―７（第１図）に供給される。 一致検出回路６４―１乃至６４―７の他の入力
にはアドレスカウンタ６６から出力される６ビツ
トのアドレスコードAd１〜Ad６が共通に供給さ
れる。アドレスカウンタ６６は６ビツトの２進カ
ウンタで、所定のクロツクパルスφ′をカウント
する。クロツクパルスφ′の周期は、波形読出し
用のアドレス信号Ａ１〜Ａ６の最小変化間隔（す
なわち最高音のアドレス信号Ａ１〜Ａ６の変化間
隔）の1/64の時間よりも小さく定めるものとす
る。これにより、波形読出し用のアドレス信号Ａ
１〜Ａ６が同じ値を維持している間に、アドレス
カウンタ６６の６ビツトの出力コードAd１〜Ad
６は最小値“000000”（10進の０）から最大値
“111111”（10進の63）まで少くとも１循環する。
一致検出回路６４―１乃至６４―７では、アドレ
ス発生部１１―１乃至１１―７から与えられるア
ドレス信号Ａ１〜Ａ６の値にアドレスコードAd
１〜Ad６の値が一致したとき一致検出信号EQ１
〜EQ７を夫々発生する。これらの一致検出信号
EQ１〜EQ７はラツチ回路６５―１乃至６５―７
のストローブ入力（Ｓ）に夫々加えられる。 波形計算回路６７では音色選択レバー６８の投
入状態に応じて所望の楽音波形の各サンプル点振
幅データを計算する。計算が終了すると、適当な
時期に書込み指令信号WSを発生し、かつ、この
信号WSの発生時間中に計算済みの各サンプル点
振幅データWVをアドレスカウンタ６６からのア
ドレスコードAd１〜Ad６に応じて出力する。書
込み指令信号WSのパルス時間幅は、アドレスカ
ウンタ６６のカウントクロツクパルスφ′の64周
期分の長さである。従つて、信号WSの発生中に
アドレスコードAd１〜Ad６の値は１循環し、全
アドレスに対応するサンプル点振幅データWVが
順次出力される。 波形計算回路６７から出力された６ビツトの波
形サンプル点振幅データWVは、64ステージ／６
ビツトの循環シフトレジスタ６９のデータ入力に
供給される。また、書込み指令信号WSはシフト
レジスタ６９の書込み制御入力に加えられ、この
信号WSをインバータ７０で反転した信号が該シ
フトレジスタ６９の自己保持制御入力に加えられ
る。シフトレジスタ６９はアドレスカウンタ６６
と同じクロツクパルスφ′によつてシフト制御さ
れる。従つて、アドレスコードAd１〜Ad６の変
化とシフトレジスタ６９のシフト駆動は同期して
いる。 書込み指令信号WSの発生中に波形計算回路６
７から出力された64アドレスに対応するサンプル
点振幅データWVは、シフトレジスタ６９の64個
のステージに順次書込まれる。そして、信号WS
が消滅するとシフトレジスタ６９は自己保持状態
となり、最終ステージから出力される振幅データ
を最初のステージに戻して循環保持する。シフト
レジスタ６９の最終ステージから出力される波形
サンプル点振幅データはラツチ回路６５―１乃至
６５―７のデータ入力(D)に供給される。このシフ
トレジスタ６９の最終ステージからは64個の各ア
ドレスに対応する波形サンプル点振幅データがア
ドレスコードAd１〜Ad６に同期して出力されて
いる。従つて、一致検出回路６４―１乃至６４―
７から一致検出信号EQ１〜EQ７が発生したと
き、波形読出し用アドレス信号Ａ１〜Ａ６のアド
レスに対応する波形サンプル点振幅データがラツ
チ回路６５―１乃至６５―７のデータ入力(D)に加
えられている。従つて、アドレス発生部１１―１
乃至１１―７から供給されたアドレス信号Ａ１〜
Ａ６のアドレスに対応する波形サンプル点振幅デ
ータが各ラツチ回路６５―１乃至６５―７に夫々
ラツチされる。 第７図において波形計算回路６７とシフトレジ
スタ６９の部分を第１図に示す波形記憶装置１７
と同様のROMで置換することができる。 エンベロープ付与回路の他の詳細例 第１図におけるエンベロープ付与回路１４―１
乃至１４―７の一例としてVCA５０とエンベロ
ープ発生回路５１を用いた例を第２図に示した
が、第８図に示すような構成をエンベロープ付与
回路１４―１乃至１４―７に用いることもでき
る。第８図には１つのチヤンネルCH１のエンベ
ロープ付与回路１４―１のみ示したが、他のチヤ
ンネルCH２〜CH７のものも同様である。 第８図において、アドレス発生部１１―１（第
１図）から供給されたキーオン信号KONはワン
シヨツト回路７１及びアンド回路７２に入力され
る。鍵の押し始めにキーオン信号KONが“１”
に立上つた時ワンシヨツト回路７１から１発の短
パルスを発生し、カウンタ７６をクリアする。カ
ウンタ７６は６ビツトの２進カウンタで、その出
力がデコーダ７７に入力される。また、カウンタ
７６の最上位ビツトMSBの出力信号はアンド回
路７４に加わると共に、インバータ７８で反転さ
れてアンド回路７２，７３に加えられる。カウン
タ７６の最上位ビツトの１ビツト下のビツト
MSBの出力はアンド回路７３に加わると共に、
インバータ７９で反転されてアンド回路７２に加
わる。 キーオン信号KONの立上り時にカウンタ７６
がクリアされると、該カウンタ７６の出力
MSB，MSBは“00”となり、アンド回路７２
の条件が成立する。アンド回路７２の残りの入力
にはアタツクパルスATTPが加えられており、こ
のアタツクパルスATTPがアンド回路７２で選択
され、オア回路７５を介してカウンタ７６のカウ
ント入力に加わる。従つて、始めは、カウンタ７
６はアタツクパルスATTPを計数する。 デコーダ７７の出力は、直列抵抗回路８０と
FETゲート群８１とから成る減衰器８２のFET
ゲート群８１のゲート制御入力に加えられる。減
衰器８２は、デイジタル―アナログ変換及び補間
回路１３―１（第１図）から供給されるアナログ
楽音波形信号を入力し、この入力アナログ楽音波
形信号の振幅レベルをデコーダ７７の出力に応じ
た減衰率で減衰する。減衰器８２の出力はサウン
ドシステム２４（第１図）に供給される。デコー
ダ７７の出力はａからｚまで有り、ａに対応する
減衰率が最も大きく、ｚに対応する減衰率が最も
小さい。カウンタ７６の出力に応じて減衰器８２
の減衰率を可変することにより楽音信号にエンベ
ロープが付与される。 デコーダ７７はカウンタ７６の出力を例えば第
２表に示すようにデコードする。
【表】
アタツクパルスATTPの計数によつてカウンタ
７６の出力が“000000”から“001111”まで16ス
テツプ変化する間に、減衰器８２の減衰率は最大
（デコード出力ａに対応）から最小（デコード出
力ｚに対応）まで変化する。これによりエンベロ
ープのアタツク特性が得られる。 カウンタ７６のカウント値が“010000”となる
と、最上位ビツトMSBとその下のビツトMSB
が“01”となるため、アンド回路７３の条件が成
立する。アンド回路７３の残りの入力には第１デ
イケイパルス１DPが加えられており、この第１
デイケイパルス１DPがアンド回路７３で選択さ
れ、オア回路７５を介してカウンタ７６に与えら
れる。第１デイケイパルス１DPの計数によつて
カウンタ７６の出力が“010000”から“011111”
まで16ステツプ変化する間に、減衰器８２の減衰
率は最小（デコード出力ｚに対応）から適宜の中
間値（デコード出力ｎに対応）まで変化する（第
２表参照）。これによりアタツク直後の減衰特性
が得られる。 カウンタ７６の出力が“100000”となると、ア
ンド回路７３の条件は不成立となり、第１デイケ
イパルス１DPが阻止される。アンド回路７４に
入力される最上位ビツトMSBの出力は“１”と
なるが、キーオン信号KONが発生している間は
該アンド回路７４の条件は成立しない。従つて、
カウンタ７６にカウントパルスは供給されず、カ
ウント値“100000”が保持される。これにより、
振幅レベルが一定となるエンベロープのサステイ
ン特性が得られる。 離鍵されるとキーオン信号KONが“０”とな
り、インバータ８３の出力が“１”となつてアン
ド回路７４の条件が成立する。従つて、第２デイ
ケイパルス２DPがアンド回路７４で選択され、
オア回路７５を介してカウンタ７６に加えられ
る。この第２デイケイパルス２DPによつてカウ
ンタ７６は“100000”から“111111”まで32ステ
ツプ変化し、減衰器８２の減衰率は中間値（デコ
ード出力ｍに対応）から最大（デコード出力ａに
対応）まで変化する（第２表参照）。これによ
り、離鍵後における発音消滅に至るまでのエンベ
ロープの減衰特性が得られる。カウンタ７６のカ
ウント値が“000000”になると、アンド回路７４
の条件が不成立となり、第２デイケイパルス２
DPが阻止される。 デイジタル―アナログ変換及び補間回路の一例 第９図は第１図のチヤンネルCH１で使用する
デイジタル―アナログ変換及び補間回路１３―１
の一例を示す図である。他のチヤンネルCH２〜
CH７のデイジタル―アナログ変換及び補間回路
１３―２乃至１３―７も第９図と同一構成を用い
ることができる。 第９図において、ラツチ回路１２―１（第１
図）から供給された波形サンプル点振幅データは
データセレクタ１１６の一方入力(A)に与えられる
と共にメモリ１１７と比較器１１８の入力(A)に入
力される。メモリ１１７はアンド回路１１９から
ロード信号が与えられたとき、ラツチ回路１２―
１から供給される波形サンプル点振幅データを記
憶する。メモリ１１７に記憶した波形サンプル点
振幅データは比較器１１８の入力(B)とデータセレ
クタ１１６の入力(B)に入力される。比較器１１８
は入力ＡとＢが一致しない場合（Ａ≠Ｂの場合）
に“１”を出力する。比較器１１８の出力はアン
ド回路１１９に加わる。アンド回路１１９の他の
入力にはデコーダ１２０の出力(7)からの信号ｄ７
が加わる。デコーダ１２０にはアドレス発生部１
１―１（第１図）からアドレス信号の下位３ビツ
トのデータＡ７〜Ａ９が入力されており、デコー
ダ１２０の出力(7)は８個の補間ステツプのうち最
終ステツプ（すなわちデータＡ７〜Ａ９の値
“111”）に対応している。従つて、一回の補間の
最終ステツプにおいてアンド回路１１９が動作可
能となり、そのときＡ≠Ｂであれば―すなわちラ
ツチ回路１２―１から供給されるサンプル点振幅
データとメモリ１１７に記憶されている振幅デー
タとが不一致であれば、アンド回路１１９からロ
ード信号が発生され、ラツチ回路１２―１から供
給されるサンプル点振幅データがメモリ１１７に
記憶される。その直後に補間用データＡ７〜Ａ９
の値が“000”に切換わると、アドレス信号Ａ１
〜Ａ６の値も切換わるので、ラツチ回路１２―１
から与えられる波形サンプル点振幅データは新た
なサンプル点のものに切換わる。しかし、メモリ
１１７に記憶されたサンプル点振幅データは補間
の最終ステツプまで変化しない。従つて、一回の
補間の最初のステツプ（データＡ７〜Ａ９＝
“000”）から最終ステツプ（データＡ７〜Ａ９＝
“111”）までの間、データセレクタ１１６の入力
(A)には現在のサンプル点に対応する振幅データが
供給されるが、データセレクタ１１６の入力(B)に
はその直前のサンプル点の振幅データがメモリ１
１７から供給される。 データセレクタ１１６の選択制御入力にはクロ
ツクパルスφが供給される。このクロツクパルス
φが“１”のとき入力(A)に加えられている現在の
サンプル点振幅データがセレクタ１１６で選択さ
れ、デイジタル―アナログ変換回路１２１に入力
される。クロツクパルスφが“０”のとき入力(B)
に加えられている前回のサンプル点振幅データが
選択され、デイジタル―アナログ変換回路１２１
に入力される。従つて、デイジタル―アナログ変
換回路１２１では現在のサンプル点振幅データと
前回のサンプル点振幅データを時分割でアナログ
信号に変換する。 デイジタル―アナログ変換回路１２１の出力
は、ゲート１２２を介してコンデンサ１２３に、
ゲート１２４を介してコンデンサ１２５に、ホー
ルドされる。ゲート１２２にはクロツクパルスφ
が加えられ、ゲート１２４にはインバータ１２６
でクロツクパルスφを反転した信号が加えられ
る。従つて、クロツクパルスφが“１”のときに
デイジタル―アナログ変換回路１２１から出力さ
れる現在のサンプル点振幅電圧はゲート１２２を
介してコンデンサ１２３にホールドされる。ま
た、クロツクパルスφが“０”のときにデイジタ
ル―アナログ変換回路１２１から出力される前回
のサンプル点振幅電圧がゲート１２４を介してコ
ンデンサ１２５にホールドされる。 コンデンサ１２３，１２５に夫々ホールドされ
た電圧はソースフオロワ型の電界効果トランジス
タ１２７，１２８を介して補間部１３２の抵抗回
路１２９の両端に入力される。抵抗回路１２９に
はゲート群１３０が接続されており、このゲート
群１３０における導通ゲートはデコーダ１２０の
出力（０〜７）に応じて順次切換えられる。すな
わち、補間用データＡ７〜Ａ９が最初のステツプ
“000”から最終ステツプ“111”まで変化するに
伴つてデコーダ１２０の出力が０から７まで順に
変化し、前回のサンプル点振幅電圧(B)から現在の
サンプル点振幅電圧(A)までの間を８ステツプで内
挿補間した波形振幅電圧がライン１３１に得られ
る。ライン１３１の信号はエンベロープ付与回路
１４―１（第１図）に入力される。 デイジタル―アナログ変換及び補間回路の別の件 第１０図はデイジタル―アナログ変換及び補間
回路１３―１の別の例を示す図である。メモリ１
１７′、比較器１１８′、アンド回路１１９′は第
９図のメモリ１１７、比較器１１８、アンド回路
１１９と同じ働きをする。但し、アンド回路１１
９′に入力される信号ｄ７′は、補間用アドレスデ
ータＡ７〜Ａ９を入力したアンド回路１３３から
出力される。３ビツトの補間用アドレスデータＡ
７〜Ａ９がオール“１”のとき、すなわち１回の
補間の最終ステツプのとき、信号ｄ７′が“１”
となる。第９図ではデイジタル―アナログ変換回
路１２１を時分割的に使用しているが、第１０図
では２個のデイジタル―アナログ変換回路１２１
Ａ，１２１Ｂを設け、一方の回路１２１Ａでラツ
チ回路１２―１からの振幅データをアナログ変換
して現在のサンプル点振幅のアナログ電圧(A)を得
て、他方の回路１２１Ｂでメモリ１１７′からの
振幅データをアナログ変換して前回のサンプル点
振幅のアナログ電圧(B)を得るようにしている。 補間部１３４は、デイジタル―アナログ変換回
路１２１Ａ，１２１Ｂから与えられる隣合う２サ
ンプル点振幅(A)，(B)間を補間するもので、第９図
に示す補間部１３２とは異なる補間法を用いてい
る。 補間部１３４において、３ビツトの２進カウン
タ１３５は高速のクロツクパルスφを計数し、そ
の計数出力を比較器１３６の入力(B)に加える。ま
た、カウンタ１３５の３ビツト出力はオア回路１
３７に加えられる。カウンタ１３５の３ビツト出
力がオール“０”のときは“０”、オール“０”
以外のときは“１”が該オア回路１３７から出力
される。カウンタ１３５の計数状態を第１１図ａ
に示し、オア回路１３７の出力“０”を第
１１図ｂに示す。 比較器１３６の入力(A)には３ビツトの補間用ア
ドレスデータＡ７〜Ａ９がアドレス発生部１１―
１（第１図）から供給される。比較器１３６は両
入力Ａ，Ｂが一致したとき一致検出信号CONを
発生する。尚、入力(B)に加わるカウンタ１３５の
計数値の変化は補間用アドレスデータＡ７〜Ａ９
の変化よりもはるかに速い。従つて、補間用アド
レスデータＡ７〜Ａ９が或る値をとるとき、カウ
ンタ１３５の計数値がその値になる毎に繰返し一
致検出信号CONが発生される。一致検出信号
CONはオア回路１３８を介して遅延フリツプフ
ロツプ１３９に加えられ、クロツクパルスφの１
クロツク分遅延されて該遅延フリツプフロツプ１
３９から出力される。遅延フリツプフロツプ１３
９の出力Ｗは、オア回路１３７の出力
“０”が入力されるアンド回路１４０に加わると
共に、ゲート１４１のゲート入力に加わり、かつ
インバータ１４３で反転されてゲート１４２のゲ
ート入力に加わる。アンド回路１４０の出力はオ
ア回路１３８に加えられる。 一方のゲート１４１には前回のサンプル点振幅
電圧(B)が入力され、他方のゲート１４２には現在
のサンプル点振幅電圧(A)が入力される。従つて、
遅延フリツプフロツプ１３９の出力信号Ｗが
“１”のときはゲート１４１が導通して前回のサ
ンプル点振幅電圧(B)がローパスフイルタ１４４に
入力される。また、信号Ｗが“０”のときはゲー
ト１４２が導通して現在のサンプル点振幅電圧(A)
がローパスフイルタ１４４に入力される。 補間用アドレスデータＡ７〜Ａ９が“000”の
とき第１１図ｃに示すように、カウンタ１３５の
値が「０」になる毎に一致検出信号CONが発生
する。信号CONを１ビツト遅延した信号Ｗがア
ンド回路１４０に加えられるとき、カウンタ１３
５の計数値は「１」に変わつているのでアンド回
路１４０の条件が成立し、アンド回路１４０から
オア回路１３８を介して遅延フリツプフロツプ１
３９に信号“１”が与えられる。こうして、カウ
ンタ１３５の値が「７」になるまでアンド回路１
４０から信号“１”が出力され、その次にカウン
タ１３５の値が「０」になると信号CONが発生
される。従つて、第１１図ｃに示すように信号Ｗ
は常に“１”となる。これにより、サンプル点振
幅電圧(B)がローパスフイルタ１４４に持続的に入
力され、該電圧(B)はローパスフイルタ１４４を通
過してエンベロープ付与回路１４―１に供給され
る。 次に補間用アドレスデータＡ７〜Ａ９が
“001”（ステツプ１）になると、第１１図ｄに示
すように、カウンタ１３５の値が「１」になる毎
に一致検出信号CONが発生される。一致検出信
号CONの１ビツトタイム後に信号Ｗが“１”に
立上り、アンド回路１４０の条件が成立する。以
後、このアンド回路１４０の条件は信号
“０”（第１１図ｂ）が“０”になるまで成立す
る。カウンタ１３５の計数値が「０」となり、信
号“０”が“０”となると、アンド回路１
４０の条件が不成立となり、その１ビツトタイム
後に信号Ｗが“０”となる（第１１図ｄ参照）。
しかし、すぐに一致検出信号CONが発生するの
で、再び信号Ｗは“１”となる。こうして、ステ
ツプ１においては１：７の比率で信号Ｗの
“０”，“１”が繰返す。この信号Ｗの“０”，
“１”に応じて振幅電圧(A)と(B)が交互にローパス
フイルタ１４４に入力される。ローパスフイルタ
１４４の出力は、ほぼ、電圧(A)と(B)の各々の積分
値の平均値となる。従つて、信号Ｗが“１”とな
る時間が長い程、振幅電圧(B)の値に近く、“０”
となる時間が長い程、振幅電圧(A)の値に近くな
る。 以下、アドレスデータＡ７〜Ａ９の値が増す
（補間ステツプが進む）毎に、第１１図ｅ乃至ｊ
に示すように、一致検出信号CONが発生し、信
号Ｗにおける“０”の比率が増してくる。こうし
て、ローパスフイルタ１４４から得られる振幅電
圧は、補間ステツプ０から７の間で、前回のサン
プル点振幅電圧(B)から現在のサンプル点振幅電圧
(A)に向つて徐々に変化していき、補間が行われた
ことになる。 尚、第９図と第１０図において、補間部１３２
と１３４を互いに置換えすることができる。 その他の変更例 上記実施例では波形記憶装置１７，１７′とし
てデイジタルの振幅データを記憶したメモリを用
いているが、振幅データをアナログで記憶したメ
モリを用いてもよい。その場合、分配部１６内の
ラツチ回路４５やラツチ回路１２―１として、ア
ナログ信号のサンプルホールド回路を用いるとよ
い。 第１図、第２図、第４図の例では発音割当て回
路２０から各チヤンネルCH１〜CH７のキーコー
ドKCやキーオン信号KONを時分割的に送出する
ものとして説明しているが、これに限らず非時分
割であつてもよい。また、アドレス発生部（１１
―１乃至１１―７）を時分割共用可能な構成と
し、時分割的に与えられるキーコードKCにもと
づいてそのまま時分割的に各チヤンネルのアドレ
ス信号を発生するようにしてもよい。 ところで、上記実施例では波形読出し用のアド
レス信号Ａ１〜Ａ６を６ビツトとしており、26＝
64アドレスによつて１周期の楽音波形を読出すよ
うにしている。この場合、読出し出力の中には
26／２＝32倍音までしか倍音成分が含まれないこ
とになる。この場合、１アドレスに記憶する１サ
ンプル点振幅データを６ビツトのデータとする
と、１波形を記憶するROM（またはRAM）の容
量は（26×６＝64×６ビツト）である。更に高次
の倍音を必要とする場合、例えば64倍音を得るに
はアドレス信号を１ビツト増して７ビツトとすれ
ばよいが、ROM（またはRAM）の容量は（27×
６＝128×６ビツト）となり、コストの点で得策
ではない。ROM（またはRAM）の容量をさほど
増すことなく、倍音成分を増すには、次のように
するとよい。すなわち、１サンプル点振幅データ
を１ビツト増して７ビツトとし、そのうち１ビツ
トを補間禁止ビツトとして使用し、このビツトが
“１”のときは補間を禁止するようにする。振幅
が大きく変化するサンプル点（例えば鋸歯状波の
帰線部分）において上記補間禁止ビツトを“１”
と定めれば、その部分で補間が禁止されて波形が
急峻となることにより倍音成分が増すことにな
る。しかも、ROM（またはRAM）の容量は（26
×７＝64×７ビツト）であり、容量はさほど増え
ない。 以上説明したようにこの発明によれば、各楽音
発生チヤンネルによる波形データ発生手段の共用
により装置構成の縮小及びコストの節約に貢献
し、かつ波形切換（音色切換え）等も小規模な構
成で行うことができるようになる。しかも、時分
割発生した各チヤンネルの波形テータを各チヤン
ネル別に記憶し、この記憶した各チヤンネルの波
形データをそれぞれ当該チヤンネルに割り当てら
れた楽音のピツチに調和して出力するようにした
ので、「折返しノイズ」の問題を解決することが
でき、歪みや濁りのない高品質の複数の楽音信号
を発生することができるという勝れた効果を奏す
る。
７６の出力が“000000”から“001111”まで16ス
テツプ変化する間に、減衰器８２の減衰率は最大
（デコード出力ａに対応）から最小（デコード出
力ｚに対応）まで変化する。これによりエンベロ
ープのアタツク特性が得られる。 カウンタ７６のカウント値が“010000”となる
と、最上位ビツトMSBとその下のビツトMSB
が“01”となるため、アンド回路７３の条件が成
立する。アンド回路７３の残りの入力には第１デ
イケイパルス１DPが加えられており、この第１
デイケイパルス１DPがアンド回路７３で選択さ
れ、オア回路７５を介してカウンタ７６に与えら
れる。第１デイケイパルス１DPの計数によつて
カウンタ７６の出力が“010000”から“011111”
まで16ステツプ変化する間に、減衰器８２の減衰
率は最小（デコード出力ｚに対応）から適宜の中
間値（デコード出力ｎに対応）まで変化する（第
２表参照）。これによりアタツク直後の減衰特性
が得られる。 カウンタ７６の出力が“100000”となると、ア
ンド回路７３の条件は不成立となり、第１デイケ
イパルス１DPが阻止される。アンド回路７４に
入力される最上位ビツトMSBの出力は“１”と
なるが、キーオン信号KONが発生している間は
該アンド回路７４の条件は成立しない。従つて、
カウンタ７６にカウントパルスは供給されず、カ
ウント値“100000”が保持される。これにより、
振幅レベルが一定となるエンベロープのサステイ
ン特性が得られる。 離鍵されるとキーオン信号KONが“０”とな
り、インバータ８３の出力が“１”となつてアン
ド回路７４の条件が成立する。従つて、第２デイ
ケイパルス２DPがアンド回路７４で選択され、
オア回路７５を介してカウンタ７６に加えられ
る。この第２デイケイパルス２DPによつてカウ
ンタ７６は“100000”から“111111”まで32ステ
ツプ変化し、減衰器８２の減衰率は中間値（デコ
ード出力ｍに対応）から最大（デコード出力ａに
対応）まで変化する（第２表参照）。これによ
り、離鍵後における発音消滅に至るまでのエンベ
ロープの減衰特性が得られる。カウンタ７６のカ
ウント値が“000000”になると、アンド回路７４
の条件が不成立となり、第２デイケイパルス２
DPが阻止される。 デイジタル―アナログ変換及び補間回路の一例 第９図は第１図のチヤンネルCH１で使用する
デイジタル―アナログ変換及び補間回路１３―１
の一例を示す図である。他のチヤンネルCH２〜
CH７のデイジタル―アナログ変換及び補間回路
１３―２乃至１３―７も第９図と同一構成を用い
ることができる。 第９図において、ラツチ回路１２―１（第１
図）から供給された波形サンプル点振幅データは
データセレクタ１１６の一方入力(A)に与えられる
と共にメモリ１１７と比較器１１８の入力(A)に入
力される。メモリ１１７はアンド回路１１９から
ロード信号が与えられたとき、ラツチ回路１２―
１から供給される波形サンプル点振幅データを記
憶する。メモリ１１７に記憶した波形サンプル点
振幅データは比較器１１８の入力(B)とデータセレ
クタ１１６の入力(B)に入力される。比較器１１８
は入力ＡとＢが一致しない場合（Ａ≠Ｂの場合）
に“１”を出力する。比較器１１８の出力はアン
ド回路１１９に加わる。アンド回路１１９の他の
入力にはデコーダ１２０の出力(7)からの信号ｄ７
が加わる。デコーダ１２０にはアドレス発生部１
１―１（第１図）からアドレス信号の下位３ビツ
トのデータＡ７〜Ａ９が入力されており、デコー
ダ１２０の出力(7)は８個の補間ステツプのうち最
終ステツプ（すなわちデータＡ７〜Ａ９の値
“111”）に対応している。従つて、一回の補間の
最終ステツプにおいてアンド回路１１９が動作可
能となり、そのときＡ≠Ｂであれば―すなわちラ
ツチ回路１２―１から供給されるサンプル点振幅
データとメモリ１１７に記憶されている振幅デー
タとが不一致であれば、アンド回路１１９からロ
ード信号が発生され、ラツチ回路１２―１から供
給されるサンプル点振幅データがメモリ１１７に
記憶される。その直後に補間用データＡ７〜Ａ９
の値が“000”に切換わると、アドレス信号Ａ１
〜Ａ６の値も切換わるので、ラツチ回路１２―１
から与えられる波形サンプル点振幅データは新た
なサンプル点のものに切換わる。しかし、メモリ
１１７に記憶されたサンプル点振幅データは補間
の最終ステツプまで変化しない。従つて、一回の
補間の最初のステツプ（データＡ７〜Ａ９＝
“000”）から最終ステツプ（データＡ７〜Ａ９＝
“111”）までの間、データセレクタ１１６の入力
(A)には現在のサンプル点に対応する振幅データが
供給されるが、データセレクタ１１６の入力(B)に
はその直前のサンプル点の振幅データがメモリ１
１７から供給される。 データセレクタ１１６の選択制御入力にはクロ
ツクパルスφが供給される。このクロツクパルス
φが“１”のとき入力(A)に加えられている現在の
サンプル点振幅データがセレクタ１１６で選択さ
れ、デイジタル―アナログ変換回路１２１に入力
される。クロツクパルスφが“０”のとき入力(B)
に加えられている前回のサンプル点振幅データが
選択され、デイジタル―アナログ変換回路１２１
に入力される。従つて、デイジタル―アナログ変
換回路１２１では現在のサンプル点振幅データと
前回のサンプル点振幅データを時分割でアナログ
信号に変換する。 デイジタル―アナログ変換回路１２１の出力
は、ゲート１２２を介してコンデンサ１２３に、
ゲート１２４を介してコンデンサ１２５に、ホー
ルドされる。ゲート１２２にはクロツクパルスφ
が加えられ、ゲート１２４にはインバータ１２６
でクロツクパルスφを反転した信号が加えられ
る。従つて、クロツクパルスφが“１”のときに
デイジタル―アナログ変換回路１２１から出力さ
れる現在のサンプル点振幅電圧はゲート１２２を
介してコンデンサ１２３にホールドされる。ま
た、クロツクパルスφが“０”のときにデイジタ
ル―アナログ変換回路１２１から出力される前回
のサンプル点振幅電圧がゲート１２４を介してコ
ンデンサ１２５にホールドされる。 コンデンサ１２３，１２５に夫々ホールドされ
た電圧はソースフオロワ型の電界効果トランジス
タ１２７，１２８を介して補間部１３２の抵抗回
路１２９の両端に入力される。抵抗回路１２９に
はゲート群１３０が接続されており、このゲート
群１３０における導通ゲートはデコーダ１２０の
出力（０〜７）に応じて順次切換えられる。すな
わち、補間用データＡ７〜Ａ９が最初のステツプ
“000”から最終ステツプ“111”まで変化するに
伴つてデコーダ１２０の出力が０から７まで順に
変化し、前回のサンプル点振幅電圧(B)から現在の
サンプル点振幅電圧(A)までの間を８ステツプで内
挿補間した波形振幅電圧がライン１３１に得られ
る。ライン１３１の信号はエンベロープ付与回路
１４―１（第１図）に入力される。 デイジタル―アナログ変換及び補間回路の別の件 第１０図はデイジタル―アナログ変換及び補間
回路１３―１の別の例を示す図である。メモリ１
１７′、比較器１１８′、アンド回路１１９′は第
９図のメモリ１１７、比較器１１８、アンド回路
１１９と同じ働きをする。但し、アンド回路１１
９′に入力される信号ｄ７′は、補間用アドレスデ
ータＡ７〜Ａ９を入力したアンド回路１３３から
出力される。３ビツトの補間用アドレスデータＡ
７〜Ａ９がオール“１”のとき、すなわち１回の
補間の最終ステツプのとき、信号ｄ７′が“１”
となる。第９図ではデイジタル―アナログ変換回
路１２１を時分割的に使用しているが、第１０図
では２個のデイジタル―アナログ変換回路１２１
Ａ，１２１Ｂを設け、一方の回路１２１Ａでラツ
チ回路１２―１からの振幅データをアナログ変換
して現在のサンプル点振幅のアナログ電圧(A)を得
て、他方の回路１２１Ｂでメモリ１１７′からの
振幅データをアナログ変換して前回のサンプル点
振幅のアナログ電圧(B)を得るようにしている。 補間部１３４は、デイジタル―アナログ変換回
路１２１Ａ，１２１Ｂから与えられる隣合う２サ
ンプル点振幅(A)，(B)間を補間するもので、第９図
に示す補間部１３２とは異なる補間法を用いてい
る。 補間部１３４において、３ビツトの２進カウン
タ１３５は高速のクロツクパルスφを計数し、そ
の計数出力を比較器１３６の入力(B)に加える。ま
た、カウンタ１３５の３ビツト出力はオア回路１
３７に加えられる。カウンタ１３５の３ビツト出
力がオール“０”のときは“０”、オール“０”
以外のときは“１”が該オア回路１３７から出力
される。カウンタ１３５の計数状態を第１１図ａ
に示し、オア回路１３７の出力“０”を第
１１図ｂに示す。 比較器１３６の入力(A)には３ビツトの補間用ア
ドレスデータＡ７〜Ａ９がアドレス発生部１１―
１（第１図）から供給される。比較器１３６は両
入力Ａ，Ｂが一致したとき一致検出信号CONを
発生する。尚、入力(B)に加わるカウンタ１３５の
計数値の変化は補間用アドレスデータＡ７〜Ａ９
の変化よりもはるかに速い。従つて、補間用アド
レスデータＡ７〜Ａ９が或る値をとるとき、カウ
ンタ１３５の計数値がその値になる毎に繰返し一
致検出信号CONが発生される。一致検出信号
CONはオア回路１３８を介して遅延フリツプフ
ロツプ１３９に加えられ、クロツクパルスφの１
クロツク分遅延されて該遅延フリツプフロツプ１
３９から出力される。遅延フリツプフロツプ１３
９の出力Ｗは、オア回路１３７の出力
“０”が入力されるアンド回路１４０に加わると
共に、ゲート１４１のゲート入力に加わり、かつ
インバータ１４３で反転されてゲート１４２のゲ
ート入力に加わる。アンド回路１４０の出力はオ
ア回路１３８に加えられる。 一方のゲート１４１には前回のサンプル点振幅
電圧(B)が入力され、他方のゲート１４２には現在
のサンプル点振幅電圧(A)が入力される。従つて、
遅延フリツプフロツプ１３９の出力信号Ｗが
“１”のときはゲート１４１が導通して前回のサ
ンプル点振幅電圧(B)がローパスフイルタ１４４に
入力される。また、信号Ｗが“０”のときはゲー
ト１４２が導通して現在のサンプル点振幅電圧(A)
がローパスフイルタ１４４に入力される。 補間用アドレスデータＡ７〜Ａ９が“000”の
とき第１１図ｃに示すように、カウンタ１３５の
値が「０」になる毎に一致検出信号CONが発生
する。信号CONを１ビツト遅延した信号Ｗがア
ンド回路１４０に加えられるとき、カウンタ１３
５の計数値は「１」に変わつているのでアンド回
路１４０の条件が成立し、アンド回路１４０から
オア回路１３８を介して遅延フリツプフロツプ１
３９に信号“１”が与えられる。こうして、カウ
ンタ１３５の値が「７」になるまでアンド回路１
４０から信号“１”が出力され、その次にカウン
タ１３５の値が「０」になると信号CONが発生
される。従つて、第１１図ｃに示すように信号Ｗ
は常に“１”となる。これにより、サンプル点振
幅電圧(B)がローパスフイルタ１４４に持続的に入
力され、該電圧(B)はローパスフイルタ１４４を通
過してエンベロープ付与回路１４―１に供給され
る。 次に補間用アドレスデータＡ７〜Ａ９が
“001”（ステツプ１）になると、第１１図ｄに示
すように、カウンタ１３５の値が「１」になる毎
に一致検出信号CONが発生される。一致検出信
号CONの１ビツトタイム後に信号Ｗが“１”に
立上り、アンド回路１４０の条件が成立する。以
後、このアンド回路１４０の条件は信号
“０”（第１１図ｂ）が“０”になるまで成立す
る。カウンタ１３５の計数値が「０」となり、信
号“０”が“０”となると、アンド回路１
４０の条件が不成立となり、その１ビツトタイム
後に信号Ｗが“０”となる（第１１図ｄ参照）。
しかし、すぐに一致検出信号CONが発生するの
で、再び信号Ｗは“１”となる。こうして、ステ
ツプ１においては１：７の比率で信号Ｗの
“０”，“１”が繰返す。この信号Ｗの“０”，
“１”に応じて振幅電圧(A)と(B)が交互にローパス
フイルタ１４４に入力される。ローパスフイルタ
１４４の出力は、ほぼ、電圧(A)と(B)の各々の積分
値の平均値となる。従つて、信号Ｗが“１”とな
る時間が長い程、振幅電圧(B)の値に近く、“０”
となる時間が長い程、振幅電圧(A)の値に近くな
る。 以下、アドレスデータＡ７〜Ａ９の値が増す
（補間ステツプが進む）毎に、第１１図ｅ乃至ｊ
に示すように、一致検出信号CONが発生し、信
号Ｗにおける“０”の比率が増してくる。こうし
て、ローパスフイルタ１４４から得られる振幅電
圧は、補間ステツプ０から７の間で、前回のサン
プル点振幅電圧(B)から現在のサンプル点振幅電圧
(A)に向つて徐々に変化していき、補間が行われた
ことになる。 尚、第９図と第１０図において、補間部１３２
と１３４を互いに置換えすることができる。 その他の変更例 上記実施例では波形記憶装置１７，１７′とし
てデイジタルの振幅データを記憶したメモリを用
いているが、振幅データをアナログで記憶したメ
モリを用いてもよい。その場合、分配部１６内の
ラツチ回路４５やラツチ回路１２―１として、ア
ナログ信号のサンプルホールド回路を用いるとよ
い。 第１図、第２図、第４図の例では発音割当て回
路２０から各チヤンネルCH１〜CH７のキーコー
ドKCやキーオン信号KONを時分割的に送出する
ものとして説明しているが、これに限らず非時分
割であつてもよい。また、アドレス発生部（１１
―１乃至１１―７）を時分割共用可能な構成と
し、時分割的に与えられるキーコードKCにもと
づいてそのまま時分割的に各チヤンネルのアドレ
ス信号を発生するようにしてもよい。 ところで、上記実施例では波形読出し用のアド
レス信号Ａ１〜Ａ６を６ビツトとしており、26＝
64アドレスによつて１周期の楽音波形を読出すよ
うにしている。この場合、読出し出力の中には
26／２＝32倍音までしか倍音成分が含まれないこ
とになる。この場合、１アドレスに記憶する１サ
ンプル点振幅データを６ビツトのデータとする
と、１波形を記憶するROM（またはRAM）の容
量は（26×６＝64×６ビツト）である。更に高次
の倍音を必要とする場合、例えば64倍音を得るに
はアドレス信号を１ビツト増して７ビツトとすれ
ばよいが、ROM（またはRAM）の容量は（27×
６＝128×６ビツト）となり、コストの点で得策
ではない。ROM（またはRAM）の容量をさほど
増すことなく、倍音成分を増すには、次のように
するとよい。すなわち、１サンプル点振幅データ
を１ビツト増して７ビツトとし、そのうち１ビツ
トを補間禁止ビツトとして使用し、このビツトが
“１”のときは補間を禁止するようにする。振幅
が大きく変化するサンプル点（例えば鋸歯状波の
帰線部分）において上記補間禁止ビツトを“１”
と定めれば、その部分で補間が禁止されて波形が
急峻となることにより倍音成分が増すことにな
る。しかも、ROM（またはRAM）の容量は（26
×７＝64×７ビツト）であり、容量はさほど増え
ない。 以上説明したようにこの発明によれば、各楽音
発生チヤンネルによる波形データ発生手段の共用
により装置構成の縮小及びコストの節約に貢献
し、かつ波形切換（音色切換え）等も小規模な構
成で行うことができるようになる。しかも、時分
割発生した各チヤンネルの波形テータを各チヤン
ネル別に記憶し、この記憶した各チヤンネルの波
形データをそれぞれ当該チヤンネルに割り当てら
れた楽音のピツチに調和して出力するようにした
ので、「折返しノイズ」の問題を解決することが
でき、歪みや濁りのない高品質の複数の楽音信号
を発生することができるという勝れた効果を奏す
る。
第１図はこの発明に係る楽音信号発生装置を用
いた電子楽器の一実施例を示す全体構成ブロツク
図、第２図は第１図要部の詳細例を一つのチヤン
ネルについて示すブロツク図、第３図は第１図及
び第２図の動作を説明するタイミングチヤート、
第４図はアドレス発生部の別の例を示すブロツク
図、第５図は第１図の波形記憶装置としてランダ
ムアクセスメモリ（RAM）を用いた場合におけ
る変更部分の一例を示すブロツク図、第６図は第
５図の動作を説明するためのタイミングチヤー
ト、第７図は第１図の波形記憶装置としてシフト
レジスタを用いた場合における変更部分の一例を
示すブロツク図、第８図はエンベロープ付与回路
の別の例を示す回路図、第９図はデイジタル―ア
ナログ変換及び補間回路の一例を示す回路図、第
１０図はデイジタル―アナログ変換及び補間回路
の別の例を示す回路図、第１１図は第１５図にお
ける補間動作を説明するタイミングチヤート、で
ある。 １０……電子楽器、１１―１乃至１１―７……
アドレス発生部、１２―１乃至１２―７……ラツ
チ回路、１３―１乃至１３―７，１３Ａ―１，１
３Ｂ―１……デイジタル―アナログ変換及び補間
回路、１４―１乃至１４―７……エンベロープ付
与回路、１５……選択部、１６……分配部、１７
……波形記憶装置（ROM）、１７′……波形記憶
装置（RAM）。
いた電子楽器の一実施例を示す全体構成ブロツク
図、第２図は第１図要部の詳細例を一つのチヤン
ネルについて示すブロツク図、第３図は第１図及
び第２図の動作を説明するタイミングチヤート、
第４図はアドレス発生部の別の例を示すブロツク
図、第５図は第１図の波形記憶装置としてランダ
ムアクセスメモリ（RAM）を用いた場合におけ
る変更部分の一例を示すブロツク図、第６図は第
５図の動作を説明するためのタイミングチヤー
ト、第７図は第１図の波形記憶装置としてシフト
レジスタを用いた場合における変更部分の一例を
示すブロツク図、第８図はエンベロープ付与回路
の別の例を示す回路図、第９図はデイジタル―ア
ナログ変換及び補間回路の一例を示す回路図、第
１０図はデイジタル―アナログ変換及び補間回路
の別の例を示す回路図、第１１図は第１５図にお
ける補間動作を説明するタイミングチヤート、で
ある。 １０……電子楽器、１１―１乃至１１―７……
アドレス発生部、１２―１乃至１２―７……ラツ
チ回路、１３―１乃至１３―７，１３Ａ―１，１
３Ｂ―１……デイジタル―アナログ変換及び補間
回路、１４―１乃至１４―７……エンベロープ付
与回路、１５……選択部、１６……分配部、１７
……波形記憶装置（ROM）、１７′……波形記憶
装置（RAM）。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213179A JPS55144296A (en) | 1979-04-27 | 1979-04-27 | Electronic musical instrument |
| US06/145,111 US4377960A (en) | 1979-04-27 | 1980-04-30 | Electronic musical instrument of waveform memory reading type |
| US06/828,081 USRE33738E (en) | 1979-04-27 | 1986-02-07 | Electronic musical instrument of waveform memory reading type |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5213179A JPS55144296A (en) | 1979-04-27 | 1979-04-27 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55144296A JPS55144296A (en) | 1980-11-11 |
| JPS6223319B2 true JPS6223319B2 (ja) | 1987-05-22 |
Family
ID=12906304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5213179A Granted JPS55144296A (en) | 1979-04-27 | 1979-04-27 | Electronic musical instrument |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4377960A (ja) |
| JP (1) | JPS55144296A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57135997A (en) * | 1981-02-14 | 1982-08-21 | Matsushita Electric Works Ltd | Voice synthesization system |
| JPS57188095A (en) * | 1981-05-14 | 1982-11-18 | Nippon Musical Instruments Mfg | Electronic musical instrument |
| JPS5862693A (ja) * | 1981-10-09 | 1983-04-14 | カシオ計算機株式会社 | 自動演奏機能を有する電子楽器 |
| JPS59111198A (ja) * | 1982-12-15 | 1984-06-27 | 松下電器産業株式会社 | 波形読み出し装置 |
| JPS5915989A (ja) * | 1982-07-19 | 1984-01-27 | 松下電器産業株式会社 | 波形読み出し装置 |
| DE3373737D1 (en) * | 1982-07-19 | 1987-10-22 | Matsushita Electric Ind Co Ltd | Wave reading apparatus |
| US4677890A (en) * | 1983-02-27 | 1987-07-07 | Commodore Business Machines Inc. | Sound interface circuit |
| JPS59168493A (ja) * | 1983-03-16 | 1984-09-22 | ヤマハ株式会社 | 楽音波形発生装置 |
| JPS60495A (ja) * | 1983-05-30 | 1985-01-05 | 松下電器産業株式会社 | 波形読み出し装置 |
| JPS59226391A (ja) * | 1983-06-08 | 1984-12-19 | ヤマハ株式会社 | 電子楽器 |
| EP0199192B1 (en) * | 1985-04-12 | 1995-09-13 | Yamaha Corporation | Tone signal generation device |
| JPS62131297A (ja) * | 1985-12-04 | 1987-06-13 | ヤマハ株式会社 | 電子楽器 |
| DE3689305T2 (de) * | 1985-11-29 | 1994-04-28 | Yamaha Corp | Tonsignalsbehandlungsvorrichtung. |
| US5342990A (en) * | 1990-01-05 | 1994-08-30 | E-Mu Systems, Inc. | Digital sampling instrument employing cache-memory |
| JP2626684B2 (ja) * | 1990-02-26 | 1997-07-02 | セイコークロック株式会社 | 音響データ出力回路 |
| JPH04166999A (ja) * | 1990-10-31 | 1992-06-12 | Seikosha Co Ltd | 音響信号合成回路 |
| US7107401B1 (en) | 2003-12-19 | 2006-09-12 | Creative Technology Ltd | Method and circuit to combine cache and delay line memory |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126820A (en) * | 1975-04-26 | 1976-11-05 | Nippon Gakki Seizo Kk | An electronic instrument |
| JPS523421A (en) * | 1975-06-26 | 1977-01-11 | Kawai Musical Instr Mfg Co Ltd | Sound source appliance of electronic musical instrument |
| JPS5230844A (en) * | 1975-08-30 | 1977-03-08 | Matsushita Electric Works Ltd | Coating roll |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3882751A (en) * | 1972-12-14 | 1975-05-13 | Nippon Musical Instruments Mfg | Electronic musical instrument employing waveshape memories |
| US4036096A (en) * | 1974-07-11 | 1977-07-19 | Nippon Gakki Seizo Kabushiki Kaisha | Musical tone waveshape generator |
| US4085644A (en) * | 1975-08-11 | 1978-04-25 | Deutsch Research Laboratories, Ltd. | Polyphonic tone synthesizer |
| JPS5842479B2 (ja) * | 1976-10-18 | 1983-09-20 | ヤマハ株式会社 | 電子楽器のウエ−ブゼネレ−タ |
| US4254681A (en) * | 1977-04-08 | 1981-03-10 | Kabushiki Kaisha Kawai Gakki Seisakusho | Musical waveshape processing system |
| US4282785A (en) * | 1977-10-17 | 1981-08-11 | Kabushiki Kaisha Kawai Gakki Seisakusho | Electronic musical instrument |
-
1979
- 1979-04-27 JP JP5213179A patent/JPS55144296A/ja active Granted
-
1980
- 1980-04-30 US US06/145,111 patent/US4377960A/en not_active Ceased
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51126820A (en) * | 1975-04-26 | 1976-11-05 | Nippon Gakki Seizo Kk | An electronic instrument |
| JPS523421A (en) * | 1975-06-26 | 1977-01-11 | Kawai Musical Instr Mfg Co Ltd | Sound source appliance of electronic musical instrument |
| JPS5230844A (en) * | 1975-08-30 | 1977-03-08 | Matsushita Electric Works Ltd | Coating roll |
Also Published As
| Publication number | Publication date |
|---|---|
| US4377960A (en) | 1983-03-29 |
| JPS55144296A (en) | 1980-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4633749A (en) | Tone signal generation device for an electronic musical instrument | |
| JPS6223319B2 (ja) | ||
| JPS642958B2 (ja) | ||
| JPS6214834B2 (ja) | ||
| US4283768A (en) | Signal generator | |
| US4471681A (en) | Electronic musical instrument capable of producing a musical tone by varying tone color with time | |
| JPS6120877B2 (ja) | ||
| US4785706A (en) | Apparatus for generating a musical tone signal with tone color variations independent of tone pitch | |
| JPH0230033B2 (ja) | ||
| USRE33738E (en) | Electronic musical instrument of waveform memory reading type | |
| JPS5919352B2 (ja) | 電子楽器 | |
| JPS62200398A (ja) | 楽音信号発生装置 | |
| US5254805A (en) | Electronic musical instrument capable of adding musical effect to musical tones | |
| US4393743A (en) | Electronic musical instruments of the type synthesizing a plurality of partial tone signals | |
| JPS5895790A (ja) | 楽音発生装置 | |
| JPS6229794B2 (ja) | ||
| JPH0427556B2 (ja) | ||
| JPH02181797A (ja) | 楽音信号合成装置 | |
| JP3435702B2 (ja) | 楽音発生装置 | |
| JP2699886B2 (ja) | 楽音制御情報発生装置 | |
| JP3091343B2 (ja) | 電子楽器 | |
| JPH0369119B2 (ja) | ||
| JP2802714B2 (ja) | 電子楽器 | |
| JPH02181796A (ja) | 電子楽器 | |
| JP2859073B2 (ja) | 電子楽器 |